互连结构、包含互连结构的半导体结构及其形成方法与流程

[0001]
本发明实施例涉及互连结构、包含互连结构的半导体结构及其形成方法。


背景技术：

[0002]
归因于各种电子组件(例如晶体管、二极管、电阻器、电容器等等)的集成密度不断提高，半导体工业已经历快速增长。集成密度的此提高允许更多组件集成到给定面积中。随着近年来小型化、更高速度及更大带宽及更低功耗及延时的需求增长，半导体裸片的更小及更具创造性封装技术的需求日益增加。
[0003]
随着半导体技术进一步发展，堆叠半导体装置(例如3d集成电路(3dic))已成为进一步减小半导体装置的实体大小的有效替代。在堆叠半导体装置中，有源电路(例如逻辑、存储器、处理器电路及其类似者)经制造于不同半导体晶片上。两个或更多个半导体晶片或裸片可经彼此上下安装以进一步减小半导体装置的外型尺寸。因此，需要互连结构来提供半导体晶片或裸片之间的电连接。


技术实现要素：

[0004]
根据本发明的实施例，一种互连结构包括：多个第一垫，其中所述第一垫沿一方向布置以形成行，且所述第一垫分组成第一群组、第二群组及第n群组，且n是等于或大于2的整数；多个第二垫，其中所述第二垫沿所述方向布置以形成平行于由所述第一垫形成的所述行的行，且所述第二垫分组成第一群组、第二群组及第n群组；及安置于第一层中的多个第一导线、安置于第二层中的多个第二导线及安置于第n层中的多个第n导线，其中所述第一层、所述第二层及所述第n层经堆叠以形成多层结构，其中所述第一垫及所述第二垫安置于所述第一层、所述第二层及所述第n层上方，所述第一群组中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第一群组中的所述第二垫中的一者，所述第二群组中的所述第一垫中的每一者由所述第二层中的所述第二导线中的一者电连接到所述第二群组中的所述第二垫中的一者，且所述第n群组中的所述第一垫中的每一者由所述第n层中的所述第n导线中的一者电连接到所述第n群组中的所述第二垫中的一者。
[0005]
根据本发明的实施例，一种互连结构包括：多个第一垫，其经布置以形成第一阵列，其中所述第一阵列具有沿第一方向延伸且沿第二方向彼此平行的第一行、第二行及第m行，其中所述第一行、所述第二行及所述第m行中的每一者中的所述第一垫分组成沿所述第二方向延伸的第一群组、第二群组及第n群组，m是等于或大于2的整数，且n是等于或大于2的整数；多个第二垫，其经布置以形成第二阵列，其中所述第二阵列具有沿所述第一方向延伸且沿所述第二方向彼此平行的第一行、第二行及第m行，其中所述第一行、所述第二行及所述第m行中的每一者中的所述第二垫分组成沿所述第二方向延伸的第一群组、第二群组及第n群组；及安置于第一层中的多个第一导线、安置于第二层中的多个第二导线及安置于第n层中的多个第n导线，其中所述第一层、所述第二层及所述第n层经堆叠以形成多层结构，其中所述第一垫及所述第二垫安置于所述第一层、所述第二层及所述第n层上方，所述
第一阵列的所述第一群组中的所述第一行中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第二阵列的所述第一群组中的所述第一行中的所述第二垫中的一者，所述第一阵列的所述第一群组中的所述第二行中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第二阵列的所述第一群组中的所述第二行中的所述第二垫中的一者，且所述第一阵列的所述第一群组中的所述第m行中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第二阵列的所述第一群组中的所述第m行中的所述第二垫中的一者。
[0006]
根据本发明的实施例，一种用于形成半导体结构的方法包括：在第一区域及第二区域中形成多个第一着陆端口且形成将所述第一区域中的所述第一着陆端口中的一者耦合到所述第二区域中的所述第一着陆端口中的一者的第一导线；在所述第一着陆端口中的每一者上形成第一通路；在所述第一区域及所述第二区域中的所述第一通路中的每一者上形成第二着陆端口且形成将所述第一区域中的所述第二着陆端口中的一者耦合到所述第二区域中的所述第二着陆端口中的一者的第二导线；在所述第二着陆端口中的每一者上形成第二通路；在所述第一区域中的所述第二通路中的每一者上形成多个第一垫且在所述第二区域中的所述第二通路中的每一者上形成多个第二垫；及将第一裸片接合到所述第一区域中的所述第一垫且将第二裸片接合到所述第二区域中的所述第二垫。
附图说明
[0007]
从结合附图阅读的以下详细描述最佳理解本发明的方面。应注意，根据行业标准做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。
[0008]
图1是说明根据本发明的方面的互连结构的一部分的示意图。
[0009]
图2是说明根据本发明的方面的半导体结构的互连结构的一部分的透视图。
[0010]
图3是说明根据本发明的方面的半导体结构的互连结构的一部分的透视图。
[0011]
图4是说明根据本发明的方面的半导体结构的互连结构的一部分的透视图。
[0012]
图5是说明根据本发明的方面的半导体结构的互连结构的一部分的示意图。
[0013]
图6是说明根据本发明的方面的半导体结构的互连结构的一部分的示意图。
[0014]
图7是说明根据本发明的方面的半导体结构的互连结构的一部分的示意图。
[0015]
图8是说明根据本发明的方面的半导体结构的互连结构的一部分的示意性放大图。
[0016]
图9是说明根据本发明的方面的半导体结构的示意图。
[0017]
图10是根据本发明的方面的用于形成半导体结构的方法的流程图。
[0018]
图11a到图11f是说明在一或多个实施例中根据本发明的方面所建构的各个制造阶段中的半导体结构的示意图。
具体实施方式
[0019]
以下揭露提供用于实施所提供目标的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，在第二构件上方或上形成第一构件可包含其中形成直接接触的第一构件及第二构件的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件
及第二构件可不直接接触的实施例。另外，本揭露可在各个实例中重复参考元件符号及/或字母。此重复是为了简单及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
[0020]
希望结合附图阅读说明性实施例的此描述，附图应被视作整个书面描述的部分。在本文所揭露的实施例的描述中，方向或定向的任何参考仅意在使描述方便且绝不希望限制本发明的范围。例如“下”、“上”、“水平”、“垂直”、“上方”、“下方”、“向上”、“向下”、“顶部”及“底部”及其派生词(例如“水平地”、“向下地”、“向上地”等等)的相对术语应被解释为是指接着所描述或所讨论的图式中所展示的定向。此类相对术语仅为了方便描述且无需依特定定向建构或操作设备。例如“附接”、“附装”、“连接”及“互连”的术语是指其中结构直接或通过介入结构间接彼此固定或附接的关系及可移动或刚性附接或关系两者，除非另有明确说明。此外，通过参考实施例来说明本发明的特征及益处。因此，本揭露显然不应受限于说明可单独存在或以特征的其它组合存在的特征的一些可能非限制性组合的实施例，本发明的范围由所附权利要求书界定。
[0021]
尽管阐述本发明的广泛范围的数值范围及参数是近似值，但要尽可能精确报告具体实例中所阐述的数值。然而，任何数值固有地含有由相应测试量测中发现的标准偏差必然所致的某些误差。而且，如本文中所使用，术语“大体上”、“大致”或“约”一般意味着在可由所属领域的一般技术人员考虑的值或范围内。替代地，如所属领域的一般技术人员所考虑，术语“大体上”、“大致”或“约”意味着在平均值的可接受标准误差内。所属领域的一般技术人员应了解，可接受标准误差可根据不同技术改变。除在操作/工作实例中之外，或除非另有明确说明，否则本文中所揭露的所有数值范围、量、值及百分比(例如材料数量、持续时间、温度、操作条件、量比及其类似者的数值范围、量、值及百分比)应被理解为在所有例子中由术语“大体上”、“大致”或“约”修饰。因此，除非指示相反，否则本揭露及所附权利要求书中所阐述的数值参数是可根据需要改变的近似值。最后，应鉴于报告有效数字数及通过应用一般舍入技术来解释每一数值参数。范围在本文中可表示为从一端点到另一端点或在两个端点之间。除非另有说明，否则本文中所揭露的所有范围包含端点。
[0022]
还可包含其它特征及程序。例如，可包含测试结构来辅助3d封装或3dic装置的验证测试。测试结构可包含(例如)形成于重布层中或衬底上的测试垫，其允许测试3d封装或3dic、使用探针及/或探针卡及其类似者。可对中间结构及最终结构执行验证测试。另外，本文中所揭露的结构及方法可与并入已知良好裸片的中间验证的测试方法结合使用以提高良率且降低成本。
[0023]
术语“互连结构”是指在两个工件(例如两个裸片、两个半导体封装或一个裸片/半导体封装上方的两组端子)之间提供电连接的结构。在一些实施例中，互连结构包含安置于多个电介质层中的多个导线(也称为路由资源)及多个通路。在一些实施例中，互连结构可为裸片的一部分、半导体封装的一部分、印刷电路板(pcb)的一部分、中介层的一部分或其类似者。
[0024]
互连结构的路由资源是用作提供电连接的主轨道的水平导线。在一些实施例中，路由资源占据互连结构的每一层中的大部分面积，而通路用于电连接不同层中的路由资源。为电连接两个裸片(两个封装或一个裸片上方的两组接合件)，不同层中的路由源可由通路将安置于两个裸片中的一者上方的垫连接到安置于另一裸片上方的另一垫。人们发
现，此路由设计很复杂且路由资源的利用效率不高。
[0025]
因此，本揭露提供一种具有简单且更高效路由设计的互连结构。在一些实施例中，互连结构可包含两组垫：多个第一垫及多个第二垫，其中两组垫可接合到两个裸片(也称为芯片)或两个封装上方的垫。在一些实施例中，两组垫可接合到安置于相同晶片、相同裸片或相同封装上方但彼此分离的垫。在一些实施例中，第一垫及第二垫经布置以形成具有列及行的阵列。在一些实施例中，由第一垫形成的行与由第二垫形成的行对准。在一些实施例中，第一垫可分组成布置成列的多个群组，例如第一群组、第二群组及第n群组。在一些实施例中，第二垫可分组成布置成列的多个群组，例如第一群组、第二群组及第n群组。在一些实施例中，第一垫及第二垫逐群组电连接。例如，相同群组中的第一垫及第二垫由相同层中的导线电连接。在一些实施例中，相同群组中的第一垫及第二垫(包含不同行中的第一垫及第二垫)由相同层中的导线电连接。在一些实施例中，分离群组中的第一垫及第二垫(包含相同行中的第一垫及第二垫)由另一层中的导线电连接。因此，由所提供的互连结构提高路由资源(导线)的利用率且简化路由资源的设计。
[0026]
图1是根据本发明的方面的互连结构的一部分的示意图。在一些实施例中，互连结构100可包含第一区域102a及第二区域102b，其中第一区域102a及第二区域102b通过间隔区域104彼此分离。在一些实施例中，互连结构100可包含两组垫p1及p2。例如，互连结构100可包含安置于第一区域102a中的多个第一垫p1及安置于第二区域102b中的多个第二垫p2。在一些实施例中，第一垫p1的数量及第二垫p2的数量相同，但本揭露不限于此。如图1中所展示，第一垫p1经布置以形成第一阵列a1，且第二垫p2经布置以形成第二阵列a2。第一阵列a1及第二阵列a2中的每一者具有沿第一方向d1延伸的多个行(即，第一行r1、第二行r2、第三行r3及第m行rm)及沿第二方向d2延伸的多个列(即，第一列c1、第二列c2、第三列c3及第l列cl)。在一些实施例中，第一方向d1及第二方向d2彼此垂直。在一些实施例中，m及l分别为等于或大于2的正整数。在一些实施例中，m等于l。在一些替代实施例中，m不同于l。换句话说，第一阵列a1及第二阵列a2分别具有沿第一方向d1延伸且沿第二方向d2彼此平行的行(即，第一行r1、第二行r2、第三行r3及第m行rm)。
[0027]
在一些实施例中，第一阵列a1中的第一垫p1沿第一方向d1布置以形成第一行r1、第二行r2、第三行r3及第m行rm。第一阵列a1中的第一垫p1沿第二方向d2布置以形成第一列c1、第二列c2、第三列c3及第l列cl。类似地，第二阵列a2中的第二垫p2沿第一方向d1布置以形成第一行r1、第二行r2、第三行r3及第m行rm。第二阵列a2中的第二垫p2沿第二方向d2布置以形成第一列c1、第二列c2、第三列c3及第l列cl。在一些实施例中，第一阵列a1的第一行r1中的第一垫p1与第二阵列a2的第一行r1中的第二垫p2对准，第一阵列a1的第二行r2中的第一垫p1与第二阵列a2的第二行r2中的第二垫p2对准，且第一阵列a1的第m行rm中的第一垫p1与第二阵列a2的第m行rm中的第二垫p2对准，如图1中所展示。
[0028]
第一垫p1彼此分离。例如，在第一阵列a1的行r1、r2及rm中的每一者中，第一垫p1彼此分离第一水平距离dh1(如图5中所展示)，且在第一阵列a1的列c1、c2及cl中的每一者中，第一垫p1彼此分离第一垂直距离dv1(如图5中所展示)。在一些实施例中，第一水平距离dh1及第一垂直距离dv1相同，但本揭露不限于此。类似地，第二垫p2彼此分离。例如，在第二阵列a2的行r1、r2及rm中的每一者中，第二垫p2彼此分离第二水平距离dh2(如图5中所展示)，且在第二阵列a2的列c1、c2及cl中的每一者中，第二垫p2彼此分离第二垂直距离dv2
(如图5中所展示)。在一些实施例中，第二水平距离dh2及第二垂直距离dv2相同，但本揭露不限于此。在一些实施例中，第一水平距离dh1及第二水平距离dh2相同，且第一垂直距离dv1及第二垂直距离dv2相同，但本揭露不限于此。进一步来说，第一垫p1中的至少一者(例如第一阵列a1的第l列cl中的第一垫p1)相邻于第二垫p2中的一者(例如第二阵列a2的第一列c1中的第二垫p2)。第一垫p1中的至少一者与相邻第二垫p2分离间隔距离ds，且间隔距离ds大于第一水平距离dh1及第二水平距离dh2，如图1中所展示。在一些实施例中，间隔距离ds大体上等于间隔区域104的宽度，但本揭露不限于此。
[0029]
在一些实施例中，第一垫pl分组成第一群组gl、第二群组g2、第三群组g3及第n群组gn。在一些实施例中，n是等于或大于2的整数。如图1中所展示，第一阵列a1的第一行r1、第二行r2及第m行rm中的每一者中的第一垫p1分别分组成第一群组g1、第二群组g2及第n群组gn。第一群组g1、第二群组g2及第n群组gn沿第二方向d2延伸且沿第一方向d1彼此平行。换句话说，第一群组g1、第二群组g2及第n群组gn中的每一者包含第一阵列a1的一些列。进一步来说，第一群组g1、第二群组g2及第n群组gn中的每一者中的第一垫p1的数量相同。类似地，第二垫p2分组成第一群组g1、第二群组g2、第三群组g3及第n群组gn。如图1中所展示，第二阵列a2的第一行r1、第二行r2及第m行rm中的每一者中的第二垫p2分组成第一群组g1、第二群组g2及第n群组gn。第一群组g1、第二群组g2及第n群组gn沿第二方向d2延伸且沿第一方向d1彼此平行。换句话说，第一群组g1、第二群组g2及第n群组gn中的每一者包含第二阵列a2的一些列。进一步来说，第一群组g1、第二群组g2及第n群组gn中的每一者中的第二垫p2的数量相同。
[0030]
参考图2及图3，互连结构100进一步包含安置于第一层中的多个第一导线、安置于第二层中的多个第二导线及安置于第n层中的多个第n导线。第一层、第二层及第n层经堆叠以形成多层结构。在一些实施例中，第一层、第二层及第n层可为电介质层。在一些实施例中，形成于最下电介质层中的导线可称为第一金属化(m1)层，形成于m1层上方的电介质层中的导线可称为第二金属化(m2)层，且实施例可利用一或多个其它金属化层，例如第三金属化(m3)层到最上金属化(mn)层。
[0031]
参考图2，在一些实施例中，互连结构100包含安置于第一区域102a中的多个第一导电柱cp1及安置于第二区域102b中的多个第二导电柱cp2。第一垫p1中的每一者耦合到第一导电柱cp1中的每一者，且第二垫p2中的每一者耦合到第二导电柱cp2中的一者。第一导电柱cp1中的每一者包含多个通路及多个着陆端口。如图2中所展示，通路及着陆端口交替安置。第二导电柱cp2中的每一者包含多个通路及多个着陆端口。如图2中所展示，通路及着陆端口交替安置。以下描述中将讨论关于通路及着陆端口的细节。第一导电柱cp1及第二导电柱cp2嵌入第一层、第二层及第n层中且穿透第一层、第二层及第n层。
[0032]
参考图2，在一些实施例中，第一阵列a1的第一群组g1中的第一行r1中的第一垫p1中的每一者由第一层中的第一导电柱cp1及第一导线中的一者电连接到第二阵列a2的第一群组g1中的第一行r1中的第二垫p2中的一者。在一些实施例中，第一导线是最上金属化层mn。进一步来说，第一导线mn由第一导电柱cp1的第一通路vn及第一着陆端口ln电连接到第一垫p1，且由第二导电柱cp2的第一通路vn及第一着陆端口ln电连接到第二垫p2，如图2中所展示。第一阵列a1的第二群组g2中的第一行r1中的第一垫p1中的每一者由第二层中的第二导线中的一者电连接到第二阵列a2的第二群组g2中的第一行r1中的第二垫p2中的一者。
在此类实施例中，第二层安置于第一层下方，且第二导线是mn-1层。进一步来说，第二导线mn-1由第一导电柱cp1的第一通路vn、第一着陆端口ln、第二通路vn-1及第二着陆端口ln-1电连接到第一垫p1，且由第二导电柱cp2的第一通路vn、第一着陆端口ln、第二通路vn-1及第二着陆端口ln-1电连接到第二垫p2，如图2中所展示。第一阵列a1的第n群组gn中的第一行r1中的第一垫p1中的每一者由第n层中的第n导线中的一者电连接到第二阵列a2的第n群组gn中的第一行r1中的第二垫p2中的一者。在此类实施例中，第n层是最下层，且第n导线是最下金属化层m1。进一步来说，第n导线m1由第一导电柱cp1的第一通路vn、第一着陆端口ln、第二通路vn-1、第二着陆端口ln-1、第n通路v1及第n着陆端口l1电连接到第一垫p1，且由第二导电柱cp2的第一通路vn、第一着陆端口ln、第二通路vn-1、第二着陆端口ln-1、第n通路v1及第n着陆端口l1电连接到第二垫p2，如图2中所展示。在一些实施例中，金属化层的数量等于群组的数量。
[0033]
应注意，第一导电柱cp1中的每一者可具有功能部分及虚设部分，且第二导电柱cp2中的每一者可具有功能部分及虚设部分。如图2中所展示，因为第一导线mn由第一导电柱cp1的第一通路vn及第一着陆端口ln电连接到第一垫p1，且由第二导电柱cp2的第一通路vn及第一着陆端口ln电连接到第二垫p2，所以第一导电柱cp1及第二导电柱cp2中的第一通路vn及第一着陆端口ln称为功能部分。与功能部分(即，第一通路vn及第一着陆端口ln)相比，第二通路vn-1、第二着陆端口ln-1、第n通路v1及第n着陆端口l1称为虚设部分。类似地，因为第二导线mn-1由第一导电柱cp1的第一通路vn、第一着陆端口ln、第二通路vn-1及第二着陆端口ln-1电连接到第一垫p1，且由第二导电柱cp2的第一通路vn、第一着陆端口ln、第二通路vn-1及第二着陆端口ln-1电连接到第二垫p2，所以第一导电柱cp1及第二导电柱cp2中的第一通路vn、第一着陆端口ln、第二通路vn-1及第二着陆端口ln-1称为功能部分。与功能部分(即，第一通路vn、第一着陆端口ln、第二通路vn-1及第二着陆端口ln-1)相比，第三通路vn-2、第三着陆端口ln-2、第n通路v1及第n着陆端口l1称为虚设部分。参考第n导线m1，因为第n导线m1由第一导电柱cp1的第一通路vn、第一着陆端口ln、第二通路vn-1、第二着陆端口ln-1、第n通路v1及第n着陆端口l1电连接到第一垫p1，且由第二导电柱cp2的第一通路vn、第一着陆端口ln、第二通路vn-1、第二着陆端口ln-1、第n通路v1及第n着陆端口l1电连接到第二垫p2，所以所有通路(包含第一通路vn、第二通路vn-1及第n通路v1)及所有着陆端口(包含第一着陆端口ln、第二着陆端口ln-1及第n着陆端口l1)称为功能部分。
[0034]
因此，尽管第一导电柱cp1中的每一者可包含相同高度，但不同群组g1、g2及gn中的第一导电柱cp1的功能部分的高度彼此不同且不同群组g1、g2及gn中的第二导电柱cp2的功能部分的高度彼此不同。另外，相同群组中的第一导电柱cp1的功能部分的高度及第二导电柱cp2的功能部分的高度相同。
[0035]
参考图3，第一阵列a1的第一群组g1中的第二行r2中的第一垫p1中的每一者由第一层中的第一导线mn中的一者电连接到第二阵列a2的第一群组g1中的第二行r2中的第二垫p2中的一者，且第一阵列a1的第一群组g1中的第m行rm中的第一垫p1中的每一者由第一层中的第一导线mn电连接到第二阵列a2的第一群组g1中的第m行rm中的第二垫p2中的一者。如上文所提及，互连结构100进一步包含第一通路vn、第二通路vn-1及第n通路v1。应注意，图3中仅展示第一导电柱cp1的功能部分及第二导电柱cp2的功能部分。
[0036]
根据图2及图3中所展示的不同实施例，应注意，第一垫p1及第二垫p2逐群组电连
接。不同群组中的第一垫p1及第二垫p2(包含相同列中的第一垫p1及第二垫p2)未电连接，如图2中所展示。进一步来说，在相同群组中，第一垫p1及第二垫p2由相同层中的导线逐列电连接。
[0037]
参考图4，在一些实施例中，第一阵列a1的第一群组g1中的第一行r1中的第一垫p1中的每一者由第一层中的第一导线中的一者电连接到第二阵列a2的第一群组g1中的第一行r1中的第二垫p2中的一者。在一些实施例中，第一导线是最下金属化层m1。第一导线m1由第一导电柱cp1的第一着陆端口l1、第一通路v1、第二着陆端口l2、第二通路v2、第n着陆端口ln及第n通路vn电连接到第一垫p1，且由第二导电柱cp2的第一着陆端口l1、第一通路v1、第二着陆端口l2、第二通路v2、第n着陆端口ln及第n通路vn电连接到第二垫p2，如图4中所展示。第一阵列a1的第二群组g2中的第一行r1中的第一垫p1中的每一者由第二层中的第二导线中的一者电连接到第二阵列a2的第二群组g2中的第一行r1中的第二垫p2中的一者。在此类实施例中，第二层安置于第一层上方，且第二导线是m2层。第二导线m2由第一导电柱cp1的第二着陆端口l2、第二通路v2、第n着陆端口ln及第n通路vn电连接到第一垫p1，且由第二导电柱cp2的第二着陆端口l2、第二通路v2、第n着陆端口ln及第n通路vn电连接到第二垫p2，如图4中所展示。第一阵列a1的第n群组gn中的第一行中的第一垫p1中的每一者由第n层中的第n导线中的一者电连接到第二阵列a2的第n群组gn中的第一行r1中的第二垫p2中的一者。在此类实施例中，第n层是最上层，且第n导线是最上金属化层mn。第n导线mn由第一导电柱cp1的第n着陆端口ln及第n通路vn电连接到第一垫p1，且由第二导电柱cp2的第n着陆端口ln及第n通路vn电连接到第二垫p2，如图4中所展示。在一些实施例中，金属化层的数量等于群组的数量。
[0038]
如上文所提及，第一导电柱cp1中的每一者可具有功能部分及虚设部分，且第二导电柱cp2中的每一者可具有功能部分及虚设部分。如图4中所展示，因为第一导线m1由第一导电柱cp1的第一着陆端口l1、第一通路v1、第二着陆端口l2、第二通路v2、第n通路vn及第n着陆端口ln电连接到第一垫p1，且由第二导电柱cp2的第一着陆端口l1、第一通路v1、第二着陆端口l2、第二通路v2、第n着陆端口ln及第n通路vn电连接到第二垫p2，所以所有通路(包含第一通路v1、第二通路v2及第n通路vn)及所有着陆端口(包含第一着陆端口l1、第二着陆端口l2及第n着陆端口ln)称为功能部分。类似地，因为第二导线m2由第一导电柱cp1的第二着陆端口2、第二通路v2、第n着陆端口ln及第n通路vn电连接到第一垫p1，且由第二导电柱cp2的第二着陆端口l2、第二通路v2、第n着陆端口ln及第n通路vn电连接到第二垫p2，所以第一导电柱cp1及第二导电柱cp2中的第二着陆端口l2、第二通路v2、第n通路vn及第n着陆端口ln称为功能部分。与功能部分相比，第一通路v1及第一着陆端口l1称为虚设部分。因为第n导线mn由第一导电柱cp1的第n着陆端口ln及第n通路vn电连接到第一垫p1，且由第二导电柱cp2的第n着陆端口ln及第n通路vn电连接到第二垫p2，所以第一导电柱cp1及第二导电柱cp2中的第n通路vn及第n着陆端口ln称为功能部分。与功能部分(即，第n通路vn及第n着陆端口ln)相比，第一导电柱cp1及第二导电柱cp2的其它通路及着陆端口称为虚设部分。
[0039]
因此，尽管第一导电柱cp1中的每一者可包含相同高度，但不同群组g1、g2及gn中的第一导电柱cp1的功能部分的高度彼此不同，且不同群组g1、g2及gn中的第二导电柱cp2的功能部分的高度彼此不同。另外，相同群组中的第一导电柱cp1的功能部分的高度及第二
导电柱cp2的功能部分的高度相同。
[0040]
根据图2及图4中所展示的不同实施例，应注意，第一垫p1及第二垫p2逐群组电连接。不同群组中的第一垫p1及第二垫p2(包含相同列中的第一垫p1及第二垫p2)未电连接。相比来说，个别群组中的第一垫p1与第二垫p2之间的电连接由不同层中的不同导线实现。
[0041]
图5是根据本发明的方面的互连结构的一部分的示意图。在一些实施例中，第一阵列a1的第一群组g1中的第一行r1中的第一垫p1中的每一者由第一层中的第一导线mn(或m1)中的一者电连接到第二阵列a2的第一群组g1中的第一行r1中的第二垫p2中的一者。第一阵列a1的第一群组g1中的第二行r2中的第一垫p1中的每一者由第一层中的第一导线mn(或m1)中的一者电连接到第二阵列a2的第一群组g1中的第二行r2中的第二垫p2中的一者。第一阵列a1的第一群组g1中的第m行rm中的第一垫p1中的每一者由第一层中的第一导线mn(或m1)中的一者电连接到第二阵列a2的第一群组g1中的第m行rm中的第二垫p2中的一者。
[0042]
参考图6，第一阵列a1的第二群组g2中的第一行r1中的第一垫p1中的每一者由第二层中的第二导线mn-1(或m2)中的一者电连接到第二阵列a2的第二群组g2中的第一行r1中的第二垫p2中的一者。第一阵列a1的第二群组g2中的第二行r2中的第一垫p1中的每一者由第二层中的第二导线mn-1(或m2)中的一者电连接到第二阵列a2的第二群组g2中的第二行r2中的第二垫p2中的一者。第一阵列a1的第二群组g2中的第m行rm中的第一垫p1中的每一者由第二层中的第二导线mn-1(或m2)中的一者电连接到第二阵列a2的第二群组g2中的第m行rm中的第二垫p2中的一者。
[0043]
类似地，第一阵列a1的第n群组gn中的第一行r1中的第一垫p1中的每一者由第n层中的第n导线m1(或mn)电连接到第二阵列a2的第n群组gn中的第一行r1中的第二垫p2中的一者。第一阵列a1的第n群组gn中的第二行r2中的第一垫p1中的每一者由第n层中的第n导线m1(或mn)电连接到第二阵列a2的第n群组gn中的第二行r2中的第二垫p2中的一者。第一阵列a1的第n群组gn中的第m行rm中的第一垫p1中的每一者由第n层中的第n导线m1(或mn)电连接到第二阵列a2的第n群组gn中的第m行rm中的第二垫p2中的一者。
[0044]
根据图5及图6中所展示的实施例，应注意，第一垫p1及第二垫p2逐群组电连接。相同群组中的第一垫p1及第二垫p2(包含不同列中的第一垫p1及第二垫p2)由相同层中的导线中的一者逐行电连接。相比来说，个别群组中的第一垫p1与第二垫p2之间的电连接由不同层中的不同导线实现。
[0045]
如上文所提及，相邻列中的第一垫p1彼此分离第一垂直距离dv1，且相邻行中的第二垫p2彼此分离第二垂直距离dv2。进一步来说，第一导线mn(或m1)中的每一者具有宽度w1，且第二导线mn-1(或m2)中的每一者具有宽度w2。类似地，第n导线m1(或mn)中的每一者具有宽度wn。在一些实施例中，宽度w1、w2及wn相同。在一些实施例中，电连接相同行中的第一垫p1及第二垫p2的第一导线mn(或m1)的宽度w1的总和小于第一垂直距离dv1及第二垂直距离dv2，如图5中所展示。电连接相同行中的第一垫p1及第二垫p2的第二导线mn-1(或m2)的宽度w2的总和小于第一垂直距离dv1及第二垂直距离dv2，如图6中所展示。类似地，电连接相同行中的第一垫p1及第二垫p2的第n导线m1(或mn)的宽度wn的总和小于第一垂直距离dv1及第二垂直距离dv2。
[0046]
进一步来说，在一些实施例中，电连接相同行中的第一垫p1及第二垫p2的第一导线mn(或m1)的宽度w1的总和小于间隔距离ds(如图1中所展示)。电连接相同行中的第一垫
p1及第二垫p2的第二导线mn-1(或m2)的宽度w2的总和小于间隔距离ds。类似地，电连接相同行中的第一垫p1及第二垫p2的第n导线m1(或mn)的宽度wn的总和小于间隔距离ds。在一些实施例中，所有导线mn、mn-1及m1(或m1、m2及mn)的宽度w1、w2及wn的总和小于间隔距离ds。
[0047]
参考图5及图6，在一些实施例中，每一群组的每一行中的第一垫p1包含沿第一方向d1循序布置的第一从属垫p1/r1-1、第二从属垫p1/r1-2及第k从属垫p1/r1-k，每一群组的每一行中的第二垫p2包含沿第一方向d1循序布置的第一从属垫p2/r1-1、第二从属垫p2/r1-2及第k从属垫p2/r1-k。在一些实施例中，k是等于或大于2的整数。例如，第一阵列a1的第一群组g1的第一列r1中的第一垫p1包含沿第一方向d1循序布置的第一从属垫p1/r1-1、第二从属垫p1/r1-2及第k从属垫p1/r1-k。在一些实施例中，可根据表1来界定第一阵列a1中的第一垫p1：
[0048]
表1
[0049][0050]
例如，第二阵列a2的第一群组g1的第一行r1中的第二垫p2经界定为沿第一方向d1循序布置的第一从属垫p2/r1-1、第二从属垫p2/r1-2及第k从属垫p2/r1-k。在一些实施例中，可根据表2来界定第二阵列a2中的第二垫p2：
[0051]
表2
[0052][0053]
在一些实施例中，k不等于m，例如，k小于m，但本揭露不限于此。在一些实施例中，k不等于n，例如，k小于n，但本揭露不限于此。在一些实施例中，k不等于l，例如，k小于l，但本揭露不限于此。
[0054]
在第一群组gl、第二群组g2及第n群组gn中的每一者中，第一阵列a1中的第一从属垫p1/r1-1电连接到第二阵列a2中的第一从属垫p2/r1-2，第一阵列a1中的第二从属垫p1/r1-2电连接到第二阵列a2中的第二从属垫p2/r1-2，且第一阵列a1中的第k从属垫p1/r1-k电连接到第二阵列a2中的第k从属垫p2/r1-k。
[0055]
请参考图7，其是说明根据本发明的方面的半导体结构的互连结构的一部分的示意图。在一些实施例中，导线可包含具有通过垂直线彼此连接的水平线的图案，如图5及图6中所展示。在其它实施例中，导线可包含具有通过倾斜线彼此连接的水平线的图案，如图7中所展示。
[0056]
图8是说明根据本发明的方面的半导体结构的互连结构的一部分的示意性放大图。在一些实施例中，第一垫p1中的至少一者包含沿第三方向延伸的参考线sub1-1。第三方向可不同于第一方向d1及第二方向d2，但本揭露不限于此。例如，相同行(例如(例如(但不限于))第一行r1)中的第一垫p1分别包含参考线sub1-1。类似地，第二垫p2中的至少一者包含沿第四方向延伸的参考线sub2-1。第四方向可不同于第一方向d1及第二方向d2，但本揭露不限于此。在一些实施例中，第三方向及第四方向可相同，但本揭露不限于此。
[0057]
仍参考图8，在一些实施例中，不同行中的第一垫p1具有沿不同方向延伸的参考线。例如，第一行r1中的第一垫p1分别包含参考线sub1-1，第二行r2中的第一垫p1分别包含参考线sub1-2，且第m行rm中的第一垫p1分别包含参考线sub1-m。在一些实施例中，参考线sub1-1、sub1-2及sub1-m的延伸方向彼此不同，但本揭露不限于此。
[0058]
类似地，在一些实施例中，不同行中的第二垫p2具有沿不同方向延伸的参考线。例如，第一行r1中的第二垫p2分别包含参考线sub2-1，第二行r2中的第二垫p2分别包含参考线sub2-2，且第m行rm中的第二垫p2分别包含参考线sub2-m。在一些实施例中，参考线sub2-1、sub2-2及sub2-m的延伸方向彼此不同，但本揭露不限于此。
[0059]
在一些实施例中，参考线sub1-m及sub2-m由耦合到垫的垫层形成，但本揭露不限于此。在一些实施例中，参考线sub1-m及sub2-m可经形成以提供额外路由资源。例如，参考线sub1-m及sub2-m可耦合到第一通路vn(或第n通路vn)，如图8中所展示。因为参考线sub1-1、sub1-2及sub1-m的延伸方向彼此不同，所以第一通路vn或第n通路vn的位置可经调整使得第一通路vn或第n通路vn可耦合到参考线sub1-1、sub1-2及sub1-m。因此，布置于相同列中的相邻对通路vn之间的空间可彼此不同。在一些实施例中，参考线sub1-m及sub2-m提供更多空间用于容纳通路。换句话说，可获得更多垂直连接。
[0060]
请参考图9，其是说明根据本发明的方面的包含互连结构的半导体结构的示意图。应注意，在图9中，在每一群组g1、g2及gn中，仅表示一个第一垫p1/第二垫p2的对，且仅展示第一导电柱cp1的功能部分及第二导电柱cp2的功能部分。进一步来说，如图9中所展示，第一垫p1/第二垫p2安置于第一层、第二层及第n层上方。在一些实施例中，互连结构100可耦合到两个工件(例如第一裸片110及第二裸片112)以获得半导体结构10。在另一实施例中，互连结构100可耦合到第一封装110及第二封装112。在其它实施例中，互连结构100可耦合到具有第一区域110及第二区域112的封装、裸片或晶片。在一些实施例中，第一裸片、第一封装或第一区域110包含多个裸片垫120，且第二裸片、第二封装或第二区域112包含多个裸片垫122。在一些实施例中，第一垫p1中的每一者电连接到裸片垫120中的一者，且第二垫p2中的每一者电连接到裸片垫122中的一者。在一些实施例中，第一垫p1中的每一者接合到裸片垫120中的一者，且第二垫p2中的每一者接合到裸片垫122中的一者，使得第一裸片110及第二裸片112接合到互连结构100，如图2中所展示。在一些实施例中，裸片垫120及122到第一垫p1/第二垫p2的接合包含混合接合，但本揭露不限于此。如图9中所展示，通过将裸片垫120/122接合到第一垫p1/第二垫p2来实现第一裸片110与第二裸片112(或第一封装与第二封装或一个晶片、一个裸片或一个封装的第一区域与第二区域)之间的连接。
[0061]
参考图10，其是表示根据本发明的方面的用于形成半导体结构的方法20的流程图。方法20包含数个操作(201、202、203、204、205及206)。将根据一或多个实施例进一步描述用于形成半导体结构的方法20。应注意，可在各种方面的范围内重新布置或否则修改用
于形成半导体结构的方法20的操作。应进一步注意，可在方法20之前、方法20期间及方法20之后提供额外程序，且本文中可仅简要描述一些其它程序。因此，其它实施方案可在本文所描述的各种方面的范围内。
[0062]
在操作201中，在第一区域102a及第二区域102b中形成多个第一着陆端口l1。还在操作201中，形成将第一区域102a中的第一着陆端口l1中的一者耦合到第二区域102b中的第一着陆端口l1中的一者的第一导线m1。在一些实施例中，可提供载体(未展示)。在一些实施例中，可将载体界定于第一区域102a、第二区域102b及将第一区域102a与第二区域102b分离的间隔区域104。可在载体上方形成第一电介质层(未展示)。同时形成多个第一着陆端口l1及至少一第一导线m1，如图11a中所展示。在一些实施例中，在第一区域102a及第二区域102b中形成第一着陆端口l1。第一区域102a中的第一着陆端口l1可沿第一方向d1布置以形成多个行r1、r2及rm，且沿第二方向d2布置以形成多个列c1、c2及cl。第一区域102a中的第一着陆端口l1的布置可经设计为类似于上文所提及的第一垫布置。进一步来说，第一区域102a中的第一着陆端口l1可分组成多个群组g1、g2及gn。第二区域102b中的第一着陆端口l1可沿第一方向d1布置以形成多个行r1、r2及rm，且沿第二方向d2布置以形成多个列c1、c2及cl。第二区域102b中的第一着陆端口l1的布置可经设计为类似于上文所提及的第二垫布置。进一步来说，第二区域102b中的第一着陆端口l1可分组成多个群组g1、g2及gn。在一些实施例中，在第一层中，第一区域102a中的第n群组gn中的第一行r1中的第一着陆端口l1中的每一者由第一导线m1电连接到第二区域102b的第一群组g1中的第一行r1中的第一着陆端口l1中的一者，如图11a中所展示。另外，第一导线m1穿过间隔区域104。
[0063]
在操作202中，在第一着陆端口l1中的每一者上形成第一通路v1。参考图11b，在一些实施例中，形成多个第一通路v1。如图11b中所展示，在第一着陆端口l1中的一者上形成第一通路v1中的每一者。
[0064]
在操作203中，在第一区域102a及第二区域102b中的第一通路v1中的每一者上形成多个第二着陆端口l2，且形成将第一区域102a中的第二着陆端口l2中的一者耦合到第二区域102b中的第二着陆端口l2中的一者的第二导线m2。参考图11c，在一些实施例中，同时形成多个第二着陆端口l2及至少一第二导线m2。如图11c中所展示，第二着陆端口l2中的每一者形成于第一通路v1中的一者上。在一些实施例中，在第二层中，第一区域102a中的第n-1群组gn-1中的第一行r1中的第二着陆端口l2中的每一者由第二导线m2电连接到第二区域102b的第n-1群组gn-1中的第一行r1中的第二着陆端口l2中的一者，如图11c中所展示。另外，第二导线m2穿过间隔区域104。
[0065]
在操作204中，在第二着陆端口l2中的每一者上形成第二通路v2。参考图11d，在一些实施例中，形成多个第二通路v2。如图11d中所展示，在第二着陆端口l2中的一者上形成第二通路v2中的每一者。
[0066]
参考图11e，在一些实施例中，可重复用于形成着陆端口及导线的操作201到204及用于形成通路的操作。在操作205中，在第一区域102a中的第n通路vn(即，第二通路v2)中的每一者上形成多个第一垫p1且在第二区域102b中的第n通路vn(即，第二通路v2)中的每一者上形成多个第二垫p2。因此，获得互连结构100，如图11e中所展示。如上文所提及，互连结构100包含第一区域102a中的多个第一垫p1及多个第一导电柱cp1及第二区域102b中的多个第二垫p2及多个第二柱cp2。互连结构100的细节可类似于上文所提及的描述，因此为简
洁起见，省略所述细节。
[0067]
参考图11f，在操作206中，将第一裸片110接合到第一区域102a中的第一垫p1且将第二裸片112接合到第二区域102b中的第二垫p2。如上文所提及，第一裸片110可包含多个第一裸片垫120，且第二裸片112可包含多个第二裸片垫122。如图11f中所展示，第一裸片垫120中的每一者接合到第一区域102a中的第一阵列a1中的第一垫p1中的一者，且第二裸片垫122中的每一者接合到第二区域102b中的第二阵列a2中的第二垫p2中的一者。在一些实施例中，可通过混合接合将第一裸片110及第二裸片112接合到互连结构100，但本揭露不限于此。因此，获得半导体结构10。如图11f中所展示，通过将裸片垫120/122接合到第一垫p1/第二垫p2来实现第一裸片110与第二裸片112之间的连接。
[0068]
应了解，本揭露的互连结构包含简单且更高效路由设计。在一些实施例中，互连结构可包含两组垫：多个第一垫及多个第二垫，其中两组垫可接合到两个裸片(也称为芯片)或两个封装上方的垫。在一些实施例中，两组垫可接合到彼此分离但安置于相同晶片、相同裸片或相同封装上方的垫。在一些实施例中，第一垫及第二垫经布置以形成具有列及行的阵列。在一些实施例中，由第一垫形成的行与由第二垫形成的行对准。在一些实施例中，第一垫可分组成布置成列的多个群组，例如第一群组、第二群组及第n群组。在一些实施例中，第二垫可分组成布置成列的多个群组，例如第一群组、第二群组及第n群组。在一些实施例中，第一垫及第二垫逐群组电连接。例如，相同群组中的第一垫及第二垫由相同层中的导线电连接。在一些实施例中，相同群组中的第一垫及第二垫(包含不同行中的第一垫及第二垫)由相同层中的导线电连接。在一些实施例中，另一群组中的第一垫及第二垫由另一层中的导线电连接。在一些实施例中，分离群组中的第一垫及第二垫(包含相同列中的第一垫及第二垫)由分离层中的导线电连接。因此，由所提供的互连结构提高路由资源(导线)的利用率且简化路由资源的设计。
[0069]
根据本发明的实施例，提供一种互连结构。所述互连结构包含多个第一垫及多个第二垫。所述第一垫沿一方向布置以形成行，且所述第一垫分组成第一群组、第二群组及第n群组。在一些实施例中，n是等于或大于2的整数。所述第二垫沿所述方向布置以形成平行于由所述第一垫形成的所述行的行，且所述第二垫分组成第一群组、第二群组及第n群组。所述互连结构进一步包含安置于第一层中的多个第一导线、安置于第二层中的多个第二导线及安置于第n层中的多个第n导线。所述第一层、所述第二层及所述第n层经堆叠以形成多层结构。在一些实施例中，所述第一垫及所述第二垫安置于所述第一层、所述第二层及所述第n层上方。在一些实施例中，所述第一群组中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第一群组中的所述第二垫中的一者，所述第二群组中的所述第一垫中的每一者由所述第二层中的所述第二导线中的一者电连接到所述第二群组中的所述第二垫中的一者，且所述第n群组中的所述第一垫中的每一者由所述第n层中的所述第n导线中的一者电连接到所述第n群组中的所述第二垫中的一者。
[0070]
根据本发明的实施例，提供一种互连结构。所述互连结构包含经布置以形成第一阵列的多个第一垫及经布置以形成第二阵列的多个第二垫。所述第一阵列具有沿第一方向延伸且沿第二方向彼此平行的第一行、第二行及第m行。所述第一行、所述第二行及所述第m行中的每一者中的所述第一垫分组成沿所述第二方向延伸的第一群组、第二群组及第n群组。在一些实施例中，m是大于2的整数，且n是等于或大于2的整数。所述第二阵列具有沿所
述第一方向延伸且沿所述第二方向彼此平行的第一行、第二行及第m行。所述第一行、所述第二行及所述第m行中的每一者中的所述第二垫分组成沿所述第二方向延伸的第一群组、第二群组及第n群组。所述互连结构进一步包含安置于第一层中的多个第一导线、安置于第二层中的多个第二导线及安置于第n层中的多个第n导线。所述第一层、所述第二层及所述第n层经堆叠以形成多层结构。所述第一垫及所述第二垫安置于所述第一层、所述第二层及所述第n层上方。所述第一阵列的所述第一群组中的所述第一行中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第二阵列的所述第一群组中的所述第一行中的所述第二垫中的一者。所述第一阵列的所述第一群组中的所述第二行中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第二阵列的所述第一群组中的所述第二行中的所述第二垫中的一者。所述第一阵列的所述第一群组中的所述第m行中的所述第一垫中的每一者由所述第一层中的所述第一导线中的一者电连接到所述第二阵列的所述第一群组中的所述第m行中的所述第二垫中的一者。
[0071]
根据本发明的实施例，提供一种用于形成半导体结构的方法。所述方法包含以下操作。在第一区域及第二区域中形成多个第一着陆端口，且形成将所述第一区域中的所述第一着陆端口中的一者耦合到所述第二区域中的所述第一着陆端口中的一者的第一导线。在所述第一着陆端口中的每一者上形成第一通路。在所述第一区域及所述第二区域中的所述第一通路中的每一者上形成第二着陆端口，且形成将所述第一区域中的所述第二着陆端口中的一者耦合到所述第二区域中的所述第二着陆端口中的一者的第二导线。在所述第二着陆端口中的每一者上形成第二通路。在所述第一区域中的所述第二通路中的每一者上形成多个第一垫且在所述第二区域中的所述第二通路中的每一者上形成多个第二垫。将第一裸片接合到所述第一区域中的所述第一垫且将第二裸片接合到所述第二区域中的所述第二垫。
[0072]
上文已概述若干实施例的特征，使得所属领域的技术人员可较好理解本发明的方面。所属领域的技术人员应了解，其可易于将本揭露用作设计或修改其它程序及结构以实施相同于本文中所引入的实施例的目的及/或实现相同于本文中所引入的实施例的优点的基础。所属领域的技术人员还应认识到，此类等效建构不应背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下对本文作出各种改变、替换及变更。
[0073]
符号说明
[0074]
10:半导体结构
[0075]
20:方法
[0076]
100:互连结构
[0077]
102a:第一区域
[0078]
102b:第二区域
[0079]
104:间隔区域
[0080]
110:第一封装/第一裸片/第一区域
[0081]
112:第二封装/第二裸片/第二区域
[0082]
120:第一裸片垫
[0083]
122:第二裸片垫
[0084]
201:操作
[0085]
202:操作
[0086]
203:操作
[0087]
204:操作
[0088]
205:操作
[0089]
206:操作
[0090]
a1:第一阵列
[0091]
a2:第二阵列
[0092]
c1:第一列
[0093]
c2:第二列
[0094]
c3:第三列
[0095]
cl:第l列
[0096]
cp1:第一导电柱
[0097]
cp2:第二导电柱
[0098]
d1:第一方向
[0099]
d2:第二方向
[0100]
dh1:第一水平距离
[0101]
dh2:第二水平距离
[0102]
ds:间隔距离
[0103]
dv1:第一垂直距离
[0104]
dv2:第二垂直距离
[0105]
g1:第一群组
[0106]
g2:第二群组
[0107]
g3:第三群组
[0108]
gn:第n群组
[0109]
l1:第一着陆端口/第n着陆端口
[0110]
l2:第二着陆端口
[0111]
ln-1:第二着陆端口
[0112]
ln:第n着陆端口/第一着陆端口
[0113]
m1:第一金属化层/第n导线/最下金属化层
[0114]
m2:第二金属化层/第二导线
[0115]
mn-1:第二导线
[0116]
mn:最上金属化层/第n导线/第一导线
[0117]
p1:第一垫
[0118]
p1/r1-1:第一从属垫
[0119]
p1/r1-2:第二从属垫
[0120]
p1/r1-k:第k从属垫
[0121]
p2:第二垫
[0122]
p2/r1-1:第一从属垫
[0123]
p2/r1-2:第二从属垫
[0124]
p2/r1-k:第k从属垫
[0125]
r1:第一行
[0126]
r2:第二行
[0127]
r3:第三行
[0128]
rm:第m行
[0129]
sub1-1:参考线
[0130]
sub1-2:参考线
[0131]
sub1-m:参考线
[0132]
sub2-1:参考线
[0133]
sub2-2:参考线
[0134]
sub2-m:参考线
[0135]
v1:第n通路/第一通路
[0136]
v2:第二通路
[0137]
vn-1:第二通路
[0138]
vn:第一通路/第n通路
[0139]
w1:宽度
[0140]
w2:宽度
[0141]
wn:宽度