一种碳化硅功率二极管的制备方法及其应用与流程

1.本技术涉及碳化硅二极管的制备技术领域，具体而言，涉及一种碳化硅功率二极管的制备方法及其应用。


背景技术：

2.碳化硅功率器件终端结构一般有结终端扩展(jte)、场限环(flr)和场板(fp)。其中场限环终端是常用的终端结构，其优点是p+场限环的制作可以和sic jbs二极管有源区的p+区一起制作，工艺简单且成本低。
3.现有的技术手段往往通过同一离子注入过程使有源区及终端区内p+区的结深相同，而在实际使用过程中往往需要使终端区场限环的结深比有源区内p+区的结深更深。为了实现这一目的，现有技术中需要重新在形成一定结深的终端区上形成新的掩膜层，并对新的掩膜层再次进行光刻刻蚀，之后在新的光刻刻蚀后的终端区场限环内进行第二次离子注入，在外延层上形成新的掩膜层，并对掩膜层进行光刻刻蚀及离子注入，这也就增加了制备工艺的难度及成本。


技术实现要素：

4.为解决现有技术中增加场限环内的结深工艺复杂、成本高的技术问题，提供一种工艺简单、成本低的一种碳化硅功率二极管的制备方法及其应用。
5.为实现上述发明目的，本技术采用如下技术方案：
6.根据本技术的一个方面，提供了一种碳化硅功率二极管的制备方法，包括步骤：
7.在衬底上形成碳化硅外延层；
8.在所述碳化硅外延层上形成第一掩膜层；
9.在所述第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口，所述第一窗口位于有源区，所述第二窗口位于终端区，所述第二窗口宽度大于所述第一窗口宽度；
10.第一离子注入，对应所述第一窗口以及所述第二窗口处分别形成第一p+区以及第二p+区；
11.第一离子注入进行中，所述第一掩膜层受热变形后形成第二掩膜层，所述第二掩膜层能够封闭多个所述第一窗口。
12.根据本技术的一实施方式，其中还包括对第二掩膜层上的第二窗口进行第二离子注入，对应所述第二窗口形成第三p+区，所述第三p+区的结深大于所述第二p+区的结深。
13.根据本技术的一实施方式，其中所述第二离子注入能量大于所述第一离子注入能量。
14.根据本技术的一实施方式，其中所述第一窗口的宽度可设置为0.5-2um，所述第二窗口的宽度大于或等于3um。
15.根据本技术的一实施方式，其中所述第一掩膜层的材料为多晶硅或非晶硅。
16.根据本技术的一实施方式，其中所述第一掩膜层厚度为所述第一窗口宽度的2-3
倍。
17.根据本技术的一实施方式，其中所述第一窗口之间的所述第一掩膜层的宽度为1.5-5um，所述第二窗口之间所述第一掩膜层的宽度为0.5-3um。
18.根据本技术的另一方面，提供一种碳化硅功率二极管，包括衬底、碳化硅外延层、第一p+区以及第二p+区，所述第一p+区位于有源区，所述第二p+区位于终端区；第一p+区宽度小于第二p+区宽度。
19.根据本技术的一实施方式，其中还具有第三p+区，所述第三p+区的结深大于所述第二p+区的结深。
20.根据本技术的另一方面，提供一种电子器件，包括所述的一种碳化硅功率二极管。
21.由上述技术方案可知，本技术的一种碳化硅功率二极管的制备方法及其应用的优点和积极效果在于：
22.本技术是通过将第一掩膜层在受热变形后形成的第二掩膜层，同时控制所述第二窗口的宽度大于所述第一窗口的宽度，使所述第二掩膜层在受热形变后完全遮蔽所述第一窗口，也就是说控制所述第二掩膜层遮蔽部分所述第二窗口，无需再次经过刻蚀工艺或重新沉积掩膜层即可通过所述第二窗口对第二p+区再次注入离子，进而简化工艺流程，降低制作成本。
附图说明
23.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
24.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
25.图1是根据一示例性实施方式示出的一种碳化硅功率二极管的制备方法第一离子注入后整体结构示意图。
26.图2是根据一示例性实施方式示出的一种碳化硅功率二极管的制备方法第一掩膜层受热后一个整体结构示意图。
27.图3是根据一示例性实施方式示出的一种碳化硅功率二极管的制备方法第二离子注入后整体结构示意图。
28.图4是根据一示例性实施方式示出的一种碳化硅功率二极管的部分结构示意图。
29.其中，附图标记说明如下：
30.1、衬底；2、碳化硅外延层；3、第一掩膜层；301、第一窗口；302、第二窗口；4、第一p+区；5、第二p+区；6、第二掩膜层；7、第三p+区；8、有源区；9、终端区。
具体实施方式
31.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
32.具体方法为通过多晶硅离子注入掩膜的刻蚀和氧化，分别进行两次离子注入，对于功率器件来说，增加场限环深度提高击穿电压的方法是常见方法，大多应用在硅功率器件中。因为在硅中杂质离子很容易通过热退火实现深结。但对sic而言，杂质离子在退火温度下基本不会扩散，只保持在离子注入后的位置附近。因此对sic来说，实现不同结深只能通过多次离子注入，而现有技术中实现不同结深需要经过多次刻蚀掩膜及多次离子注入，每次刻蚀后都需要对前一次的掩膜进行腐蚀或刻蚀，去掉原掩膜层，重新沉积新的掩膜层，或对原掩膜层重新刻蚀，这就增加了制造工艺的难度及成本。而往往有源区8第一p+区4的结深与终端区9场限环的结深是相同的，在实际使用过程中发现，需要使场限环的结深大于有源区8第一p+区4的结深，以提高器件终端击穿电压。本技术中公开的一种碳化硅功率二极管的制备方法，通过控制第一掩膜层3刻蚀的第一窗口301及第二窗口302的宽度比例，在第一离子注入后在有源区8和终端区9对应所述第一窗口301及所述第二窗口302处分别形成第一p+区4和第二p+区5，在第一掩膜层3受热变形后形成第二掩膜层6，而第二掩膜层6刚好能够封闭所述第一窗口301。本技术中第二窗口302的宽度大于所述第一窗口301的宽度，也就是说，使第二掩膜层6不能完全封闭所述第二窗口302，当离子再次注入时，可在终端区9内第二p+区5的基础上形成更深的结深。避免了反复刻蚀或沉积的过程，进而简化工艺流程，降低制作成本。
33.应当理解的是，所述第一离子注入后，有源区8及终端区9内对应所述第一窗口301及所述第二窗口302形成的结深是相同的，本领域技术人员可将所述第一离子的注入分多次进行注入，每次注入的离子能量可逐渐提高，进而可同步提高所述第二p+区5与所述有源区8内第一p+区4结深，进而提高电子器件终端的击穿电压。
34.根据本技术的一个方面，提供了一种碳化硅功率二极管的制备方法，包括步骤：
35.在衬底1上形成碳化硅外延层2；
36.在所述碳化硅外延层2上形成第一掩膜层3；
37.在所述第一掩膜层3上刻蚀形成多个第一窗口301以及多个第二窗口302，所述第一窗口301位于有源区8，所述第二窗口302位于终端区9，所述第二窗口302宽度大于所述第一窗口301宽度；
38.第一离子注入，对应所述第一窗口301以及所述第二窗口302处分别形成第一p+区4以及第二p+区5；
39.第一离子注入进行中，所述第一掩膜层3受热变形后形成第二掩膜层6，所述第二掩膜层6能够封闭多个所述第一窗口301。
40.根据本技术的一实施方式，其中还包括对第二掩膜层6上的第二窗口302进行第二离子注入，对应所述第二窗口302形成第三p+区7，所述第三p+区7的结深大于所述第二p+区5的结深。
41.根据本技术的一实施方式，其中所述第二离子注入能量大于所述第一离子注入能量。
42.作为示例，所述第一离子与所述第二离子可为al离子或b离子，且所述第一离子及所述第二离子的注入均可分多次注入的方式进行，为实现在所述第三p+区7内的结深大于所述第二p+区5内的结深，使所述第二离子的注入能量最小值，大于所述第一离子注入能量的最大值，作为示例，可将所述第一离子的注入能量最大值小于360kev,所述第二离子的注
入能量的最小值可设置为400kev,优选的，可将所述第二离子的注入能量范围设置在400-550kev,本领域技术人员可根据实际需求控制所述第一离子及所述第二离子的注入能量，进而实现拓展加深所述终端区9p+区结深的要求。
43.根据本技术的一实施方式，其中所述第一窗口301的宽度可设置为0.5-2um，所述第二窗口302的宽度大于或等于3um。应当理解的是，可控制所述第二掩膜层6将所述第一窗口301的完全封闭，而使所述终端区9场限环内的第二窗口302缩小后还留有一定的缝隙，供能量较高的所述第一离子或所述第二离子继续注入。
44.根据本技术的一实施方式，其中所述第一掩膜层3的材料为多晶硅或非晶硅。作为示例，所述第二掩膜层6可经过热氧化处理，并根据所述第一掩膜层3内多晶硅或非晶硅的厚度，在热氧化温度为900-1100℃下进行热氧化处理，直至有源区8中第一掩膜层3开口完全被氧化硅屏蔽为止，本领域技术人员可根据所述有源区8内第一掩膜层3内多晶硅或非晶硅之间的间隔宽度设定来控制热氧化时间，本技术对此做具体限定。
45.根据本技术的一实施方式，其中所述第一掩膜层3厚度为所述第一窗口301宽度的2-3倍。作为示例，可将所述第一掩膜层的厚度设置为2um或3um，所述第一窗口的宽度设置为1um。
46.根据本技术的一实施方式，其中所述第一窗口301之间的所述第一掩膜层3的宽度为1.5-5um，所述第二窗口302之间所述第一掩膜层3的宽度为0.5-3um。
47.结合附图1-3所示，在所述衬底1为n型sic，电阻率为0.01～0.03ωcm，厚度为320～380μm。所述sic外延层2厚度为5-100μm，n型掺杂浓度为1e14-5e16cm-3
。之后在sic外延层2上沉积离子注入掩膜形成第一掩膜层3，并可采用现有的干法刻蚀技术刻蚀所述第一掩膜层3，在有源区8形成第一窗口301、在终端区9形成第二窗口302，同时控制所述第二窗口302的宽度大于所述第一窗口301的宽度。
48.实施例
49.作为示例，可将所述第一掩膜层3设置为多晶硅材料，且使所述多晶硅的厚度为3um，使有源区8内的多晶硅的宽度设置为2.5um，所述第一窗口301的宽度设置为1.5um，使所述终端区9内的第二p+区5对应的所述第二窗口302的宽度设置为3um。使所述多晶硅受热，作为示例，可对所述多晶硅层进行热氧化处理，使所述多晶硅层能够经热氧化后，其多晶硅的表面形成的氧化硅作为第二掩膜层6，二氧化硅的体积膨胀，进而掩盖所述有源区8内对应的第一窗口301，而终端区9内的所述第二窗口302的宽度缩小至约1.5um，但并未完全被所述氧化硅所封闭，进而可作为第二离子继续注入的窗口，形成第三p+区7，无需重新经过刻蚀，即可单独加深所述终端区9所述第三p+区7的结深，进而能够保持较高的击穿电压和较低漏电，也能降低正向压降。
50.应当理解的是，所述第一掩膜层3的体积变化只需要使所述第一掩膜层3的体积在一定温度下能够满足物理反应的受热膨胀，直至所述第一窗口301封闭即可实现本技术的目的，也就是说，受热只是时所述第一掩膜层3产生物理性的体积变化，此时所述第一掩膜层与所述第二掩膜层6为相同材质。
51.作为示例，可在第一离子的注入过程中对所述第一掩膜层进行加热，考虑所述第一掩膜层3材料的热膨胀系数设定、控制加热时间及温度，并直至体积膨胀后的所述第一掩膜层3能够将所述有源区对应的第一窗口301完全闭合即可。作为示例，可在第一离子注入
完成后对所述第一掩膜3进行热氧化，使所述第一窗口完全封闭后，即可对未完全封闭的所述终端区9对应的所述第二窗口302进行离子注入，此时为再加深所述第二p+区5的结深，可进一步提高注入离子的能量，进而使形成的第三p+区7的结深大于所述第一p+区4的结深。
52.参考图4所示，根据本技术的另一方面，提供一种碳化硅功率二极管，包括衬底1、碳化硅外延层2、第一p+区4以及第二p+区5，所述第一p+区4位于有源区8，所述第二p+区5位于终端区9，第一p+区4宽度小于第二p+区5宽度。
53.根据本技术的一实施方式，其中还具有第三p+区7，所述第三p+区7的结深大于所述第二p+区5的结深。
54.根据本技术的另一方面，提供一种电子器件，包括所述的一种碳化硅功率二极管。
55.具体的，本技术中将通过多晶硅作为第一掩膜层，通过将注入能量为300kev第一离子注入，在有源区及终端区形成结深相同的p+区，再对多晶硅的掩膜层进行热氧化处理，并控制热氧化温度及时间，使形成的氧化硅作为第二掩膜层，直至形成的氧化硅能够将所述第一窗口完全封闭，由于第二窗口宽度大于所述第一窗口的宽度，进而在第一窗口完全封闭时，第二窗口并未完全封闭，并以缩小后的第二窗口作为第二离子注入终端区的窗口，使第二离子注入能量提高为500kev，就可通过缩小后的第二窗口对应的终端区形成较深的结深，也就是能够使所述终端区的结深大于所述有源区的结深，进而提高电子器件的终端击穿电压和工作的可靠性。因此相比现有技术，本技术公开的技术方案无需在第一离子注入后，重新对第一掩膜层进行光刻或再通过沉积工艺形成新的掩膜层，进而也就简化了工艺步骤，缩减工艺成本。
56.作为示例，根据本技术的一实施方式，其中还包括完全去除多晶硅离子注入掩膜层及其氧化层，制备碳膜作为高温激活保护层；高温激活注入的p型杂质离子，激活后去除碳膜。
57.所述碳膜的制备方法为光刻胶碳化或射频溅镀，厚度为0.05-2μm，激活温度为1500-1900℃。
58.根据本技术的另一方面，提供一种碳化硅功率二极管，由所述的碳化硅功率二极管的制备方法制得。
59.根据本技术的一实施方式，其中包括衬底1、碳化硅外延层2、第一p+区4以及第三p+区5，所述第一p+区4位于有源区8，所述第二p+区5位于终端区9；第一p+区4宽度小于第二p+区5宽度。
60.根据本技术的一实施方式，其中还具有第三p+区7，所述第三p+区7的结深大于所述第二p+区5的结深。
61.参考图4，根据本技术的一实施方式，其中还包括制备阳极金属，所述阳极金属为叠层金属，包括肖特基接触金属及阳极加厚金属。所述肖特基接触金属为可以和n型sic形成肖特基接触势垒的金属或合金，包括但不限于ti、mo、w、pd、ni、au或其组合；所述阳极加厚金属包括但不限于al、ti/al、ni/al或ti/ni/al等,总厚度为2-5μm。
62.根据本技术的一实施方式，其中还包括制备绝缘介质钝化层，所述介质钝化层包括但不限于sio、sio2、sin、sion或其任意组合，沉积方法包括但不限于pecvd、lpcvd、ald,厚度为50-2000nm。
63.根据本技术的另一方面，提供一种电子器件，包括所述的一种碳化硅功率二极管。
64.需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
65.以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。