具有电阻变化层的非易失性存储器件及其操作方法与流程

相关申请的交叉引用

本申请要求于2020年2月13日提交的韩国专利申请10-2020-0017891的优先权，其全部内容通过引用合并于此。

本公开总体上涉及一种非易失性存储器件，并且更具体地，涉及一种具有电阻变化层的非易失性存储器件及其操作方法。

背景技术：

根据设计规则(designrule)减小及集成度提高的趋势，可以保证信号储存操作的结构稳定性和可靠性的半导体器件的结构的研究仍在继续。当前，在诸如闪存存储器的非易失性存储器件中，作为电荷储存结构的电荷隧穿层、电荷陷阱层和电荷阻挡层的三层层叠结构已被广泛使用。

近来，已经提出了具有结构与传统的闪存存储器器件不同的各种非易失性存储器件。非易失性存储器件的示例是电阻变化存储器件。当闪存存储器器件通过电荷储存实现存储功能时，电阻变化存储器件在高电阻状态和低电阻状态之间可变地改变存储单元中存储层的电阻状态，并将改变后的电阻状态以非易失性方式储存，从而将预定的信号信息写入存储单元。

技术实现要素：

根据本公开的一方面的非易失性存储器件可以包括衬底、设置在衬底上的电阻变化层、设置在电阻变化层上的栅电极层、以及第一电极图案层和第二电极图案层，第一和第二电极图案层设置在衬底中并与电阻变化层的不同部分接触。电阻变化层可以包括可移动氧空位和可移动金属离子。

根据本公开的另一方面的非易失性存储器件可以包括衬底和设置在该衬底上的栅结构。栅结构可以包括交替层叠的至少一个栅电极层和至少一个层间绝缘层。非易失性存储器件可以进一步包括：贯穿在衬底上的栅结构的孔图案、在孔图案中覆盖栅结构的侧壁表面且包括可变电阻材料的电阻变化层、以及布置在孔图案中以覆盖电阻变化层的沟道层。

根据本公开的另一方面的非易失性存储器件可以包括衬底以及设置在该衬底上的栅结构。栅结构可以包括在垂直于衬底的第一方向上交替设置的至少一个栅电极层和至少一个层间绝缘层，并且栅结构可以在垂直于第一方向的第二方向上延伸。非易失性存储器件可以进一步包括：电阻变化层，其覆盖设置在衬底上的栅结构的侧壁表面并且包括可变电阻材料；以及沟道层，其设置在衬底上并且设置为覆盖电阻变化层。

公开了根据本公开的另一方面的操作非易失性存储器件的方法。在该操作方法中，可以提供一种非易失性存储器件，该非易失性存储器件包括：衬底、顺序地设置在衬底上的电阻变化层和栅电极层、以及设置在衬底中以与电阻变化层的不同部分接触的第一电极图案层和第二电极图案层，栅电极层包括在第一电极图案层和第二电极图案层之间设置为彼此间隔开的多个栅图案层。可以将第一栅电压施加到多个栅图案层，以将电阻变化层中的氧空位或可移动金属离子移动到电阻变化层的细丝(filament)形成区域，并在衬底中形成导电沟道。可以去除施加到多个栅图案层当中的目标栅图案层的第一栅电压，以断开导电沟道，同时保持除目标栅图案层之外的多个栅图案层的第一栅电压。可以在第一电极图案层和第二电极图案层之间施加设置电压，以在电阻变化层中形成导电细丝，以电连接断开的导电沟道的两端。

公开了根据本公开的又一方面的操作非易失性存储器件的方法。在该操作方法中，可以提供一种非易失性存储器件，该非易失性存储器件包括：衬底、设置在衬底上并具有在垂直于衬底的第一方向上彼此间隔开的多个栅电极层的栅结构、以及覆盖栅结构的侧壁表面的电阻变化层、设置来覆盖电阻变化层的沟道层、以及设置在沟道层的相对端的沟道下接触层和沟道上接触层。可以将第一栅电压施加到多个栅电极层，以将电阻变化层中的氧空位或可移动金属离子移动到与沟道层相邻的区域，并在沟道层中形成导电沟道。可以去除施加到多个栅电极层中的目标栅电极层的第一栅电压，以断开导电沟道，同时保持对除目标栅电极层之外的多个栅电极层的第一栅电压。可以在沟道下接触层和沟道上接触层之间施加设置电压，以在电阻变化层中形成导电细丝，以电连接断开的导电沟道的两端。

附图说明

图1是示意性地示出根据本公开的实施例的非易失性存储器件的剖视图。

图2至图7是示意性示出根据本公开的实施例的操作非易失性存储器件的方法的视图。

图8是根据比较例的具有电阻变化层的非易失性存储器件的剖视图。

图9是示意性示出根据本公开的另一实施例的非易失性存储器件的剖视图。

图10是示意性地示出根据本公开的另一实施例的非易失性存储器件的剖视图。

图11和图12是示意性地示出根据本公开的实施例的非易失性存储器件的设置操作和复位操作的视图。

图13是示意性地示出根据本公开的另一实施例的非易失性存储器件的剖视图。

图14和图15是示意性地示出根据本公开的另一实施例的非易失性存储器件的设置操作和复位操作的视图。

图16是示意性示出根据本公开的另一实施例的非易失性存储器件的剖视图。

图17是图16的非易失性存储器件的电路图。

图18至图21是示意性示出根据本公开的另一实施例的非易失性存储器件的操作的视图。

图22a是示意性地示出根据本公开的另一实施例的非易失性存储器件的透视图。

图22b是沿着图22a的非易失性存储器件的线i-i′截取的剖视图。

图23是图22a和图22b的非易失性存储器件的电路图。

图24至图27是示意性示出根据本公开的另一实施例的非易失性存储器件的操作的视图。

图28a是示意性地示出根据本公开的另一实施例的非易失性存储器件的透视图。

图28b是沿着图28a的非易失性存储器件的线ii-ii′截取的剖视图。

图28c是沿着图28a的非易失性存储器件的线iii-iii′截取的剖视图。

具体实施方式

在下文中，将参考附图详细描述本公开的实施例。在附图中，为了清楚地表示每个装置的组件，对组件的尺寸如组件的宽度和厚度进行了放大。这里使用的术语可以对应于考虑到实施例中的功能而选择的词语，并且根据实施例所属领域的普通技术人员，这些术语的含义可以被解释为不同。如果详细明确定义，则可以根据定义来解释这些术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常所理解的含义相同的含义。

此外，除非在上下文中另外明确使用，否则词语的单数形式的表达应理解为包括词语的复数形式。将理解，术语“包括”、“包含”或“具有”旨在指定特征、数字、步骤、操作、组件、元件、部件或其组合的存在，但不用于排除存在一个或多个其他特征、数字、步骤、操作、组件、元件、部件或其组合或排除添加它/它们的可能性。

此外，在执行方法或制造方法时，除非在上下文中明确地描述了特定的顺序，否则构成该方法的每个工艺都可以以不同于规定的顺序进行。换句话说，可以以与所述顺序相同的方式来执行每个工艺，以及可以基本上同时地执行每个工艺。另外，可以以相反的顺序执行以上每个工艺的至少一部分。

在本说明书中，术语“预定方向”可以表示包含在坐标系中确定的一个方向的方向以及与该方向相反的方向。作为示例，在x-y-z坐标系中，x方向可以包括与x方向平行的方向。也就是说，x方向可以是指x轴的绝对值在沿从原点0起的x轴的正方向增加的方向和x轴的绝对值在沿从原点0起的x轴的负方向上增加的方向的所有方向。在x-y-z坐标系中，可以分别以基本上相同的方式解释y方向和z方向。

图1是示意性地示出根据本公开的实施例的非易失性存储器件1的剖视图。参照图1，非易失性存储器件1可以包括衬底110、设置在衬底110上的电阻变化层120、设置在电阻变化层120上的栅电极层130以及设置成与衬底110上的电阻变化层120的不同部分接触的第一电极图案层140和第二电极图案层150。

参照图1，可以提供衬底110。衬底110可以包括半导体材料。具体而言，半导体材料可以包括硅(si)、锗(ge)、砷化镓(gaas)、硒化钼(mose2)、硒化铪(hfse2)、硒化铟(inse)、硒化镓(gase)、黑磷、铟镓锌氧化物(igzo)或其两种或多种的组合。

电阻变化层120可以设置在衬底110上。电阻变化层120可以具有第一表面ls120和与第一表面ls120相对的第二表面us120。第一表面ls120可以与衬底110接合，并且第二表面us120可以与栅电极层130接合。

电阻变化层120可以包括可变电阻材料。在可变电阻材料中，内部电阻状态可以根据所施加电压的极性或大小而变化。另外，在去除施加的电压之后，改变后的内部电阻状态非易失性地可以被储存在可变电阻材料中。作为示例，可以将彼此区分的高电阻状态和低电阻状态选择性地储存在可变电阻材料中。换句话说，可变电阻材料可以具有对应于高电阻状态的预定的第一电阻值和对应于低电阻状态的预定的第二电阻值。可以根据可变电阻材料的种类或性质来确定第一电阻值和第二电阻值。

在一个实施例中，可变电阻材料可以包括可移动氧空位或可移动金属离子。氧空位可具有正电荷。金属离子可以是具有正电荷的阳离子或具有负电荷的阴离子。在一个实施例中，可变电阻材料可以包括氧化钛、氧化铝、氧化镍、氧化铜、氧化锆、氧化锰、氧化铪、氧化钨、氧化钽、氧化铌、氧化铁或其两种或更多种的组合。在另一实施例中，可变电阻材料可以包括pcmo(pr1-xcaxmno3，0<x<1)、lcmo(la1-xcaxmno3，0<x<1)、bscfo(ba0.5sr0.5co0.8fe0.2o3-δ)、ybco(yba2cu3o7-x，0<x<1)、掺有铬(cr)或铌(nb)的(ba，sr)tio3、掺有铬(cr)或钒(v)的srzro3、(la，sr)mno3、sr1-xlaxtio3(0<x<1)、la1-xsrxfeo3(0<x<1)、la1-xsrxcoo3(0<x<1)、srfeo2.7、lacoo3、rusr2gdcu2o3、yba2cu3o7或其两种或更多种的组合。在另一实施例中，可变电阻材料可以包括锗-锑-碲(gst)、砷-锑-碲(as-sb-te)、锡-锑-碲(sn-sb-te)、锡-铟-锑-碲(sn-in-sb-te)、砷-锗-锑-碲(as-ge-sb-te)、gexse1-x(0<x<1)、硫化银(ag2s)硫化铜(cu2s)、硫化镉(cds)、硫化锌(zns)和氧化硒(ceo2)或其两种或多种的组合。

栅电极层130可以设置在电阻变化层120上。栅电极层130可以是导电薄膜的图案。栅电极层130可以包括导电材料。导电材料可以包括例如掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或导电金属氧化物。导电材料可以包括例如n型掺杂的硅(si)、钨(w)、钛(ti)、铜(cu)、铝(al)、钌(ru)、铂(pt)、铱(ir)、氧化铱、氮化钨、氮化钛、氮化钽、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、氧化钌或其两种或更多种的组合。

参照图1，第一电极图案层140和第二电极图案层150可以在衬底110中彼此间隔开。第一电极图案层140和第二电极图案层150的上表面可以位于与衬底110的上表面相同的高度。

第一电极图案层140和第二电极图案层150中的每个可以包括导电材料。导电材料可以包括例如掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或导电金属氧化物。导电材料可以包括例如n型掺杂的硅(si)、钨(w)、钛(ti)、铜(cu)、铝(al)、钌(ru)、铂(pt)、铱(ir)、氧化铱、氮化钨、氮化钛、氮化钽、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、氧化钌或其两种或更多种的组合。

在一个实施例中，第一电极图案层140和第二电极图案层150可以是衬底110的区域。作为示例，当衬底110是半导体衬底时，第一电极图案层140和第二电极图案层150可以是掺杂有n型掺杂剂的半导体衬底的区域。在另一实施例中，第一电极图案层140和第二电极图案层150可以由不同的材料形成。作为示例，当衬底110是半导体衬底时，第一电极图案层140和第二电极图案层150可以是导电材料层。

同时，衬底110可以进一步包括设置在第一电极图案层140和第二电极图案层150之间的沟道形成区域(未示出)。如稍后将参考图3描述的，当等于或高于预定阈值电压的栅电压被施加到栅电极层130时，沟道形成区域可以是其中导电沟道1000形成的区域。

再次参照图1，第一电极图案层140可以具有位于与电阻沟道层120和衬底110接触的边界区域中的第一图案边缘部分140a。类似地，第二电极图案层150可以包括位于与电阻变化层120和衬底110接触的边界区域中的第二图案边缘部分150a。虽然在图1中未示出，第一图案边缘部分140a和第二图案边缘部分150a可沿y方向延伸。当在第一电极图案层140和第二电极图案层150之间施加电压时，由该电压产生的电场可以集中在第一图案边缘部分140a和第二图案边缘部分150a上。

图2至图7是示意性示出根据本公开的实施例的操作非易失性存储器件的方法的视图。图2至图4是示意性示出根据本公开的实施例的非易失性存储器件的设置操作的视图。图5是示意性地示出根据本公开的实施例的在非易失性存储器件的设置操作期间施加的电压的视图。当非易失性存储器件的电阻变化层具有高电阻状态或低电阻状态时，设置操作可以是将电阻变化层的电阻状态从高电阻状态转换为低电阻状态的操作。图6是示意性地示出根据本公开的实施例的非易失性存储器件的复位操作的视图。图7是示意性地示出根据本公开的实施例的在非易失性存储器件的复位操作期间施加的电压的视图。复位操作可以是将电阻变化层的电阻状态从低电阻状态转换为高电阻状态的操作。将参考以上和图1中描述的非易失性存储器件1来描述将参考图2至图7描述的非易失性存储器件的操作方法。

参照图2，可以提供上面参考图1描述的非易失性存储器件1。电阻变化层120可以具有可移动氧空位或可移动金属离子125。在一个实施例中，可移动氧空位和可移动金属离子125可以均匀地分布在电阻变化层120的内部。下文中，将描述其中电阻变化层120被提供以具有正电荷的氧空位125的实施例。在另一实施例中，当电阻变化层120包括可移动金属离子125时，可以使用基本相同的操作方法。

参照图3，可以将第一栅电压施加到栅电极层130。第一栅电压可以包括正极性的偏压。由于第一栅电压，氧空位125可以移动到与第一表面ls120相邻的细丝形成区域。细丝形成区域可以是电阻变化层120的其中产生导电细丝(图4的10)的区域。在一些实施例中，由于施加第一栅电压，可以在衬底110的与电阻变化层120接触的附近的区域中形成导电沟道1000。

根据一个实施例，可以通过控制第一栅电压的大小来控制移动到细丝形成区域的氧空位125的浓度。如下所述，氧空位125的浓度可以确定所形成的导电细丝的直径。

参照图4，可以去除施加到栅电极层130的第一栅电压，并且可以在第一电极图案层140和第二电极图案层150之间施加设置电压。结果，可以在电阻变化层120的内部形成由设置电压产生的电场，并且可以在电阻变化层120中形成电连接第一电极图案层140和第二电极图案层150的导电细丝10。

参照图5，沿着时间轴t，可以在初始时间t0和第一时间t1之间施加第一栅电压，该第一栅电压是具有第一振幅vg的脉冲电压pa。随后，可以在第一时间t1和第二时间t2之间施加设置电压，该设置电压是具有第二振幅vp的脉冲电压pb。也就是说，在第一时间t1，可以去除第一栅电压，并且可以同时或基本同时施加设置电压。图5中所示的脉冲电压pa的振幅vg的形状和初始时间t0与第一时间t1之间的时间间隔仅仅是示例，并且根据在非易失性存储器件1的结构中使用的薄膜的物理性质和通过该薄膜实现的器件的电特性而可能有各种改动。另外，脉冲电压pb的振幅vp的形状和第一时间t1与第二时间t2之间的时间间隔仅仅是示例，并且可能有各种改动。

再次参照图4，当施加设置电压时，电场可以分别集中在第一电极图案层140的第一图案边缘部分140a和第二电极图案层150的第二图案边缘部分150a上。因此，氧空位125可以在电阻变化层120的与第一图案边缘部分140a和第二图案边缘部分150a相邻的区域中更主动地聚集或彼此结合，从而可以形成第一触发细丝125t1和第二触发细丝125t2。第一触发细丝125t1和第二触发细丝125t2可以形成为接触第一电极图案层140和第二电极图案层150。第一触发细丝125t1和第二触发细丝125t2中的每个可以是从其产生导电细丝10的起始位置或种子。另外，第一触发细丝线125t1和第二触发细丝线125t2稳定地形成在图案边缘部分140a和150a上，从而可以防止在稍后描述的非易失性存储器件1的设置操作中的错误。也就是说，第一触发细丝125t1和第二触发细丝125t2在结构上稳定了第一图案边缘部分140a和第二图案边缘部分150a中的导电细丝10的连接或短路状态，从而提高了信号信息的保持性和耐久性。

另外，氧空位125可以聚集或被结合到第一触发细丝125t1和第二触发细丝125t2，使得连接细丝125c可以从第一触发细丝125t1和第二触发细丝125t2生长。连接细丝125c可以连接第一触发细丝125t1和第二触发细丝125t2以形成导电细丝10。导电细丝10电连接第一电极图案层140和第二电极图案层150，从而可以减小电阻变化层120的电阻。即使在去除设置电压和栅电压之后，导电细丝10仍保留在电阻变化层120内部，从而使电阻变化层120可以保持减小的电阻。也就是说，电阻变化层120实际上可以储存低电阻状态作为信号信息。

在一个实施例中，因为在第一图案边缘部分140a和第二图案边缘部分150a中聚集或结合的氧空位的浓度由于电场集中在那些区域中而更高，所以第一触发细丝125t1和第二触发细丝125t2的直径可以大于连接细丝125c的直径。

在一些实施例中，由第一栅电压诱导到细丝形成区域中的氧空位125的浓度可以确定导电细丝10的直径。随着诱导的氧空位125的浓度增加，由设置电压聚集或结合的氧空位125的数量可以增加。因此，可以增加由设置电压形成的导电细丝10的直径。另外，随着导电细丝10的直径的增加，电阻变化层120的电阻值可以减小。如上所述，根据电阻变化层120的依据导电细丝10的直径而变化的电阻值，可以在电阻变化层120中写入多个电阻值。因此，可以实现在电阻变化层120中储存多条信号信息的非易失性存储器件。

图6和图7示意性地示出了根据本公开的另一实施例的复位操作。第二栅电压可以被施加到栅电极层130。第二栅电压可以包括负极性的偏压。另外，在施加第二栅电压时，可以在第一电极图案层140和第二电极图案层150之间施加复位电压。复位电压可以具有与设置电压不同的极性。

参照图7，沿着时间轴t，可以在初始时间t0和复位时间tr之间施加第二栅电压，该第二栅电压是具有第一振幅vg的负脉冲电压ea。在同一时间段内，可以施加复位电压，该复位电压是具有第二振幅ve的负脉冲电压eb。

再次参照图6，由复位电压提供的能量分解导电细丝10。作为示例，该能量可以是由电场形成的热能或电能。氧空位125可以从导电细丝10释放，然后分布在电阻变化层120中。另外，在第二栅电压产生的吸引力的作用下，氧空位125可以从细丝形成区域逸散。也就是说，氧空位125可以从电阻变化层120与第一表面ls120相邻的区域移开。例如，氧空位125可以从第一表面ls120附近的细丝形成区域移动到电阻变化层120与第二表面us120相邻的区域。

在一个实施例中，在具有相对较低浓度的聚集或结合的氧空位的连接细丝125c中，由复位电压引起的导电细丝10的分解程度可以更大。因此，第一触发细丝125t1和第二触发细丝125t2的具有相对较高浓度的聚集或结合的氧空位的部分可以被较少降解并且保留在第一电极图案层140和第二电极图案层150的图案边缘部分140a和150a中。

分解可以继续直到导电细丝10的至少一部分断开，从而可以增加电阻变化层120的电阻。因此，电阻变化层120的内部电阻状态可以从低电阻状态改变为高电阻状态。即使在去除第二栅电压和复位电压之后，导电细丝10的断开状态仍然保持，使得电阻变化层120可以维持高电阻状态。也就是说，电阻变化层120可以将高电阻状态储存为信号信息。

图7中所示的脉冲电压ea的振幅vg的形状和初始时间t0与复位时间tr之间的时间间隔的形状仅仅是示例，并且根据在非易失性存储器件1的结构中所使用的薄膜的物理性质和通过非易失性存储器件实现的设备的电特性，可能有各种改动。另外，脉冲电压eb的振幅ve的形状和初始时间t0与复位时间tr之间的时间间隔也仅仅是示例，并且可能有各种改动。

在非易失性存储器件1的读取操作中，可以在第一电极图案层140和第二电极图案层150之间施加读取电压。在操作期间，不对栅电极层130施加电压，或对栅电极层130施加大小小于能够形成导电沟道1000的阈值电压的第三栅电压。然后，由于施加的读取电压，在第一电极图案层140和第二电极图案层150之间流动的电流可以被测量。可以选择读取电压的大小，以使得在电阻变化层120内部不形成导电细丝10，并且导电细丝10不分解。

当在第一电极图案层140和第二电极图案层150之间的电阻变化层120内部形成导电细丝10时，可以测量到通过导电细丝10的相对较高的电流。相反地，当导电细丝10不在第一电极图案层140和第二电极图案层150之间的电阻变化层120内部形成或断开时，可以测量到相对较低的电流。以这种方式，可以读取储存在非易失性存储器件1的电阻变化层120中的信号信息。

根据上述的本公开的实施例，当在非易失性存储器件1上执行设置操作时，第一触发细丝125t1和第二触发细丝125t2可以形成在电阻变化层120中且与第一图案边缘部分140a和第二图案边缘部分150a相邻，其中第一图案边缘部分140a和第二图案边缘部分150a是电场集中的部分。然后，形成连接细丝125c，以连接第一触发细丝125t1和第二触发细丝125t2，从而可以完成导电细丝10。结果，通过控制由其产生连接细丝的第一触发细丝125t1和第二触发细丝125t2的位置，可以有效地限制或控制导电细丝10的密度和分布。

在一些实施例中，非易失性存储器件的导电细丝10可以由分布在电阻变化层120中的可移动金属离子125形成。在一个实施例中，当电阻变化层120包括正金属离子125时，电阻变化层120中的导电细丝10的导电细丝产生或分解可以通过与上述参考图2至图5的设置操作以及参考图6和图7描述的复位操作相同的操作来产生。

在另一实施例中，当电阻变化层120包括负金属离子125时，可以将包括负极性偏压的第一栅电压施加到栅电极层130。因此，负金属离子125可以移动到邻近第一表面ls120的电阻变化层120的细丝形成区域。随后，可以去除第一栅电压，并且可以在第一电极图案层140和第二电极图案层150之间施加设置电压，以在电阻变化层120中形成导电细丝10。在该实施例中，设置电压可以具有与以上结合图2至图5描述的实施例的设置电压不同的极性。

在复位过程中，可以将包括正极性偏压的第二栅电压施加到栅电极层130，并且可以在第一电极图案层140和第二电极图案层150之间施加复位电压。该实施例中的复位电压可以具有与以上结合图6和图7描述的实施例的复位电压不同的极性。因此，可以有效地将由于复位电压导致的导电细丝的分解而产生的负金属离子125从细丝形成区域逸散。

图8是根据比较例的具有电阻变化层的非易失性存储器件的剖视图。参照图8，非易失性存储器件1a可以包括彼此面对并且在z方向上间隔开的第一电极层a和第二电极层b。非易失性存储器件1a可以包括设置在第一电极层a和第二电极层b之间的电阻变化层c。因为第一电极层a和第二电极层b被设置为在z方向上彼此面对，所以当施加设置电压时，在电阻变化层c与第一电极层a或第二电极层b的界面之间可能随机地生长多个导电细丝cb。也就是说，在比较例中，控制导电细丝cb的密度和分布可能相对困难。相反，在本公开的实施例中，第一电极图案层140和第二电极图案层150并未彼此面对。另外，在本公开的实施例中，形成在第一图案边缘部分140a和第二图案边缘部分150a上的第一触发细丝125t1和第二触发细丝125t2可以确定导电细丝10的起始位置。因此，可以有效地控制导电细丝10的密度和分布。

图9是示意性示出根据本公开的另一实施例的非易失性存储器件的剖视图。参照图9，与以上参考图1描述的非易失性存储器件1相比，非易失性存储器件2可以进一步包括栅绝缘层160。栅绝缘层160可以设置在电阻变化层120和栅电极层130之间。

在非易失性存储器件2的操作期间，栅绝缘层160可以防止电阻变化层120内部的氧空位或可移动金属离子移动到栅电极层130。在某些情况下，可以抑制电连接栅电极层130和第一电极图案140或电连接栅电极层130和第二电极图案层150的寄生细丝的形成。栅绝缘层160可以包括绝缘材料。栅绝缘层160可以包括例如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪等。

图10是示意性地示出根据本公开的另一实施例的非易失性存储器件的剖视图。参照图10，关于电阻变化层320的构造，非易失性存储器件3可以与以上参考图9所描述的非易失性存储器件2不同。非易失性存储器件3的衬底310、栅电极层330、第一电极图案层340和第二电极图案层350、第一图案边缘部分340a和第二图案边缘部分350a以及栅绝缘层360的构造可以与以上参考图9所描述的非易失性存储器件2的衬底110、栅电极层130、第一电极图案层140和第二电极图案层150、第一图案边缘部分140a和第二图案边缘部分150a以及栅绝缘层160的构造基本上相同。

在一个实施例中，电阻变化层320可以包括顺序地设置在第一电极图案层340和第二电极图案层350以及衬底310上的第一电阻材料层320a和第二电阻材料层320b。第一电阻材料层320a可以接触第一电极图案层340和第二电极图案层350以及衬底310，并且第二电阻材料层320b可以接触第一电阻材料层320a和栅绝缘层360。

第一电阻材料层320a和第二电阻材料层320b中的每个可以包括可变电阻材料。可变电阻材料可以包括可移动氧空位和可移动金属离子。金属离子可以是正离子或负离子。可变电阻材料可以与以上参考图1所描述的非易失性存储器件1的电阻变化层120的可变电阻材料基本相同。

第一电阻材料层320a和第二电阻材料层320b可以彼此不同。例如，第一电阻材料层320a和第二电阻材料层320b可以包括不同的可变电阻材料。第一电阻材料层320a可以具有比第二电阻材料层320b低的氧空位浓度或低的可移动金属离子浓度。第一电阻材料层320a与第二电阻材料层320b相比可以为高电阻体。另外，第一电阻材料层320a的厚度可以小于第二电阻材料层320b的厚度。

图11和图12是分别示出根据本公开的实施例的非易失性存储器件的设置操作和复位操作的视图。具体地，将参考图10的非易失性存储器件3作为示例结合图11和图12来描述设置操作和复位操作。在下文中，为了便于解释，将描述其中电阻变化层320拥有具有正电荷的氧空位的实施例，但是实施例不限于此，并且本公开包括可以包括具有正电荷或负电荷的可移动金属离子的电阻变化层。如果电阻变化层320包括具有负电荷的可移动金属离子，则除了第一栅电压和第二栅电压的极性之间以及设置电压和复位电压的极性之间的差异之外，所公开的操作可以基本相同。

参照图11，对于设置操作，可以将具有正极性的第一栅电压施加到栅电极层330，并且第一电阻材料层320a和第二电阻材料层320b中的氧空位可以向衬底310移动。随后，可以去除施加到栅电极层330的第一栅电压，并且可以在第一电极图案层340和第二电极图案层350之间施加等于或高于预定阈值电压的设置电压。因此，可以在电阻变化层320内部形成由设置电压导致的电场。

由设置电压产生的电场可以分别集中在第一电极图案层340和第二电极图案层350的图案边缘部分340a和350a上。如果第一电阻材料层320a与第二电阻材料层320b相比为高电阻体，则当在第一电极图案层340和第二电极图案层350之间跨第一电阻材料层320a和第二电阻材料层320b施加设置电压时，可以将相对较大的电压施加到第一电阻材料层320a。结果，可以在第一电阻材料层320a中分别形成与图案边缘部分350a和360a相邻的第一触发细丝325t1和第二触发细丝325t2。

第一触发细丝325t1和第二触发细丝325t2可以形成为分别接触第一电极图案层340和第二电极图案层350。另外，可以在第二电阻材料层320b中形成连接到第一触发细丝325t1和第二触发细丝325t2的连接细丝325c。连接细丝325c连接第一触发细丝325t1和第二触发细丝325t2，以形成导电细丝30。

参照图12，对于复位操作，可以将包括负极性的偏压的第二栅电压施加到栅电极层330。此外，在施加第二栅电压时，可以在第一电极图案层340和第二电极图案层350之间施加等于或大于预定阈值电压的复位电压。复位电压可以具有与设置电压不同的极性。

根据一个实施例，由于复位电压产生的焦耳热，导电细丝30可能分解。作为分解的结果，氧空位325可以从导电细丝30释放，然后分布在电阻变化层320中。氧空位325的释放可以相对较高的频率频繁地发生在第二电阻材料层320b的连接细丝325c中。另外，由于第二栅电压，释放的氧空位325可以从细丝形成区域逸散。随着氧空位325的释放，导电细丝30的至少一部分可以断开。结果，可以增加电阻变化层320的电阻。因此，电阻变化层320的内部电阻状态可以从低电阻状态转换为高电阻状态。

根据本实施例，电阻变化层320可以包括第一电阻材料层320a和第二电阻材料层320b。第一电阻材料层320a可以是具有相对较低的氧空位浓度的高电阻体，并且第二电阻材料层320b可以是具有相对较高的氧空位浓度的低电阻体。因此，当第一电阻材料层320a和第二电阻材料层320b内部的氧空位在第一栅电压下朝向衬底310移动时，至少部分因为第一电阻材料层320a包含的氧空位较少，所以可以减少在第一电阻材料层320a和衬底310之间的界面处的导电沟道中的氧空位与电子复合的频率。也就是说，可以防止由于第一电阻材料层320a与衬底310之间的空位和电子的复合而引起的不良电荷流动。另外，当施加设置电压时，电场更集中在与图案边缘部分340a和340b相邻的第一电阻材料层320a，从而促进第一触发细丝325t1和第二触发细丝325t2的产生。

图13是示意性地示出根据本公开的另一实施例的非易失性存储器件的剖视图。参照图13，除了电阻变化层420之外，非易失性存储器件4可具有与以上参考图10所描述的非易失性存储器件3的构造基本相同的构造。也就是说，衬底410、栅电极层430、第一电极图案层440和第二电极图案层450、第一图案边缘部分440a和第二图案边缘部分450a以及栅绝缘层460的构造可以与以上参考图12所描述的衬底310、栅电极层330、第一电极图案层340和第二电极图案层350、第一图案边缘部分340a和第二图案边缘部分350a以及栅绝缘层360的构造基本相同。

在一个实施例中，电阻变化层420可以包括顺序地设置在第一电极图案层440和第二电极图案层450以及衬底410上的第一电阻材料层420a和第二电阻材料层420b。也就是说，第一电阻材料层420a可以接触并设置在第一电极图案层440和第二电极图案层450以及衬底410上。第二电阻材料层420b可以接触并设置在栅绝缘层460上。

第一电阻材料层420a和第二电阻材料层420b中的每个可以包括可变电阻材料。可变电阻材料可以具有可移动氧空位和可移动金属离子。金属离子可以是正离子或负离子。可变电阻材料可以与构成以上参考图1所描述的非易失性存储器件1的电阻变化层120的可变电阻材料基本相同。

在一个实施例中，第一电阻材料层420a和第二电阻材料层420b可以包括相同的可变电阻材料，但是，第一电阻材料层320a和第二电阻材料层320b可以以其他方式彼此不同。例如，第一电阻材料层420a可以具有比第二电阻材料层420b低的氧空位浓度或比第二电阻材料层420b低的可移动金属离子浓度。第一电阻材料层420a与第二电阻材料层420b相比可以为高电阻体。而且，第一电阻材料层420a的厚度可以小于第二电阻材料层420b的厚度。

在根据实施例的制造方法中，如以上及在图13中所述，第一电阻材料层420a和第二电阻材料层420b可以使用相同的源极材料在第一电极图案层440和第二电极图案层450以及衬底410上形成。在该工艺期间，可以首先提供相对较高的氧浓度，从而可以形成包括具有低氧空位浓度的氧化物的第一电阻材料层420a。随后，在降低了注入的氧的浓度时，可以形成包括具有较高氧空位浓度的氧化物的第二电阻材料层420b。在一些实施例中，形成在第一电阻材料层420a和第二电阻材料层420b中的氧空位可以分别形成为具有浓度梯度。在一些实施例中，电阻变化层420中的氧空位的浓度可以从第一电阻材料层420a的下表面ls420到第二电阻材料层420b的上表面us420增加。

在根据另一实施例的制造方法中，可以使用相同的源极材料在第一电极图案层440和第二电极图案层450和衬底410上形成第一电阻材料层420a和第二电阻材料层420b。可以在第一电阻材料层420a中提供相对较低浓度的可移动金属离子。随后，可以在第二电阻材料层420b中增加所提供的可移动金属离子的浓度。在一些实施例中，形成在第一电阻材料层420a和第二电阻材料层420b内部的可移动金属离子可以分别形成为具有浓度梯度。在一些实施例中，分布在电阻变化层420中的可移动金属离子的浓度可以从第一电阻材料层420a的下表面ls420到第二电阻材料层420b的上表面us420增加。

图14和图15是示意性地示出根据本公开的另一实施例的非易失性存储器件的设置操作和复位操作的视图。具体地，将使用图13的非易失性存储器件4结合图14和图15来描述设置操作和复位操作。为了便于描述，这里以电阻变化层420被提供具有正电荷的氧空位的情况作为实施例进行说明。然而，本公开考虑的实施例不限于此，并且即使例如当电阻变化层420具有带正电荷的可移动金属离子或带负电荷的可移动金属离子时，操作也可以基本相同。在后一种情况下，除了第一和第二栅电压的极性以及设置电压和复位电压的极性可以反过来之外，以下关于操作的描述同样适用。

参照图14，对于设置操作，可以将包括正极性的偏压的第一栅电压施加到栅电极层430，并且第一电阻材料层420a和第二电阻材料层420b中的氧空位可以朝向衬底410移动。随后，可以去除施加到栅电极层430的第一栅电压，并且可以在第一电极图案层440和第二电极图案层450之间施加等于或大于预定阈值电压的设置电压。因此，可以在电阻变化层420的内部形成来自设置电压的电场。

由设置电压产生的电场可以分别集中在第一电极图案层440和第二电极图案层450的图案边缘部分440a和450a上。另外，第一电阻材料层420a与第二电阻材料层420b相比为高电阻体，使得当在第一电阻材料层420a和第二电阻材料层420b上施加设置电压时，相对较大的电压可以施加到第一电阻材料层420a上。结果，可以在第一电阻材料层420a中分别形成与图案边缘部分440a和450a相邻的第一触发细丝425t1和第二触发细丝425t2。

随后，可以在第二电阻材料层420b中形成与第一触发细丝425t1和第二触发细丝425t2连接的连接细丝425c。连接细丝425c可以连接第一触发细丝425t1和第二触发细丝425t2，从而完成导电细丝40。

参照图15，在复位操作中，可以将包括负极性的偏压的第二栅电压施加到栅电极层430。另外，在施加第二栅电压时，可以在第一电极图案层440和第二电极图案层450之间施加等于或大于预定阈值电压的复位电压。复位电压可以具有与设置电压不同的极性。

根据一个实施例，导电细丝40可以因复位电压产生的焦耳热而分解。作为分解的结果，氧空位425从导电细丝40中释放，然后分布在电阻变化层420中。氧空位425的释放可以以相对较高的频率发生在第二电阻材料层420b的连接细丝425c中。另外，由于第二栅电压，释放的氧空位425可以从细丝形成区域逸散。随着氧空位425的释放，导电细丝40的至少一部分可以断开。结果，电阻变化层420的电阻增加了。因此，电阻变化层420的内部电阻状态可以从低电阻状态转换为高电阻状态。

图16是示意性示出根据本公开的另一实施例的非易失性存储器件的剖视图。图17是图16的非易失性存储器件的电路图。

参照图16，非易失性存储器件6可以包括衬底610、设置在衬底610上的电阻变化层620、设置在电阻变化层620上的栅绝缘层660、设置在栅绝缘层660上的栅电极层630、设置在衬底610中的用于分别接触电阻变化层620的不同部分的第一电极图案层640和第二电极图案层650。在本实施例中，栅电极层630可以包括设置在第一电极图案层640和第二电极图案层650之间以彼此间隔开的第一至第四栅图案层630a、630b、630c和630d。施加到第一至第四栅图案层630a、630b、630c和630d的栅电压可以被独立地控制。换句话说，可以将不同的栅电压施加到第一至第四栅图案层630a、630b、630c和630d。在其他实施例中，栅图案层630a、630b、630c和630d的数量可以不限于四个，并且栅电极层630可以具有各种其他数量的栅图案层。

非易失性存储器件6的衬底610、电阻变化层620、栅电极层630、第一电极图案层640和第二电极图案层650以及栅绝缘层660的构造可以与以上参考图9所描述的非易失性存储器件2的衬底110、电阻变化层120、栅电极层130、第一电极图案层140和第二电极图案层150以及栅绝缘层160的构造基本相同。在一些实施例中，可以省略非易失性存储器件6的栅绝缘层660。

图17可以是图16的非易失性存储器件6的电路图。参照图17，第一至第四存储单元mc1、mc2、mc3和mc4可以布置在源电极sl和漏电极dl之间。第一至第四存储单元mc1、mc2、mc3和mc4中的每个可以包括晶体管型非易失性存储元件。第一至第四存储单元mc1、mc2、mc3和mc4可以分别包括设置在栅绝缘层和相应晶体管的导电沟道之间的第一至第四电阻元件层vr1、vr2、vr3和vr4。第一至第四存储单元mc1、mc2、mc3和mc4可以构成串联连接的晶体管串。

图16的第一电极图案层640和第二电极图案层650可以分别对应于图17的源电极sl和漏电极dl。图16的第一至第四栅图案层630a、630b、630c和630d可以分别对应于图17的第一至第四栅电极gl1、gl2、gl3和gl4。由图16的第一至第四栅图案层630a、630b、630c和630d控制的电阻变化层620的部分可以分别对应于图17的第一至第四电阻元件层vr1、vr2、vr3和vr4。

图18至图21是示意性示出根据本公开的另一实施例的非易失性存储器件的操作的视图。具体地，图18至图20是示出非易失性存储器件的设置操作的视图，图18、19和21是示出非易失性存储器件的复位操作的视图。结合图18至图21所描述的非易失性存储器件的操作方法将参照以上参考图16所描述的非易失性存储器件6。作为示例，将使用在图17的电路图中具有第三电阻元件层vr3的第三存储单元mc3来描述设置操作和复位操作。第三电阻元件层vr3可以是与由图16的第三栅图案层630c控制的电阻变化层620的一部分相对应的部分。

参照图18，对于设置操作，可以将包括正极性的偏压的预定的第一栅电压施加到第一至第四栅图案层630a、630b、630c和630d。由于第一栅电压，可以在衬底610与电阻变化层620相邻的区域中产生导电沟道2000。由第一栅电压产生的电场还可以作用在衬底610的在z方向上不与第一至第四栅图案层630a、630b、630c和630d重叠的区域上以及在衬底610的在z方向上与第一至第四栅图案层630a、630b、630c和630d重叠的区域上。在衬底610的在z方向上不与第一至第四栅图案层630a、630b、630c和630d重叠的区域中，由彼此相邻的栅图案层形成的电场在x方向上延伸，从而可以产生用于形成导电沟道2000的驱动力。结果，可以从第一电极图案层640到第二电极图案层650以连续形式形成导电沟道2000。另外，由于第一栅电压产生的排斥力，电阻变化层620内部的可移动氧空位或可移动正金属离子可以移动到与衬底610相邻的区域。

参照图19，在维持施加到第一栅图案层630a、第二栅图案层630b和第四栅图案层630d的第一栅电压的同时，可以去除施加到第三栅图案层630c的第一栅电压。因此，由第三栅图案层630c控制的导电沟道2000的部分被降解或去除，使得导电沟道2000可以被断开。因此，导电沟道2000可以转变为断开的导电沟道2000c，并且断开的导电沟道2000c的端部615e1和615e2可以彼此电绝缘。

参照图20，在将第一栅电压施加到第一栅图案层630a、第二栅图案层630b和第四栅图案层630d并且从第三栅图案层630c去除第一栅电压时，可以在第一电极图案层640和第一电极图案层650之间施加设置电压。这里，设置电压可以集中在断开的导电沟道2000c的两个端部615e1和615e2上。

由设置电压形成的设置操作电场可以被施加到位于断开的导电沟道2000c的两个端部615e1和615e2之间的电阻变化层620。电阻变化层620内部的可移动氧空位和可移动金属离子可以在由设置操作所带来的电场下聚集或结合，以形成导电细丝60。导电细丝60可以连接断开的导电沟道2000c的两个端部615e1和615e2。

在一个实施例中，导电细丝60可以包括分别形成在断开的导电沟道2000c的端部615e1和615e2上的触发细丝625t1和625t2以及连接触发细丝625t1和625t2的连接细丝625c。形成触发细丝625t1和625t2以及连接细丝625c的方法可以与上面参考图2至图5所描述的形成触发细丝125t1和125t2以及连接细丝125c的方法基本相同。通过上述设置操作，第三存储单元mc3可以储存低电阻状态的信号信息。

接下来，将参考图18、19和21描述第三存储单元的复位操作。如结合图18所述，可以将第一栅电压施加到第一至第四栅图案层630a、630b、630c和630d，以在衬底610中形成导电沟道2000。

接下来，如以上结合图19所述，可以维持施加到第一栅图案层630a、第二栅图案层630b和第四栅图案层630d的第一栅电压，并且可以去除施加到第三栅图案层630c的第一栅电压。因此，由第三栅图案层630c控制的导电沟道2000的部分可以被降解或去除，使得导电沟道2000可以被断开。结果，导电沟道2000可以转变为断开的导电沟道2000c，并且断开的导电沟道2000c的端部615e1和615e2可以彼此电绝缘。

随后，如图21中所示，在将第一栅电压施加到第一栅图案层630a、第二栅图案层630b和第四栅图案层630d时，可以将预定的第二栅电压施加到第三栅图案层630c。第二栅电压可以具有与第一栅电压相反的极性。也就是说，第二栅电压可以包括负极性的偏压。另外，可以在第一电极图案层640和第二电极图案层650之间施加复位电压。复位电压可以具有与设置电压相反的极性。

参照图21，如果在电阻变化层620中存在连接断开的导电沟道2000c的两个端部615e1和615e2的导电细丝60，则导电细丝60由于复位电压可以分解并且氧空位625可以从导电细丝60中释放。另外，氧空位625可以在由第二栅电压产生的吸引力下朝向第三栅图案层630c移动。因此，断开的导电沟道2000c的端部615e1和615e2可以再次彼此电绝缘。通过上述复位操作，第三存储单元mc3可以储存高电阻状态的信号信息。

图22a是示意性地示出根据本公开的另一实施例的非易失性存储器件的透视图。图22b是沿着图22a的非易失性存储器件的线i-i′截取的剖视图。图23是图22a和22b的非易失性存储器件的电路图。

参照图22a和22b，非易失性存储器件7可以包括衬底701和设置在衬底701上的栅结构710。此外，非易失性存储器件7可以包括在衬底701上方贯穿栅结构710的第一孔图案71a和第二孔图案71b。非易失性存储器件7可以包括第一电阻变化层730a和第二电阻变化层730b以及第一沟道层740a和第二沟道层740b，其分别在第一孔图案71a和第二孔图案71b内部顺序地覆盖栅结构710的侧壁表面。

非易失性存储器件7可以进一步包括第一栅绝缘层720a和第二栅绝缘层720b，第一栅绝缘层720a和第二栅绝缘层720b分别位于第一孔图案71a和第二孔图案71b内部的栅结构710的侧壁表面与第一电阻变化层730a和第二电阻变化层730b之间。非易失性存储器件7可以进一步包括与在衬底701上的第一沟道层740a和第二沟道层740b中的每个的端部接触的沟道下接触层705。非易失性存储器件7可以包括与第一沟道层740a和第二沟道层740b中的每个的另一端部接触的第一沟道上接触层760a和第二沟道上接触层760b。第一沟道上接触层760a和第二沟道上接触层760b可以接触第一沟道层740a和第二沟道层740b的、在垂直于衬底701的方向(即，z方向)上离开第一沟道层740a和第二沟道层740b中的每个的所述端部设置的另一端部。

参照图22a和22b，衬底701可以包括半导体材料。具体而言，半导体材料可以包括硅(si)、锗(ge)、砷化镓(gaas)、硒化钼(mose2)、硒化铪(hfse2)、硒化铟(inse)、硒化镓(gase)、黑磷、铟镓锌氧化物(igzo)或其两种或多种的组合。

基底绝缘层702可以设置在衬底701上。基底绝缘层702可以将沟道下接触层705与衬底701电绝缘。基底绝缘层702可以包括绝缘材料。绝缘材料可以包括例如氧化物、氮化物、氮氧化物或其两种或更多种的组合。

沟道下接触层705可以设置在基底绝缘层702上。沟道下接触层705可以电连接到第一沟道层740a和第二沟道层740b。尽管未示出，但是沟道下接触层705可以电连接至源电极。沟道下接触层705可以包括导电材料。导电材料可以包括例如掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或导电金属氧化物。导电材料可以包括例如掺杂有n型掺杂剂或p型掺杂剂的硅(si)、钨(w)、钛(ti)、铜(cu)、铝(al)、钌(ru)、铂(pt)、铱(ir)、氧化铱、氮化钨、氮化钛、氮化钽、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、氧化钌或其两种或更多种的组合。

栅结构710可以设置在沟道下接触层705上。栅结构710可以包括第一至第四栅电极层712a、712b、712c和712d以及第一至第五层间绝缘层713a、713b、713c、713d和713e，其沿垂直于衬底701的第一方向(即，z方向)交替地层叠。可以将第一层间绝缘层713a设置为接触沟道下接触层705。可以将第五层间绝缘层713e设置为栅结构710的最上层。

第一至第四栅电极层712a、712b、712c和712d中的每个可以包括导电材料。导电材料可以包括例如掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或导电金属氧化物。导电材料可以包括例如掺杂有n型掺杂剂或p型掺杂剂的硅(si)、钨(w)、钛(ti)、铜(cu)、铝(al)、钌(ru)、铂(pt)、铱(ir)、氧化铱、氮化钨、氮化钛、氮化钽、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、氧化钌或其两种或更多种的组合。第一至第五层间绝缘层713a、713b、713c、713d和713e中的每个可以包括绝缘材料。绝缘材料可以包括例如氧化物、氮化物、氮氧化物或其两种或更多种的组合。

在一些实施例中，栅结构710的栅电极层的数量不必限于四个。可以以各种其他数量布置栅电极层，并且层间绝缘层可以沿着第一方向(即，z方向)使栅电极层彼此绝缘。

参照图22a和22b，可以形成第一孔图案71a和第二孔图案71b以贯穿沟道下接触层705上的栅结构710。在一个实施例中，第一孔图案71a和第二孔图案71b可以在y方向上彼此间隔开。第一孔图案71a和第二孔图案71b可以例如通过已知的光刻和蚀刻工艺形成。

第一栅绝缘层720a和第二栅绝缘层720bb可以分别设置在第一孔图案71a和第二孔图案71b的内部，以覆盖栅结构710的侧壁表面。第一栅绝缘层720a和第二栅绝缘层720bb的每个可以包括绝缘材料。第一栅绝缘层720a和第二栅绝缘层720b的每个可以包括例如氧化硅、氮化硅、氧氮化硅、氧化铝、氧化铪等。

第一电阻变化层730a和第二电阻变化层730b可以分别设置在第一栅绝缘层720a和第二栅绝缘层720b上。第一电阻变化层730a和第二电阻变化层730b可以分别覆盖第一孔图案71a和第二孔图案71b内部的栅结构710的侧壁表面，并且第一栅绝缘层720a和第二栅绝缘层720b位于它们之间。第一电阻变化层730a和第二电阻变化层730b中的每个可以包括可变电阻材料。可变电阻材料可以包括可移动氧空位和可移动金属离子。金属离子可以是正离子或负离子。可变电阻材料可以与构成以上参考图1描述的非易失性存储器件1的电阻变化层120的可变电阻材料基本相同。

第一沟道层740a和第二沟道层740b可以分别设置在第一电阻变化层730a和第二电阻变化层730b上。第一沟道层740a和第二沟道层740b可以分别覆盖在第一孔图案71a和第二孔图案71b内部的第一电阻变化层730a和第二电阻变化层730b。第一沟道层740a和第二沟道层740b中的每个可以包括半导体材料。作为示例，半导体材料可以包括硅(si)、锗(ge)和砷化镓(gaas)以及类似的材料。作为另一示例，半导体材料可以包括二维半导体材料。二维半导体材料可以包括过渡金属二硫化氢(tmdc)、黑磷等。过渡金属二硫化氢(tmdc)可以包括例如硒化钼(mose2)，硒化铪(hfse2)、硒化铟(inse)、硒化镓(gase)等。半导体材料可以包括例如金属氧化物，诸如铟镓锌氧化物(igzo)。

同时，第一填充绝缘层750a和第二填充绝缘层750b可以分别设置在第一孔图案71a和第二孔图案71b中，在第一孔图案71a和第二孔图案71b中分别形成第一栅绝缘层720a和第二栅绝缘层720b、第一电阻变化层730a和第二电阻变化层730b和第一沟道层740a和第二沟道层740b。第一填充绝缘层750a和第二填充绝缘层750b可以包括例如氧化物、氮化物、氮氧化物或其两种或更多种的组合。

第一沟道上接触层760a和第二沟道上接触层760b可以分别设置在第一孔图案71a和第二孔图案71b内部的第一填充绝缘层750a和第二填充绝缘层750b上。第一沟道上接触层760a和第二沟道上接触层760b中的每个可以分别接触第一沟道层740a和第二沟道层740b中的每个的端部。第一沟道上接触层760a和第二沟道上接触层760b可以电连接到漏电极(未示出)。在一些实施例中，第一沟道上接触层760a和第二沟道上接触层760b可以分别设置在第一孔图案71a和第二孔图案71b的外部。作为示例，第一沟道上接触层760a和第二沟道上接触层760b可以设置在第一沟道层740a和第二沟道层740b上，并且分别电连接到第一沟道层740a和第二沟道层740b。

第一沟道上接触层760a和第二沟道上接触层760b中的每个可以包括导电材料。导电材料可以包括例如掺杂的半导体材料、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或导电金属氧化物。导电材料可以包括例如n型掺杂的硅(si)、钨(w)、钛(ti)、铜(cu)、铝(al)、钌(ru)、铂(pt)、铱(ir)、氧化铱、氮化钨、氮化钛、氮化钽、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、氧化钌或其两种或更多种的组合。

如上所述，在根据实施例的非易失性存储器件7中，可以形成贯穿沟道下接触层705上的栅结构710的第一孔图案71a和第二孔图案71b。第一栅绝缘层720a和第二栅绝缘层720bb、第一电阻变化层730a和第二电阻变化层730b以及第一沟道层740a和第二沟道层740b可以分别设置在第一孔图案71a和第二孔图案71b中。另外，第一和第二沟道上层760a和760b可以设置在第一孔图案71a和第二孔图案71b的上部分处，以分别接触第一沟道层740a和第二沟道层740b的部分。

栅结构710的第一至第四栅电极层712a、712b、712c和712d以及第一至第五层间绝缘层713a、713b、713c、713d和713e可以设置在沟道下接触层705上，以围绕在第一孔图案71a中的第一栅绝缘层720a、第一电阻变化层730a和第一沟道层740a。类似地，可以将栅结构710的第一至第四栅电极层712a、712b、712c和712d以及第一至第五层间绝缘层713a、713b、713c、713d和713e布置在沟道下接触层705上，以围绕在第二孔图案71b中的第二栅绝缘层720b、第二电阻变化层730b和第二沟道层740b。

在一些实施例中，贯穿栅结构710的孔图案的数量不必限于两个。可以形成各种数量的孔图案，并且可以在每个孔图案中设置栅绝缘、电阻变化层、沟道层、填充绝缘层和沟道上接触层。

在一些实施例中，可以省略第一栅绝缘层720a和第二栅绝缘层720bb，并且可以将第一电阻变化层730a和第二电阻变化层730b直接设置在栅结构710的侧壁表面上。

在一些实施例中，第一电阻变化层730a和第二电阻变化层730b的构造可以各自与以上参考图10描述的非易失性存储器件3的电阻变化层320的构造基本相同，或者可以各自与以上参考图13描述的非易失性存储器件4的电阻变化层420的构造基本相同。也就是说，第一电阻变化层730a和第二电阻变化层730b中的每个可以具有多个电阻材料层，并且电阻材料层可以具有不同浓度的氧空位或金属离子。例如，第一电阻变化层730a可以包括与第一沟道层740a接触的第一电阻材料层和设置在第一电阻材料层上并且与第一栅绝缘层720a接触的第二电阻材料层。在这种情况下，第一电阻材料层可以具有比第二电阻材料层低的氧空位浓度或比第二电阻材料层低的可移动金属离子浓度。另外，第一电阻材料层可以是与第二电阻材料层相比为高电阻体。类似地，第二电阻变化层730b可以具有与第一电阻变化层730a基本相同的构造。

再次参照图22a，在一个实施例中，非易失性存储器件7可以包括分别针对第一孔图案71a和第二孔图案71b的彼此独立地执行操作的分开的第一和第二存储元件单元u71和u72。沟道下接触层705可以被第一存储元件单元u71和第二存储元件单元u72共享。此外，第一和第二存储元件单元u71和u72可以分别包括第一沟道上接触层760a和第二沟道上接触层760b。

图23是非易失性存储器件7的第一存储元件单元u71的电路图，第一存储元件单元u71包括第一至第四栅电极层712a、712b、712c和712d以及在第一孔图案71a内部的第一栅绝缘层720a、第一电阻变化层730a和第一沟道层740a。第一存储元件单元u71可以包括晶体管型的第一至第四存储单元mc1、mc2、mc3和mc4。尽管未示出，但是第二存储元件单元u72可以具有与第一存储元件单元u71基本上相同的电路图。

参照图23，第一至第四存储单元mc1、mc2、mc3和mc4可以以串的形式串联连接在源电极sl和漏电极dl之间。第一至第四存储单元mc1、mc2、mc3和mc4中的每个可以包括晶体管形式的非易失性存储元件。第一至第四存储单元mc1、mc2、mc3和mc4可以分别具有第一至第四电阻元件层vr1、vr2、vr3和vr4，其设置在相应晶体管的栅绝缘层和导电沟道之间。

在图22a和22b中，沟道下接触层705和第一沟道上接触层760a可以分别电连接到源电极(未示出)和漏电极(未示出)。源电极和漏电极可以分别对应于图23的源电极sl和漏电极dl。图22a和22b的第一至第四栅电极层712a、712b、712c和712d可以分别对应于第一至第四栅电极gl1、gl2、gl3和gl4。由图22a和22b的第一至第四栅电极层712a、712b、712c和712d控制的第一电阻变化层730a的区域可以分别对应于图23的第一至第四电阻元件层vr1、vr2、vr3和vr4。

图24至图27是示意性地示出根据本公开的另一实施例的非易失性存储器件的操作的视图。具体地，图24至图26是示出非易失性存储器件的设置操作的视图，图24、25和27是示出非易失性存储器件的复位操作的视图。结合图24至图27所描述的非易失性存储器件的操作方法将参照以上参考图22a和22b所描述的非易失性存储器件7。为了便于说明，将使用图23的电路图中具有第三电阻元件层vr3的第三存储单元mc3作为示例来说明设置操作和复位操作。第三电阻元件层vr3可以对应于由图22a和22b的第三栅电极层712c控制的第一电阻变化层730a的一部分。

参照图24，对于设置操作，可以将包括正极性的偏压的预定的第一栅电压施加到第一至第四栅电极层712a、712b、712c和712d。由于第一栅电压，可以在第一沟道层740a与第一电阻变化层730a相邻的区域中形成导电沟道3000。由第一栅电压产生的电场还可以作用在第一沟道层740a的在x方向上不与第一至第四栅电极层712a、712b、712c和712d重叠的区域上以及在第一沟道层740a的在x方向上与第一至第四栅电极层712a、712b、712c和712d重叠的区域上。在第一沟道层740a的在x方向上不与第一至第四栅电极层712a、712b、712c和712d重叠的区域中，由相邻栅电极层产生的电场可以在z方向上延伸，从而可以产生用于形成导电沟道3000的驱动力。结果，可以沿着z方向横跨第一沟道层740a以连续形式形成导电沟道3000。另外，由于第一栅电压产生的排斥力，第一电阻变化层730a中的可移动氧空位或可移动正金属离子可以移动到与第一沟道层740a相邻的区域。

参照图25，在维持施加到第一栅电极层712a、第二栅电极层712b和第四栅电极层712d的第一栅电压的同时，可以去除施加到第三栅电极层712c的第一电压。因此，由第三栅电极层712c控制的导电沟道3000的部分可以被降解或去除，使得导电沟道3000可以被断开。因此，导电沟道3000可以转变为断开的导电沟道3000c，并且断开的导电沟道3000c的端部740e1和740e2可以彼此电绝缘。

参照图26，当将第一栅电压施加到第一栅电极层712a、第二栅电极层712b和第四栅电极层712d并且从第三栅电极层712c去除第一栅电压时，可以在沟道下接触层705和第一沟道上接触层760a之间施加设置电压。在这种情况下，设置电压可以集中在断开的导电沟道3000c的两个端部740e1和740e2上。

由设置电压形成的设置操作电场可以被施加到位于断开的导电沟道3000c的两个端部740e1和740e2之间的第一电阻变化层730a。第一电阻变化层730a中的可移动氧空位或可移动正金属离子可以在由设置操作产生的电场下聚集或结合，以形成导电细丝70。导电细丝70可以连接所述断开的导电沟道3000c的两个端部740e1和740e2。

在一个实施例中，导电细丝70可以包括形成在断开的沟道3000c的两个端部740e1和740e2上的触发细丝和连接该触发细丝的连接细丝。触发细丝和连接细丝可以通过与以上结合图2至图5所描述的用于形成触发细丝125t1和125t2以及连接细丝125c的基本相同的方法形成。通过上述设置操作，第三存储单元mc3可以储存低电阻状态的信号信息。

接下来，将描述第三存储单元mc3的复位操作。如以上结合图24所描述的，可以将第一栅电压施加到第一至第四栅电极层712a、712b、712c和712d，以在第一沟道层740a中形成导电沟道3000。

接下来，如以上结合图25所述，可以维持施加到第一栅电极层712a、第二栅电极层712b和第四栅电极层712d的第一栅电压，并且可以去除施加到第三栅电极层712c的第一栅电压。因此，由第三栅电极层712c控制的导电沟道3000的一部分可以被降解或去除，使得导电沟道3000可以被断开。因此，导电沟道3000可以转变为断开的导电沟道3000c，并且断开的导电沟道3000c的两个端部740e1和740e2可以彼此电绝缘。

随后，如图27中所示，在将第一栅电压施加到第一栅电极层712a、第二栅电极层712b和第四栅电极层712d时，可以将预定的第二栅电压施加到第三栅电极层712c。第二栅电压可以具有与第一栅电压相反的极性。也就是说，第二栅电压可以包括负极性的偏压。然后，可以在沟道下接触层705和第一沟道上接触层760a之间施加复位电压。复位电压可以具有与设置电压相反的极性。

如果在第一电阻变化层730a中存在连接断开的导电沟道3000c的两个端部740e1和740e2的导电细丝70，则导电细丝70可由于第二栅电压和复位电压而分解并且氧空位735可以从导电细丝70中释放。释放的氧空位735可以在由第二栅电压产生的吸引力的作用下朝向第三栅电极层712c移动。因此，断开的导电沟道3000c的两个端部740e1和740e2可以再次彼此电绝缘。通过上述复位操作，第三存储单元mc3可以储存高电阻状态的信号信息。

图28a是示意性地示出根据本公开的另一实施例的非易失性存储器件的透视图。图28b是沿着图28a的非易失性存储器件的线ii-ii′截取的剖视图。图28c是沿着图28a的非易失性存储器件的线iii-iii′截取的剖视图。

参照图28a至图28c，非易失性存储器件8可以包括衬底801以及设置在衬底801上或上方的第一栅结构810和第二栅结构910。非易失性存储器件8可以具有覆盖衬底801上的第一栅结构810的侧壁表面s1的第一至第三栅绝缘层820a、820b和820c、顺序地覆盖第一至第三栅绝缘层820a、820b和820c的第一至第三电阻变化层830a、830b和830c以及第一至第三沟道层840a、840b和840c。另外，非易失性存储器件8可以具有覆盖在衬底801上的第二栅结构910的侧壁表面s2的第一至第三栅绝缘层920a、920b和920c、顺序地覆盖第一至第三栅绝缘层920a、920b和920c的第一至第三电阻变化层930a、930b和930c以及第一至第三沟道层940a、940b和940c。

在一些实施例中，可以省略第一栅结构810和第二栅结构910的第一至第三栅绝缘层820a、820b、820c、920a、920b和920c。第一至第三电阻变化层830a、830b、830c、930a、930b和930c可以分别被设置为直接接触第一栅结构810和第二栅结构910的侧壁表面s1和s2。

参照图28a至图28c，可以提供衬底801，并且衬底801可以与以上结合图22a和22b所描述的非易失性存储器件7的衬底701基本相同。

基底绝缘层802和沟道下接触层805可以顺序地设置在衬底801上。基底绝缘层802和沟道下接触层805的构造可以与上面结合图22a和22b所描述的非易失性存储器件7的基底绝缘层702和沟道下接触层705的构造基本相同。

第一栅结构810可以设置在沟道下接触层805上。第一栅结构810可以包括第一至第四栅电极层812a、812b、812c和812d以及第一至第五层间绝缘层813a、813b、813c、813d和813e，其沿垂直于衬底801的第一方向(即z方向)交替设置或层叠。第一栅结构810可以沿垂直于第一方向(即，z方向)的第二方向(即y方向)延伸。

第一至第四栅电极层812a、812b、812c和812d中的每个可以包括导电材料。第一至第四栅电极层812a、812b、812c和812d中的每个的导电材料可以与以上结合图22a和22b所描述的非易失性存储器件7的第一至第四栅电极层712a、712b、712c和712d的导电材料基本相同。第一至第五层间绝缘层813a、813b、813c、813d和813e中的每个可以包括绝缘材料。第一至第五层间绝缘层813a、813b、813c、813d和813e的绝缘材料可以与以上结合图22a和22b所描述的非易失性存储器件7的第一至第五层间绝缘层713a、713b、713c、713d和713e的绝缘材料基本相同。

在一些实施例中，第一栅结构810的栅电极层的数量可以不必限于四个。可以配置各种其他数量的栅电极层，并且层间绝缘层可以沿着第一方向(即，z方向)使栅电极层彼此绝缘。

参照图28a至图28c，第一至第三栅绝缘层820a、820b和820c可以设置在沟道下接触层805上，以覆盖第一栅结构810的侧壁表面s1。第一至第三栅绝缘层820a、820b和820c可以通过第一和第二单元绝缘结构872和874相对于第二方向(即，y方向)彼此分开。也就是说，第一至第三栅绝缘层820a、820b和820c可以相对于第二方向(即，y方向)彼此间隔开。第一至第三栅绝缘层820a、820b和820c中的每个可以包括绝缘材料。第一至第三栅绝缘层820a、820b和820c中的每个的绝缘材料可以与以上结合图22a和22b所描述的非易失性存储器件7的第一栅绝缘层720a和第二栅绝缘层720b的绝缘材料基本相同。

第一至第三电阻变化层830a、830b和830c以及第一至第三沟道层840a、840b和840c可以设置在沟道下接触层805上，以顺序地覆盖第一至第三栅绝缘层820a、820b和840c。第一至第三电阻变化层830a、830b和830c可以通过第一和第二单元绝缘结构872和874相对于第二方向(即，y方向)彼此分开。类似地，第一至第三沟道层840a、840b和840c可以通过第一和第二单元绝缘结构872和874相对于第二方向(即，y方向)彼此分开。

第一至第三电阻变化层830a、830b和830c中的每个可以包括可变电阻材料。第一至第三电阻变化层830a、830b和830c中的每个的可变电阻材料可以与以上结合图22a和22b所描述的非易失性存储器件7的第一电阻变化层730a和第二电阻变化层730b的可变电阻材料基本相同。第一至第三沟道层840a、840b和840c中的每个可以包括半导体材料。第一至第三沟道层840a、840b和840c中的每个的半导体材料可以与以上结合图22a和22b所描述的非易失性存储器件7的第一沟道层740a和第二沟道层740b的半导体材料基本相同。

同时，第二栅结构910可以在第三方向(即，x方向)上与第一栅结构810间隔开地设置在沟道下接触层805上。第二栅结构910可以包括沿第一方向(即，z方向)交替地设置或层叠的第一第四栅极层912a、912b、912c和912d以及第一至第五层间绝缘层913a、913b、913c、913d和913e。第一至第四栅电极层912a、912b、912c和912d以及第一至第五层间绝缘层913a、913b、913c、913d和913e的构造可以与第一栅结构810的第一至第四栅电极层812a、812b、812c和812d以及第一至第五层间绝缘层813a、813b、813c、813d和813e的构造基本相同。

参照图28a至图28c，第一至第三栅绝缘层920a、920b和920c可以设置在沟道下接触层805上以覆盖第二栅结构910的侧壁表面s2。第一至第三栅绝缘层920a、920b和920c可以通过第一和第二单元绝缘结构872和874相对于第二方向(即，y方向)彼此分开。也就是说，第一至第三栅绝缘层920a、920b和920c可以相对于第二方向(即，y方向)彼此间隔开。

第一至第三电阻变化层930a、930b和930c以及第一至第三沟道层940a、940b和940c可以设置在沟道下接触层805上，以顺序地覆盖第一至第三栅绝缘层920a、920b和920c。第一至第三电阻变化层930a、930b和930c可以通过第一和第二单元绝缘结构872和874相对于第二方向(即，y方向)彼此分开。类似地，第一至第三沟道层940a、940b和940c可以通过第一和第二单元绝缘结构872和874相对于第二方向(即，y方向)彼此分开。

第一至第三栅绝缘层920a、920b和920c、第一至第三电阻变化层930a、930b和930c以及第一至第三沟道层940a、940b和940c的构造可以分别与第一栅结构810的第一至第三栅绝缘层820a、820b和820c、第一至第三电阻变化层830a、830b和830c以及第一至第三沟道层840a、840b和840c的构造基本相同。

参照图28a至图28c，第一至第三填充结构850a、850b和850c可以设置在第一栅结构810的第一至第三沟道层840a、840b和840c与第二栅结构910的第一至第三沟道层940a、940b和940c之间。第一至第三填充结构850a、850b和850c中的每个可以包括绝缘材料。绝缘材料可以包括例如氧化物、氮化物、氮氧化物或其两种或更多种的组合。

第一至第三沟道上接触层860a、860b和860c可以分别设置在第一至第三填充结构850a、850b和850c上。第一至第三沟道上接触层860a、860b和860c可以通过第一单元绝缘结构872和第二单元绝缘结构874彼此分开。可以设置第一沟道上接触层860a以接触第一栅结构810的第一沟道层840a和第二栅结构910的第一沟道层940a。可以设置第二沟道上接触层860b以接触第一栅结构810的第二沟道层840b和第二栅结构910的第二沟道层940b。可以设置第三沟道上接触层860c以接触第一栅结构810的第三沟道层840c和第二栅结构910的第三沟道层940c。

第一单元绝缘结构872和第二单元绝缘结构874可以设置在沟道下接触层805上，以在第一方向(即，z方向)上延伸。第一单元绝缘结构872和第二单元绝缘结构874可以设置为分别在第三方向(即，x方向)上接触第一栅结构810和第二栅结构910。第一单元绝缘结构872和第二单元绝缘结构874中的每个可以包括绝缘材料。绝缘材料可以包括例如氧化物、氮化物、氮氧化物或其两种或更多种的组合。

再次参照图28a，非易失性存储器件8可以包括彼此独立地执行操作的第一至第六存储元件单元u81、u82、u83、u84、u85和u86。第一存储元件单元u81可以包括第一栅结构810的一部分、第一栅绝缘层820a、第一电阻变化层830a、第一沟道层840a和第一沟道上接触层860a。第二存储元件单元u82可以包括第一栅结构810的一部分、第二栅绝缘层820b、第二电阻变化层830b、第二沟道层840b和第二沟道上接触层860b。第三存储元件单元u83可以包括第一栅结构810的一部分、第三栅绝缘层820c、第三电阻变化层830c、第三沟道层840c和第三沟道上接触层860c。第四存储元件单元u84可以包括第二栅结构910的一部分、第一栅绝缘层920a、第一电阻变化层930a、第一沟道层940a和第一沟道上接触层860a。第五存储元件单元u85可以包括第二栅结构910的一部分、第二栅绝缘层920b、第二电阻变化层930b、第二沟道层940b和第二沟道上接触层860b。第六存储元件单元u86可以包括第二栅结构910的一部分、第三栅绝缘层920c、第三电阻变化层930c、第三沟道层940c和第三沟道上接触层860c。第一至第六存储元件单元u81、u82、u83、u84、u85和u86可以共享沟道下接触层805。此外，第一和第四存储元件单元u81和u84可以共享第一沟道上接触层860a，第二和第五存储元件单元u82和u85可以共享第二沟道上接触层860b，并且第三和第六存储元件单元u83和u86可以共享第三沟道上接触层860c。

第一至第六存储元件单元u81、u82、u83、u84、u85和u86的操作方法可以与以上结合图22a和22b所描述的非易失性存储器件7的操作方法基本相同。作为示例，第一至第六存储元件单元u81、u82、u83、u84、u85和u86中的任何一个的电路图可以与图23的电路图基本相同。另外，第一至第六存储元件单元u81、u82、u83、u84、u85和u86中的任何一个的设置操作和复位操作可以与以上结合图24和图27所描述的非易失性存储器件7的设置操作和复位操作基本相同。

出于示意性的目的已经公开了本公开的实施例。本领域技术人员将理解，在不脱离本公开和所附权利要求的范围和精神的情况下，可以进行各种修改、添加和替换。