半导体器件和制造方法与流程

1.本申请涉及半导体器件和制造方法。


背景技术：

2.半导体器件用于例如各种电子应用中，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。通常通过以下方式来制造半导体器件：依次在半导体衬底之上沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各种材料层进行图案化以在其上形成电路组件和元件。
3.半导体工业通过不断减小最小特征尺寸来持续提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。


技术实现要素：

4.根据本公开的一个实施例，提供了一种制造半导体器件的方法，所述方法包括：从半导体衬底形成鳍；在所述鳍之上形成栅极电介质；在所述栅极电介质之上形成功函数层；以及修改所述功函数层的表面，其中，修改所述表面是至少部分地利用注入活性元素的化学浸泡来执行的。
5.根据本公开的另一实施例，提供了一种制造半导体器件的方法，所述方法包括：在半导体材料的沟道区域之上沉积栅极电介质，所述沟道区域与所述半导体材料的多个侧相邻；使用原子层沉积工艺在所述栅极电介质之上沉积功函数层；将所述功函数层浸泡在前体材料中，其中，浸泡所述功函数层在所述功函数层内形成掺杂剂层；以及在所述功函数层之上沉积填充材料。
6.根据本公开的又一实施例，提供了一种半导体器件，包括：半导体鳍；电介质材料，所述电介质材料与所述半导体鳍相邻；功函数层，所述功函数层位于所述电介质材料之上，所述功函数层包括掺杂剂层；以及填充材料，所述填充材料位于所述功函数层之上。
附图说明
7.当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各个方面。应该注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚的讨论，可以任意增加或减少各种特征的尺寸。
8.图1以三维视图示出了根据一些实施例的finfet的示例。
9.图2、图3、图4、图5、图6、图7、图8a、图8b、图9a、图9b、图10a、图10b、图10c、图10d、图11a、图11b、图12a、图12b、图13a、图13b、图14a、图14b、图14c、图15a、图15b、图16a、图16b、图17、图18、图19a、图19b、图20a、图20b、图21a和图21b是根据一些实施例的finfet的制造中的中间阶段的截面图。
10.图22a、图22b、图23a和图23b示出了存在活性元素掺杂剂的各个层的组成的图表。
11.图24示出了关于不同活性元素掺杂剂的平带电压的图表。
具体实施方式
12.下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是示例而不旨在限制本公开。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征以使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复参考数字和/或字符。该重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。
13.此外，在本文中可能使用空间相关术语(例如“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个元件或特征相对于另一个(一些)元件或特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了图中所示朝向之外的不同朝向。装置可以以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相对描述符同样可以被相应地解释。
14.现在将针对形成鳍式场效应晶体管(finfet)的特定实施例来描述实施例。然而，本文描述的实施例可以在多种器件和方法中应用，例如纳米结构，并且所有这样的实施例完全旨在包括在实施例的范围内。
15.现在参考图1，图1以三维视图示出了根据一些实施例的finfet的示例。finfet包括位于衬底50(例如，半导体衬底)上的鳍52。隔离区域56被设置在衬底50中，并且鳍52在相邻的隔离区域56之上和之间突出。尽管隔离区域56被描述/示出为与衬底50分开，但是如本文所使用的，术语“衬底”可以用于指代仅半导体衬底或包括隔离区域的半导体衬底。另外，虽然鳍52被示出为与衬底50的单一连续材料，但是鳍52和/或衬底50可以包括单一材料或多种材料。在此上下文中，鳍52a是指在相邻的隔离区域56之间延伸的部分。
16.栅极电介质层92沿着鳍52的侧壁并且位于鳍52的顶表面之上，并且栅极电极94位于栅极电介质层92之上。源极/漏极区域82设置在鳍52的相对于栅极电介质层92和栅极电极94的相反侧。图1还示出了在后续附图中使用的参考截面。截面a-a沿着栅极电极94的纵轴，并且在例如垂直于finfet的源极/漏极区域82之间的电流流动方向的方向上。截面b-b垂直于截面a-a，并且沿着鳍52的纵轴，并且在例如finfet的源极/漏极区82域之间的电流流动的方向上。截面c-c平行于截面a-a，并且延伸穿过finfet的源极/漏极区域。为了清楚起见，后续附图参考这些参考截面。
17.在使用后栅极工艺(gate-last process)形成的finfet的上下文中讨论了本文讨论的一些实施例。在其他实施例中，可以使用先栅极工艺(gate-first process)。此外，一些实施例考虑了用于平面型器件(例如，平面型fet)、纳米结构(例如，纳米片、纳米线、全环栅型等)场效应晶体管(nsfet)等的各方面。
18.图2至图21b是根据一些实施例的finfet的制造中的中间阶段的截面图。图2至图7示出了图1中示出的参考截面a-a，除了多个鳍/finfet之外。图8a、图9a、图10a、图11a、图12a、图13a和图14a是沿着图1所示的参考截面a-a示出的，并且图8b、图9b、图10b、图11b、图12b、图13b、图14b、图14c、图15a、图16a、图17和图18是沿着图1所示的类似截面b-b示出的，除了多个鳍/finfet之外。图10c和图10d是沿着图1所示的参考截面c-c示出的，除了多个鳍/finfet之外。
19.在图2中，提供了衬底50。衬底50可以是半导体衬底，例如体半导体、绝缘体上半导体(soi)衬底等，其可以是掺杂的(例如，掺杂有p型或n型掺杂剂)或未掺杂的。衬底50可以是晶圆，例如硅晶圆。通常，soi衬底是形成在绝缘体层上的半导体材料层。绝缘体层可以是例如掩埋氧化物(box)层、氧化硅层等。绝缘体层被设置在衬底(典型地为硅或衬底玻璃衬底)上。也可以使用其他衬底，例如多层衬底或梯度衬底。在一些实施例中，衬底50的半导体材料可以包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和/或磷砷化镓铟；或前述的组合。
20.衬底50具有n型区域50n和p型区域50p。n型区域50n可以用于形成n型器件，例如nmos晶体管，例如n型finfet。p型区域50p可以用于形成p型器件，例如pmos晶体管，例如p型finfet。n型区域50n可以与p型区域50p实体分离(如由分隔标记51所示)，并且任意数量的器件特征(例如，其他有源器件、掺杂区域、隔离结构等)可以被设置在n型区域50n和p型区域50p之间。
21.在图3中，鳍52被形成在衬底50中。鳍52是半导体条带。在一些实施例中，可以通过在衬底50中蚀刻沟槽而在衬底50中形成鳍52a。蚀刻可以是任何可接受的蚀刻工艺，例如反应离子蚀刻(rie)、中性束蚀刻(nbe)等或前述的组合。蚀刻可以是各向异性的。
22.可以通过任何合适的方法来图案化鳍。例如，可以使用包括双图案化工艺或多图案化工艺的一个或多个光刻工艺来图案化鳍52。通常，双图案化工艺或多图案化工艺将光刻工艺和自对准工艺组合，从而允许产生具有例如比使用单一直接光刻工艺可获得的间距更小的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对牺牲层进行图案化。使用自对准工艺在经图案化的牺牲层旁边形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来图案化鳍。在一些实施例中，掩模(或其他层)可以保留在鳍52上。
23.在图4中，绝缘材料54被形成在衬底50之上以及相邻的鳍52之间。绝缘材料54可以是氧化物(例如，氧化硅)、氮化物等或前述的组合，并且可以通过以下方式来形成：高密度等离子体化学气相沉积(hdp-cvd)、可流动cvd(fcvd)(例如，在远程等离子体系统中的基于cvd的材料沉积和后固化以使其转化为另一种材料，例如氧化物)等或前述的组合。可以使用通过任何可接受的工艺形成的其他绝缘材料。在所示的实施例中，绝缘材料54是通过fcvd工艺形成的氧化硅。一旦形成绝缘材料，就可以执行退火工艺。在实施例中，形成绝缘材料54以使得多余的绝缘材料54覆盖鳍52。虽然绝缘材料54被示为单层，但是一些实施例可以使用多层。例如，在一些实施例中，可以首先沿着衬底50和鳍52的表面来形成衬里(未示出)。此后，可以在衬里之上形成填充材料，例如以上讨论的那些。
24.在图5中，对绝缘材料54应用去除工艺以去除位于鳍52之上的多余绝缘材料54。在一些实施例中，可以使用平坦化工艺，例如化学机械抛光(cmp)、回蚀刻工艺、前述的组合等。平坦化工艺暴露鳍52，使得在平坦化工艺完成之后鳍52和绝缘材料54的顶表面齐平。在其中掩模保留在鳍52上的实施例中，平坦化工艺可以暴露掩模或去除掩模，使得在平坦化工艺完成之后，掩模或鳍52的顶表面分别与绝缘材料54的顶表面齐平。
25.在图6中，绝缘材料54被凹陷以形成浅沟槽隔离(sti)区域56。绝缘材料54被凹陷以使n型区域50n和p型区域50p中的鳍52的上部部分从相邻sti区域56之间突出。此外，sti
区域56的顶表面可以具有如图所示的平坦表面、凸起的表面、凹陷的表面(例如，凹入)或前述的组合。sti区域56的顶表面可以通过适当的蚀刻被形成为平坦的、凸起的和/或凹陷的。可以使用例如对绝缘材料54的材料具有选择性的可接受的蚀刻工艺(例如，以比鳍52的材料更快的速率蚀刻绝缘材料54的材料)的蚀刻工艺来凹陷sti区域56。例如，可以使用采用例如稀氢氟(dhf)酸的氧化物去除。
26.参考图2至图6描述的工艺仅仅是可以如何形成鳍52的一个示例。在一些实施例中，可以通过外延生长工艺来形成鳍。例如，可以在衬底50的顶表面之上形成电介质层，并且可以穿过电介质层蚀刻沟槽以暴露下面的衬底50。同质外延结构可被外延生长在沟槽中，并且电介质层可以被凹陷，使得同质外延结构从电介质层突出以形成鳍。另外，在一些实施例中，异质外延结构可以被用于鳍52。例如，图5中的鳍52可以被凹陷，并且可以在凹陷的鳍52之上外延生长与鳍52不同的材料。在这样的实施例中，鳍52包括凹陷材料以及设置在凹陷材料之上的外延生长材料。在又一实施例中，电介质层可以被形成在衬底50的顶表面之上，并且可以穿过电介质层蚀刻沟槽。然后，可以使用与衬底50不同的材料在沟槽中外延生长异质外延结构，并且电介质层可以被凹陷，使得异质外延结构从电介质层突出以形成鳍52。在其中外延生长了同质外延或异质外延结构的一些实施例中，外延生长材料可以在生长期间被原位掺杂，这可以避免之前和之后的注入，但可以一起使用原位掺杂和注入掺杂。
27.此外，在n型区域50n(例如，nmos区域)中外延生长与p型区域50p(例如，pmos区域)中的材料不同的材料可能是有利的。在各种实施例中，鳍52的上部部分可以由硅-锗(si
x
ge
1-x
，其中x可以在0至1的范围内)、碳化硅、纯的或基本上纯的锗、iii-v族化合物半导体、ii-vi族化合物半导体等形成。例如，用于形成iii-v族化合物半导体的可用材料包括但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓等。
28.此外，在图6中，可以在鳍52和/或衬底50中形成适当的阱(未示出)。在一些实施例中，可以在n型区域50n中形成p阱，并且可以在p型区域50p中形成n阱。在一些实施例中，p阱或n阱被形成在n型区域50n和p型区域50p两者中。
29.在具有不同阱类型的实施例中，用于n型区域50n和p型区域50p的不同注入步骤可以使用光致抗蚀剂和/或其他掩模(未示出)来实现。例如，可以在n型区域50n中的鳍52和sti区56之上形成光致抗蚀剂。光致抗蚀剂被图案化以暴露衬底50的p型区域50p。光致抗蚀剂可以通过使用旋涂技术来形成，并且可以使用可接受的光刻技术来图案化。一旦光致抗蚀剂被图案化，就在p型区域50p中执行n型杂质注入，并且光致抗蚀剂可以用作掩模以基本上防止n型杂质被注入到n型区域50n中。n型杂质可以是注入到该区域中的磷、砷、锑等，其浓度等于或小于10
18
cm-3
，例如在约10
16
cm-3
和约10
18
cm-3
之间。在注入之后，例如通过可接受的灰化工艺来去除光致抗蚀剂。
30.在注入p型区域50p之后，在p型区域50p中的鳍52和sti区56之上形成光致抗蚀剂。光致抗蚀剂被图案化以暴露衬底50的n型区域50n。光致抗蚀剂可以通过使用旋涂技术来形成，并且可以使用可接受的光刻技术来图案化。一旦光致抗蚀剂被图案化，就可以在n型区域50n中执行p型杂质注入，并且光致抗蚀剂可以用作掩模以基本上防止p型杂质被注入到p型区域50p中。p型杂质可以是注入到该区域中的硼、氟化硼、铟等，其浓度等于或小于
10
18
cm-3
，例如在约10
16
cm-3
和约10
18
cm-3
之间。在注入之后，例如通过可接受的灰化工艺来去除光致抗蚀剂。
31.在注入n型区域50n和p型区域50p之后，可以执行退火以修复注入损伤并且激活所注入的p型和/或n型杂质。在一些实施例中，外延鳍的生长材料可以在生长期间被原位掺杂，这可以避免注入，但原位掺杂和注入掺杂可以一起使用。
32.在图7中，虚设电介质层60被形成在鳍52上。虚设电介质层60可以是例如氧化硅、氮化硅、前述的组合等，并且可以根据可接受的技术来沉积或热生长。虚设栅极层62被形成在虚设电介质层60之上，并且掩模层64被形成在虚设栅极层62之上。虚设栅极层62可以被沉积在虚设电介质层60之上，并且然后通过例如cmp进行平坦化。掩模层64可以被沉积在虚设栅极层62之上。虚设栅极层62可以为导电材料或非导电材料，并且可以选自包括以下各项的组：非晶硅、多晶的硅(多晶硅)、多晶硅锗(多晶sige)、金属氮化物、金属硅化物、含金属氧化物以及金属。可以通过物理气相沉积(pvd)、cvd、溅射沉积、或用于沉积所选材料的其他技术来沉积虚设栅极层62。虚设栅极层62可以由相对于隔离区域(例如，sti区域56和/或虚设电介质层60)的蚀刻具有高蚀刻选择性的其他材料制成。掩模层64可以包括例如氮化硅、氮氧化硅等的一层或多层。在该示例中，跨n型区域50n和p型区域50p形成单个虚设栅极层62和单个掩模层64。应该注意，仅出于说明的目的，示出了虚设电介质层60仅覆盖鳍52。在一些实施例中，可以沉积虚设电介质层60以使得虚设电介质层60覆盖sti区域56，在sti区域之上伸并且在虚设栅极层62和sti区56之间延伸。
33.图8a至图16b示出了实施例器件的制造中的各种附加步骤。图8a至图16b示出了n型区域50n和p型区域50p中的任一个中的特征。例如，图8a至图16b中示出的结构可以应用于n型区域50n和p型区域50p两者。n型区域50n和p型区域50p的结构差异(如果存在的话)在伴随每个附图的文本中描述。
34.在图8a和图8b中，掩模层64(参见图7)可以使用可接受的光刻和蚀刻技术来图案化以形成掩模74。然后掩模74的图案可以被转移到虚设栅极层62。在一些实施例中(未示出)，掩模74的图案也可以通过可接受的蚀刻技术转移到虚设电介质层60以形成虚设栅极72。虚设栅极72覆盖鳍52的相应沟道区域58。掩模74的图案可以被用于将虚设栅极72中的每一个与相邻虚设栅极实体分离。虚设栅极72的纵向方向还可以基本上垂直于相应的外延鳍52的纵向方向。
35.此外，在图8a和图8b中，栅极密封间隔件80可以被形成在虚设栅极72、掩模74和/或鳍52的暴露表面上。热氧化或沉积后接着进行各向异性蚀刻可以形成栅极密封间隔件80。栅极密封间隔件80可以由氧化硅、氮化硅、氮氧化硅等形成。
36.在形成栅极密封间隔件80之后，可以执行轻掺杂源极/漏极(ldd)区域(未明确示出)的注入。在具有不同器件类型的实施例中，类似于上面在图6中讨论的注入，可以在n型区域50n之上形成诸如光致抗蚀剂之类的掩模，同时暴露p型区域50p，并且可以将适当类型(例如，p型)的杂质注入到p型区域50p中的暴露的鳍52中。然后可以去除掩模。随后，可以在p型区域50p之上形成诸如光致抗蚀剂之类的掩模，同时暴露n型区域50n，并且可以将适当类型(例如，n型)的杂质注入到n型区域50n中的暴露的鳍52中。然后可以去除掩模。n型杂质可以是前面讨论的任何n型杂质，并且p型杂质可以是前面讨论的任何p型杂质。轻掺杂源极/漏极区域的杂质浓度可以介于约10
15
cm-3
和约10
19
cm-3
之间。退火可以用来修复注入损伤
并且激活所注入的杂质。
37.在图9a和图9b中，栅极间隔件86沿着虚设栅极72和掩模74的侧壁形成在栅极密封间隔件80上。栅极间隔件86可以通过共形地沉积绝缘材料并且随后各向异性地蚀刻该绝缘材料而形成。栅极间隔件86的绝缘材料可以是氧化硅、氮化硅、氮氧化硅、碳氮化硅、前述的组合等。
38.应该注意，上述公开总体描述了形成间隔件和ldd区域的工艺。可以使用其他工艺和顺序。例如，可以使用更少或附加的间隔件，可以使用不同的步骤顺序(例如，在形成栅极间隔件86之前可以不蚀刻栅极密封间隔件80，产生“l形”栅极密封间隔件，可以形成和去除间隔件等)。此外，可以使用不同的结构和步骤来形成n型和p型器件。例如，可以在形成栅极密封间隔件80之前形成用于n型器件的ldd区域，而可以在形成栅极密封间隔件80之后形成用于p型器件的ldd区域。
39.在图10a和图10b中，在鳍52中形成外延源极/漏极区域82。外延源极/漏极区域82被形成在鳍52中，使得每个虚设栅极72被设置在各对相邻的外延源极/漏极区域82之间。在一些实施例中，外延源极/漏极区域82可以延伸进入鳍52中，并且还可以穿透鳍52。在一些实施例中，栅极间隔件86用于将外延源极/漏极区域82与虚设栅极72分开适当的横向距离，使得外延源极/漏极区域82不会使所得finfet的后续形成的栅极短路。可以选择外延源极/漏极区域82的材料以在相应的沟道区域58中施加应力，从而改善性能。
40.在n型区域50n中的外延源极/漏极区域82可以通过以下方式来形成：掩蔽p型区域50p，并且蚀刻在n型区域50n中的鳍52的源极/漏极区域以在鳍52中形成凹槽。然后，在凹槽中外延生长n型区域50n中的外延源极/漏极区域82。外延源极/漏极区域82可以包括任何可接受的材料，例如适合于n型finfet的材料。例如，如果鳍52是硅，则n型区域50n中的外延源极/漏极区域82可以包括在沟道区域58中施加拉伸应变的材料，例如硅、碳化硅、磷掺杂的碳化硅、磷化硅等。n型区域50n中的外延源极/漏极区域82可以具有从鳍52的相应表面凸起的表面并且可以具有小平面。
41.在p型区域50p中的外延源极/漏极区域82可以通过以下方式来形成：掩蔽n型区域50n，并且蚀刻在p型区域50p中的鳍52的源极/漏极区域以在鳍52中形成凹槽。然后，在凹槽中外延生长p型区域50p中的外延源极/漏极区域82。外延源极/漏极区域82可以包括任何可接受的材料，例如适合于p型finfet的材料。例如，如果鳍52是硅，则p型区域50p中的外延源极/漏极区域82可以包括在沟道区域58中施加压缩应变的材料，例如硅锗、硼掺杂的硅锗、锗、锗锡等。p型区域50p中的外延源极/漏极区域82可以具有从鳍52的相应表面凸起的表面，并且可以具有小平面。
42.外延源极/漏极区域82和/或鳍52可以被注入有掺杂剂以形成源极/漏极区域，类似于先前讨论的用于形成轻掺杂源极/漏极区域的工艺，随后进行退火。源极/漏极区域的杂质浓度可以介于约10
19
cm-3
和约10
21
cm-3
之间。源极/漏极区域的n型和/或p型杂质可以为任何上述杂质。在一些实施例中，外延源极/漏极区域82可以在生长期间被原位掺杂。
43.作为用于在n型区域50n和p型区域50p中形成外延源极/漏极区域82的外延工艺的结果，外延源极/漏极区域的上表面具有横向向外扩展超过鳍52的侧壁的小平面。在一些实施例中，这些小平面使得同一finfet的相邻源极/漏极区域82合并，如图10c所示。在其他实施例中，在完成外延工艺之后，相邻的源极/漏极区域82保持分离，如图10d所示。在图10c和
图10d所示的实施例中，栅极间隔件86被形成为覆盖鳍52的侧壁的在sti区域56之上延伸的部分，从而阻止了外延生长。在一些其他实施例中，可以调整用于形成栅极间隔件86的间隔件蚀刻，以去除间隔件材料，从而允许外延生长区域延伸到sti区域56的表面。
44.在图11a和图11b中，第一层间电介质(ild)88被沉积在图10a和图10b所示的结构上方。第一ild 88可以由电介质材料形成，并且可以通过诸如cvd、等离子体增强cvd(pecvd)或fcvd之类的任何合适的方法来沉积。电介质材料可以包括磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、未掺杂的硅酸盐玻璃(usg)等。可以使用通过任何可接受的工艺形成的其他绝缘材料。在一些实施例中，接触蚀刻停止层(cesl)87被设置在第一ild 88与外延源极/漏极区域82，掩模74和栅极间隔件86之间。cesl 87可以包括具有比上覆的第一ild 88的材料更低的蚀刻速率的电介质材料，例如氮化硅、氧化硅、氮氧化硅等。
45.在图12a和图12b中，可以执行诸如cmp之类的平坦化工艺，以使第一ild 88的顶表面与虚设栅极72或掩模74的顶表面齐平。平坦化工艺还可以去除虚设栅极72上的掩模74，以及栅极密封间隔件80和栅极间隔件86的沿着掩模74的侧壁的部分。在平坦化工艺之后，虚设栅极72、栅极密封间隔件80、栅极间隔件86以及第一ild 88的顶表面齐平。因此，虚设栅极72的顶表面通过第一ild 88暴露。在一些实施例中，掩模74可以保留，在这种情况下，平坦化工艺使得第一ild 88的顶表面与掩模74的顶表面齐平。
46.在图13a和图13b中，在(一个或多个)蚀刻步骤中去除虚设栅极72和掩模74(如果存在的话)，从而形成凹槽90。还可以去除虚设电介质层60的位于凹槽90中的部分。在一些实施例中，仅去除虚设栅极72，而虚设电介质层60保留并且由凹槽90暴露。在一些实施例中，从管芯的第一区域(例如，核心逻辑区域)中的凹槽90去除虚设电介质层60，并且将虚设电介质层60保留在管芯的第二区域(例如，输入/输出区域)中的凹槽90中。在一些实施例中，通过各向异性干法蚀刻工艺来去除虚设栅极72。例如，蚀刻工艺可以包括使用(一种或多种)反应气体的干法蚀刻工艺，其选择性地蚀刻虚设栅极72而很少蚀刻或不蚀刻第一ild 88或栅极间隔件86。每个凹槽90暴露和/或上覆于相应鳍52的沟道区域58。每个沟道区域58被设置在各对相邻的外延源极/漏极区域82之间。在去除期间，当蚀刻虚设栅极72时，虚设电介质层60可以用作蚀刻停止层。然后，在去除了虚设栅极72之后，可选地可以去除虚设电介质层60。
47.在图14a、图14b和图14c中，形成栅极电介质层92用于替换栅极，其中图14c示出了图14b的区域89的详细视图。栅极电介质层92包括沉积在凹槽90中的一层或多层，例如在鳍52的顶表面和侧壁上、以及在栅极密封间隔件80/栅极间隔件86的侧壁上。栅极电介质层92也可以形成在第一ild 88的顶表面上。在一些实施例中，栅极电介质层92包括一个或多个电介质层，例如一层或多层氧化硅、氮化硅、金属氧化物、金属硅酸盐等。例如，在一些实施例中，栅极电介质层92包括通过热氧化或化学氧化形成的氧化硅的界面层、以及上覆的高k电介质材料，例如铪、铝、锆、镧、锰、钡、钛、铅和前述的组合的金属氧化物或硅酸盐。栅极电介质层92可以包括具有大于约7.0的k值的电介质层。栅极电介质层92的形成方法可以包括分子束沉积(mbd)、ald、pecvd等。在其中虚设栅极电介质60的部分保留在凹槽90中的实施例中，栅极电介质层92包括虚设栅极电介质60的材料(例如，sio2)。
48.一旦形成了栅极电介质层92，则可以在栅极电介质层92上方形成帽盖层94a。帽盖
层94a可以是金属硅化物材料，例如氮化钛硅(tsn)。在实施例中，帽盖层94a可以使用诸如化学气相沉积之类的沉积工艺形成，但可以使用任何合适的沉积方法(例如，沉积和随后的硅化)而沉积到约至约之间的厚度。然而，可以使用任何合适的厚度。
49.一旦形成了帽盖层94a，则可以形成邻接帽盖层94a的第一阻挡层94b。例如，第一阻挡层94b可以由含金属材料(例如，tin、ti、tialn、tac、tacn、tasin、mn、zr、tan、ru、mo、wn、其他金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氧氮化物、金属铝酸盐、硅酸锆、铝酸锆、前述的组合等)形成。此外，第一阻挡层94b可以使用沉积工艺(例如，原子层沉积、化学气相沉积、溅射等)沉积至约至约之间的厚度，但可以使用任何合适的沉积工艺或厚度。
50.在形成了帽盖层94b之后，可以形成第一功函数调整层94c。在一些实施例中，第一功函数调整层94c可以是p型功函数金属，其可以是基于氮化物的(例如，氮化钛(tin)、氮化硅钛(tisi
x
n
y
)、氮化钨(wn
x
)、碳氮化钨(wc
x
n
y
)、氮化钼(mon
x
)、前述的组合等)，或者可以是一个或多个金属层，例如钨、钼、金、铂、前述的组合等。在其他实施例中，第一功函数调整层94c可以为n型功函数材料，其可以为基于铝的(例如，氮化钛铝(tial
x
n
y
)、氮化钽铝(taal
x
n
y
))或硅化物，例如硅化钛(tisi
x
)、硅化钽(tasi)、前述的组合等。然而，可以使用任何合适的材料。
51.在实施例中，使用沉积工艺(例如，原子层沉积(ald)、化学气相沉积(cvd)、溅射、前述的组合等)来沉积第一功函数调整层94c。另外，第一功函数调整层94c可以被沉积至约至约之间的厚度，例如然而，可以使用任何合适的工艺和厚度。
52.图15a-图15b示出了用于在第一功函数调整层94c中产生抗反应层116的处理工艺(在图15a-图15b中由标记为114的弯曲箭头表示)，其中图15b示出了图15a中的标记为118的虚线框的特写视图。在实施例中，处理工艺114可以用来与第一功函数调整层94c的部分进行反应，并防止第一功函数调整层94c在后续工艺中的后续氧化。
53.在实施例中，处理工艺114可以是化学浸泡工艺，其可以与第一功函数调整层94c的沉积一起原位执行，或者被非原位执行。在这种实施例中，前体(在图15b中由标记为122的箭头表示)流过第一功函数调整层94c，并且被用于将活性元素掺杂剂(在图15b中由标记为120的“x”表示)引入到第一功函数调整层94c中。在一些实施例中，选择活性元素掺杂剂120以便能够阻止氧或其他不期望元素的后续渗透侵入通过抗反应层116。在其中期望防止氧的移动的实施例中，可以使用可以是下列项的活性元素掺杂剂120：例如钨、钛、铝、钽、硅、氮、硼、铬、前述的组合等之类的元素。然而，可以使用任何合适的掺杂剂。
54.在其中处理工艺114为化学浸泡工艺的实施例中，可以通过使前体122在第一功函数调整层94c的表面上方通过而引入活性元素掺杂剂120。在实施例中，前体122是包括期望的活性元素掺杂剂120并且还允许活性元素掺杂剂120的受控放置的化学品。因此，虽然精确的前体至少部分地取决于期望的活性元素掺杂剂120，但是在一些实施例中，前体可以为诸如氯化钨(wcl
x
)、氯化钛(ticl4)、四乙基铝(tea)、四甲基铝(tma)、氯化铝(alcl
x
)、四(二甲基胺基)钛(tdmat)、氯化钽(tacl
x
)、硅烷(sih4)、二硅烷(si2h6)、氨、元素氮、二硼烷(b2h6)、前述的组合等之类的化学品。然而，可以使用任何合适的前体材料。
55.为了开始处理工艺114，将前体122引入到第一功函数调整层94c上方的处理室中。在实施例中，前体122可以以约10sccm至约500sccm之间(例如，约50sccm)的流速引入。此外，处理工艺114可以在约0.5托至约25托之间(例如，约5托)的压力下，以及在约200℃至约470℃之间(例如，约400℃)的温度下执行。然而，可以使用任何合适的工艺参数。
56.在处理工艺114期间，前体122将与第一功函数调整层94c的顶表面接触，其中前体122将与第一功函数调整层94c的材料反应。该反应将使得活性元素掺杂剂120保留在第一功函数调整层94c的材料中，而来自反应的不期望的副产物保持为气态形式，并且从第一功函数调整层94c的表面被去除。
57.此外，在一些实施例中，前体122或所反应的活性元素掺杂剂120将从表面扩散到第一功函数调整层94c中。如果前体122扩散，则前体122将与第一功函数调整层94c的材料反应，并且副产物将扩散回到第一功函数调整层94c之外。无论哪种方式，在第一功函数调整层94c内形成活性元素掺杂剂120的扩散梯度。
58.因此，处理工艺114将从第一功函数调整层94c的材料与活性元素掺杂剂120形成抗反应层116。在实施例中，处理工艺114可以持续足够长的时间，以使沿着抗反应层116的顶表面的活性元素掺杂剂120的浓度介于约1％至约40％之间，例如约5％。例如，处理工艺114可以持续约1秒至约180秒之间的时间，例如大于约20秒。然而，可以使用任何合适的时间。
59.此外，由于活性元素掺杂剂120的扩散，抗反应层116可以以如下浓度梯度延伸到第一功函数调整层94c的材料中：随着离表面的距离的增加而降低活性元素掺杂剂120的浓度。在一些实施例中，抗反应层116延伸到约至约之间(例如，约)的第一深度d1，留下具有第二深度d2的第一功函数调整层94c的部分，其没有氧活性元素掺杂剂120，其中第二深度d2可以介于约至约之间(例如，约)。然而，可以使用任何合适的深度。
60.例如，在其中第一功函数调整层94c包括氮化钛并且活性元素掺杂剂120为铝的实施例中，第一功函数调整层94c将包括来自处理工艺114的铝。
61.图16a-图16b示出了用于处理第一功函数调整层94c内的抗反应层116的后处理工艺(在图16a-图16b中由标记为124的弯曲箭头表示)，其中图16b示出了图16a中的标记为118的虚线框的特写视图。具体地，在已经执行了处理工艺114之后，至少一些活性元素掺杂剂120可能没有完全键合到第一功函数调整层94c的材料，从而在一个或多个活性元素掺杂剂120上留下悬空键。如果这些悬空键未被处理，则后续工艺可能以不期望的方式反应，从而导致不期望的缺陷。
62.因此，在一些实施例中，抗反应层116可以随后通过后处理工艺124来处理以减少或消除悬空键的数量，并且由此减少或消除由悬空键引起的缺陷。在一些实施例中，后处理工艺124用于添加第二掺杂剂(在图16b中由标记为130的点表示)，其将与活性元素掺杂剂120反应并且消除悬空键。例如，在其中第一功函数调整层94c为氮化钛，并且活性元素掺杂剂120为铝的实施例中，后处理工艺124可以添加第二掺杂剂130(例如，氮)，其将与活性元素掺杂剂120键合，并且减少悬空键的数量。
63.在实施例中，后处理工艺124可以是化学浸泡工艺，其可以与处理工艺114一起原位执行，或者被非原位执行。在这种实施例中，利用后处理前体(在图16b中由标记为128的
箭头表示)将第二掺杂剂130引入到第一功函数调整层94c中，使得第二掺杂剂130将与活性元素掺杂剂120的悬空键进行键合。在一些实施例中，可以使用可以是诸如氮、硅、硼、卤素元素、前述的组合等之类的元素的第二掺杂剂130。然而，可以使用任何合适的材料。
64.在其中后处理工艺124是化学浸泡工艺的实施例中，可以通过使后处理前体128通过抗反应层116的表面上方来引入第二掺杂剂130。在实施例中，后处理前体128是包括期望材料并且还允许第二掺杂剂130的受控放置的化学品。因此，虽然精确的后处理前体128至少部分地取决于期望的第二掺杂剂130，但是在一些实施例中，后处理前体128可以是诸如氨(nh3)、sih4、nf3、前述的组合等之类的化学品。然而，可以使用任何合适的后处理前体。
65.为了开始后处理工艺124，将后处理前体128引入到抗反应层116上方的处理室中。在实施例中，后处理前体128可以以约10sccm至约2000sccm之间(例如，约500sccm)的流速引入。此外，后处理工艺124可以在约0.5托至约25托之间(例如，约5托)的压力下，以及在约200℃至约470℃之间(例如，约400℃)的温度下执行。然而，可以使用任何合适的工艺参数。
66.因此，后处理工艺124将与来自活性元素掺杂剂120的悬空键反应，使得这些悬空键不可用于后续反应。在实施例中，后处理工艺124可以持续足够长的时间，以使沿着抗反应层116的顶表面的第二掺杂剂130浓度介于约0.5％至约20％之间，例如约3％。例如，后处理工艺124可以持续介于约0.5秒至约180秒之间的时间，例如大于约20秒。然而，可以使用任何合适的时间。
67.例如，在其中第一功函数调整层94c包括氮化钛、活性元素掺杂剂120是铝、并且第二掺杂剂130是氮的实施例中，第一功函数调整层94c将包括来自原始沉积工艺的氮(其中，峰值氮浓度可以远离表面出现)以及来自后处理工艺124的氮(其中，峰值氮浓度将由于扩散而出现在表面处)。因此，第一功函数调整层94c可以具有多个浓度峰值，例如氮的两个浓度峰值。
68.图17示出了一旦执行了后处理工艺128并且完成了抗反应层116，就可以在第一功函数调整层94c之上放置掩模，以准备对第一功函数调整层94c的图案化。在实施例中，掩模是三层光致抗蚀剂，具有底层132、中间层134和光致抗蚀剂136。在实施例中，底层132可以是底部抗反射涂层(barc)，其具有与光致抗蚀剂136不同的光学特性，用于防止在光致抗蚀剂136的曝光期间能量(例如，光)的不受控制的和不期望的反射回到上覆是光致抗蚀剂136中，从而防止反射光在光致抗蚀剂136的不期望区域中引起反应。例如，底层132可以具有与光致抗蚀剂136不同的折射率(n)、不同的消光系数(k)、或不同的厚度(t)值。另外，底层132可以用于提供平坦表面，有助于减少以一定角度撞击的能量的负面影响。
69.在实施例中，底层132包括聚合物树脂、催化剂和交联剂，所有这些都被置于barc溶剂中以进行分散。聚合物树脂可以包括具有与发色团(chromophore group)键合在一起的各种单体的聚合物。底层132的材料可以被施加到第一功函数调整层94c以使得底层132的材料涂覆第一功函数调整层94c的上暴露表面，并且可以使用诸如旋涂工艺、浸涂方法、气刀涂覆方法、幕涂方法、线棒涂覆方法、凹版涂覆方法、层压方法、挤压涂覆方法、前述的组合等之类的工艺来涂覆。在实施例中，底层132的材料可以最初施加为使得其具有在约10nm至约1000nm之间的厚度，例如约100nm。
70.然而，由于底层132还可以包括氧，因此当底层132在后续处理期间被分配在第一功函数调整层94c之上并且与第一功函数调整层94c接触时，底层132中的氧可以开始扩散
到第一功函数调整层94c中。然而，在存在活性元素掺杂剂120的情况下，扩散到第一功函数调整层94c中的任何氧将首先进入到抗反应层116中，其中氧将与活性元素掺杂剂120反应，并且在进一步扩散到第一功函数调整层94c中之前被捕获。
71.此外，通过与活性元素掺杂剂120反应，活性元素掺杂剂120和氧的产物将另外用于防止另外的氧从底层132扩散。这样，可以减少氧的总扩散，从而减少第一功函数调整层94c的下层材料的氧化。这种氧化量的减少允许第一功函数调整层94c形成为比未阻挡氧化的其他可能的厚度更小得厚度，并且当器件延伸到越来越小的处理节点(例如，5nm工艺节点、3nm工艺、或甚至更小)时，允许提升对使用这些方法制造的器件的阈值电压进行微调和/或控制的能力。
72.通过利用活性元素掺杂剂120来捕获已扩散到第一功函数调整层94c中的任何氧，可以减少渗透到第一功函数调整层94c中的氧的量，并将其限制于第一功函数调整层94c的顶表面。例如，在实施例中，氧在第一功函数调整层94c将扩散不超过约至约之间(例如，约)的范围。此外，在第一功函数调整层94c的表面处的氧浓度可以介于约10％至约30％之间，例如约20％。
73.中间层134可以被放置在底层132之上。在实施例中，中间层134可以是具有与光致抗蚀剂136不同的耐蚀刻性的有机层或无机层。在特定实施例中，中间层134是硬掩模材料，例如硅、氮化硅、氧化物、氮氧化物、碳化硅、前述的组合等。用于中间层134的硬掩模材料可以通过诸如化学气相沉积(cvd)之类的工艺形成，但可以替代地使用诸如等离子体增强化学气相沉积(pecvd)、低压化学气相沉积(lpcvd)、旋涂、或者氧化硅形成并然后进行氮化之类的其他工艺。可以使用任何合适的方法或方法组合来形成或以其他方式放置硬掩模材料，并且所有这样的方法或组合完全旨在包含在实施例的范围内。中间层134可以被形成为介于约100至约之间的厚度，例如约
74.光致抗蚀剂136被放置在中间层134之上，以便提供经图案化的掩模，使得中间层134可以被图案化为期望的图案。在实施例中，光致抗蚀剂136是光敏材料，其被分散到中间层134上，并且然后被暴露于经图案化的能量源(例如，光)，以便在光敏材料的被暴露的那些部分中引起化学反应。该化学反应引起物理性质的变化，其可以用在显影工艺中以将光敏材料的暴露部分与光敏材料的未暴露部分分离，从而产生经图案化的光致抗蚀剂。
75.一旦光致抗蚀剂136已经被图案化为期望的图案，则光致抗蚀剂136可以用作掩模来图案化中间层134和底层132。此外，在底层132被图案化的情况下，第一功函数调整层94c的不期望部分(图17中未示出的部分)可以使用例如合适的各向异性蚀刻工艺来去除。然而，可以使用任何合适的去除方法。
76.图18示出了一旦形成并图案化第一功函数调整层94c，就可以形成粘合层(glue layer)94d，以便有助于上覆的填充材料94e与下面的第一功函数调整层94c粘合，并且为填充材料94e的形成提供成核层(nucleation layer)。在实施例中，粘合层94d可以为诸如氮化钛之类的材料，并且可以使用诸如ald之类的类似工艺形成至介于约至约之间(例如，约)的第七厚度。然而，可以使用任何合适的材料和工艺。
77.一旦形成了粘合层94d，便沉积填充材料94e以填充开口的剩余部分。在实施例中，
填充材料94e可以是诸如钨、al、cu、alcu、w、ti、tialn、tac、tacn、tasin、mn、zr、tin、ta、tan、co、ni、前述的组合等之类的材料，并且可以使用诸如电镀、化学气相沉积、原子层沉积、物理气相沉积、前述的组合等之类的沉积工艺来形成。另外，填充材料94e可以被沉积到约至约之间(例如，约)的厚度。然而，可以使用任何合适的材料。
78.图19a-图19b示出了在填充了凹槽90之后，可以执行诸如cmp之类的平坦化工艺以去除栅极电介质层92和栅极电极94的材料的多余部分，这些多余部分位于ild 88的顶表面之上。栅极电极94和栅极电介质层92的材料的剩余部分因此形成所得finfet的替换栅极。栅极电极94和栅极电介质层92可以被统称为“栅极堆叠”。栅极和栅极堆叠可以沿着鳍52的沟道区域58的侧壁延伸。
79.在n型区域50n和p型区域50p中形成栅极电介质层92可以同时发生，使得每个区域中的栅极电介质层92由相同的材料形成，并且栅极电极94的形成可以同时发生，使得每个区域中的栅极电极94由相同的材料形成。在一些实施例中，每个区域中的栅极电介质层92可以通过不同的工艺形成，使得栅极电介质层92可以是不同的材料，和/或每个区域中的栅极电极94可以通过不同的工艺形成，使得栅极电极94可以是不同的材料。当使用不同的工艺时，可以使用各种掩蔽步骤来掩蔽和暴露适当的区域。然而，处理工艺114和本文所述的任何其他期望的工艺可以应用于期望被制造的任何功函数层。
80.在图20a和图20b中，栅极掩模96被形成在栅极堆叠(包括栅极电介质层92和相应的栅极电极94)之上，并且栅极掩模可以被设置在栅极间隔件86的相对部分之间。在一些实施例中，形成栅极掩模96包括使栅极堆叠凹陷，使得在栅极堆叠正上方以及栅极间隔件86的相对部分之间形成凹槽。在凹槽中填充包括一层或多层电介质材料(例如，氮化硅、氮氧化硅等)的栅极掩模96，随后进行平坦化工艺以去除电介质材料中在第一ild 88之上延伸的多余部分。
81.此外，如图20a和图20b所示，第二ild 108被沉积在第一ild 88之上。在一些实施例中，第二ild 108是通过可流动cvd方法形成的可流动膜。在一些实施例中，第二ild 108由电介质材料(例如，psg、bsg、bpsg、usg等)形成，并且可以通过任何合适的方法(例如，cvd和pecvd)沉积。随后形成的栅极接触件110(图16a和图16b)穿过第二ild 108和栅极掩模96，以接触经凹陷的栅极电极94的顶表面。
82.在图21a和图21b中，根据一些实施例，穿过第二ild 108和第一ild 88形成栅极接触件110和源极/漏极接触件112。穿过第一ild 88和第二ild 108形成用于源极/漏极接触件112的开口，并且穿过第二ild 108和栅极掩模96形成用于栅极接触件110的开口。这些开口可以使用可接受的光刻和蚀刻技术形成。在开口中形成诸如扩散阻挡层、粘附层等之类的衬里(未示出)和导电材料。衬里可以包括钛、氮化钛、钽、氮化钽等。导电材料可以是铜、铜合金、银、金、钨、钴、铝、镍等。可以执行诸如cmp之类的平坦化工艺，以从第二ild 108的表面去除多余的材料。剩余的衬里和导电材料在开口中形成源极/漏极接触件112和栅极接触件110。可以执行退火工艺以在外延源极/漏极区82和源极/漏极接触件112之间的界面处形成硅化物。源极/漏极接触件112被实体耦合和电耦合到外延源极/漏极区域82，并且栅极接触件110被实体耦合和电耦合到栅极电极106。源极/漏极接触件112和栅极接触件110可以在不同的工艺中形成，或者可以在相同的工艺中形成。尽管示出为形成在相同的截面中，但是应当理解，源极/漏极接触件112和栅极接触件110中的每一个均可以形成在不同的截
面中，这可以避免接触件的短路。
83.通过使用抗反应层116来有助于减少或消除扩散到第一功函数调整层94c中的氧的量，在第一功函数调整层94c的较低部分中可以发生较少的氧相关缺陷。因此，通过将氧限制在较小区域，可以获得具有相似厚度的第一功函数调整层94c的较大区域。因此，第一功函数调整层94c的整体厚度可以被减小，有助于减小整体结构。
84.图22a和图22b示出了第一功函数调整层94c的一个实施例的测试结果，其中，诸如碳氮化钨之类的材料被用于第一功函数调整层94c。在该实施例中，活性元素掺杂剂120是铝，其在图22a中由标记为222的线表示。另外，在图22a中，标记为220的线示出了氧的原子百分比，标记为224的线示出了碳的原子百分比，标记为226的线示出了硅的原子百分比，标记为228的线示出了氧化硅的原子百分比，并且标记为230的线示出了氮的原子百分比。可以看出，随着测量远离表面并朝向下层延伸，活性元素掺杂剂120(例如，铝)的量具有浓度梯度。此外，可以看出，通过使用如本文所述的活性元素掺杂剂120，氧的原子百分比可以从约60％(在未使用活性元素掺杂剂120的工艺中)降低到约42％至约50％之间。
85.图22b示出了存在于第一功函数调整层94c内的活性元素掺杂剂120(例如，铝)如所述的那样被键合。具体地，在图22b中标记为232的线提供了第一功函数调整层94c中的铝与氧键合的指示。因此，铝与扩散到第一功函数调整层94c中的氧反应并与其键合。
86.图23a和图23b示出了第一功函数调整层94c的一个实施例的测试结果，其中，诸如碳氮化钨之类的材料被用于第一功函数调整层94c。在该实施例中，活性元素掺杂剂120是钛，其在图23a中由标记为328的线表示。另外，在图23a中，标记为320的线示出了氧的原子百分比，标记为324的线示出了氮的原子百分比，标记为326的线示出了硅的原子百分比，标记为320的线示出了氧的原子百分比，并且标记为330的线示出了氧化硅的原子百分比。可以看出，随着测量远离表面并朝向下层延伸，活性元素掺杂剂120(例如，钛)的量具有浓度梯度。此外，可以看出，通过使用如本文所述的活性元素掺杂剂120，虽然没有如图22a-图22b所示的减少那么多，但是在第一功函数调整层94c内的大多数点处，氧的原子百分比仍可以从约60％(在未使用活性元素掺杂剂120的工艺中)降低到小于60％。
87.图23b示出了存在于第一功函数调整层94c内的活性元素掺杂剂120(例如，钛)如所述的那样被键合。具体地，在图22b中标记为332的线提供了第一功函数调整层94c中的钛与氧键合的指示。因此，钛与扩散到第一功函数调整层94c中的氧反应并与其键合。
88.图24示出了将活性元素掺杂剂120引入到第一功函数调整层94c中的另一益处。可以看出，当诸如钛之类的活性元素掺杂剂120被引入时，利用活性元素掺杂剂120形成的器件的平带电压(vfb)相比于没有活性元素掺杂剂120位于第一功函数调整层94c内的器件增加(例如，从0.165v到0.197v)。此外，如果活性元素掺杂剂120是铝，则平带电压可以进一步增加(例如，从0.165v到0.201v)。
89.所公开的finfet实施例也可以应用于纳米结构器件，例如纳米结构(例如，纳米片、纳米线、环栅等)场效应晶体管(nsfet)。在nsfet实施例中，鳍被通过对沟道层和牺牲层的交替层的堆叠进行图案化而形成的纳米结构替换。以与上述实施例类似的方式形成虚设栅极堆叠和源极/漏极区域。在去除了虚设栅极堆叠之后，可以部分或完全地去除沟道区域中的牺牲层。以与上述实施例类似的方式形成替换栅极结构，替换栅极结构可以部分或完全地填充通过去除牺牲层而留下的开口，并且替换栅极结构可以部分或完全地包围nsfet
器件的沟道区域中的沟道层。ild和到替换栅极结构和源极/漏极区的接触件可以以与上述实施例类似的方式形成。可以如公开号为2016/0365414的美国专利申请中所公开的那样形成纳米结构器件，该专利申请通过引用以其整体并入本文。
90.在实施例中，一种制造半导体器件的方法，包括：从半导体衬底形成鳍；在鳍之上形成栅极电介质；在栅极电介质之上形成功函数层；以及修改功函数层的表面，其中，修改表面是至少部分地利用注入活性元素的化学浸泡来执行的。在实施例中，活性元素是铝。在实施例中，化学浸泡包括将铝引入到功函数层。在实施例中，形成功函数层是至少部分地利用原子层沉积工艺形成到介于约5至约30之间的厚度来执行的。在实施例中，该方法还包括使活性元素与氧反应。
91.在另一实施例中，一种制造半导体器件的方法，包括：在半导体材料的沟道区域之上沉积栅极电介质，沟道区域与半导体材料的多个侧相邻；使用原子层沉积工艺在栅极电介质之上沉积功函数层；将功函数层浸泡在前体材料中，其中，浸泡功函数层在功函数层内形成掺杂剂层；以及在功函数层之上沉积填充材料。在实施例中，前体材料是氯化钛。在实施例中，沉积功函数层将功函数层沉积到约5至约30之间的厚度。在实施例中，浸泡功函数层是与沉积功函数层原位执行的。在实施例中，沉积功函数层沉积氮化钛。在实施例中，该方法还包括在将功函数层浸泡在前体材料中之后执行后处理工艺，后处理工艺减少了功函数层中的悬空键的数量。在实施例中，后处理工艺将氮添加到功函数层。在实施例中，后处理工艺使氨在功函数层上流动。在实施例中，掺杂剂层包括钛。
92.在又一实施例中，一种半导体器件，包括：半导体鳍；电介质材料，该电介质材料与半导体鳍相邻；功函数层，该功函数层位于电介质材料之上，该功函数层包括掺杂剂层；以及填充材料，该填充材料位于功函数层之上。在实施例中，掺杂剂层包括钛。在实施例中，掺杂剂层包括硼。在实施例中，掺杂剂层包括铬。在实施例中，功函数层的厚度不大于30。在实施例中，掺杂剂层的厚度介于约1至约10之间。
93.以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以容易地使用本公开作为基础来设计或修改用于实现相同的目的和/或实现本文介绍的实施例的相同优点的其他工艺和结构。本领域技术人员还应该认识到，这种等同构造并不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，他们可以在本文进行各种改变、替换和变更。
94.示例1.一种制造半导体器件的方法，所述方法包括：从半导体衬底形成鳍；在所述鳍之上形成栅极电介质；在所述栅极电介质之上形成功函数层；以及修改所述功函数层的表面，其中，修改所述表面是至少部分地利用注入活性元素的化学浸泡来执行的。
95.示例2.根据示例1所述的方法，其中，所述活性元素是铝。
96.示例3.根据示例2所述的方法，其中，所述化学浸泡包括将铝引入到所述功函数层。
97.示例4.根据示例1所述的方法，其中，形成所述功函数层是至少部分地利用原子层沉积工艺形成到介于至之间的厚度来执行的。
98.示例5.根据示例1所述的方法，其中，还包括：使所述活性元素与氧反应。
99.示例6.一种制造半导体器件的方法，所述方法包括：在半导体材料的沟道区域之上沉积栅极电介质，所述沟道区域与所述半导体材料的多个侧相邻；使用原子层沉积工艺
在所述栅极电介质之上沉积功函数层；将所述功函数层浸泡在前体材料中，其中，浸泡所述功函数层在所述功函数层内形成掺杂剂层；以及在所述功函数层之上沉积填充材料。
100.示例7.根据示例6所述的方法，其中，所述前体材料是氯化钛。
101.示例8.根据示例6所述的方法，其中，沉积所述功函数层将所述功函数层沉积到至之间的厚度。
102.示例9.根据示例6所述的方法，其中，所述浸泡所述功函数层是与沉积所述功函数层原位执行的。
103.示例10.根据示例6所述的方法，其中，沉积所述功函数层沉积氮化钛。
104.示例11.根据示例6所述的方法，还包括：在将所述功函数层浸泡在所述前体材料中之后执行后处理工艺，所述后处理工艺减少了所述功函数层中的悬空键的数量。
105.示例12.根据示例11所述的方法，其中，所述后处理工艺将氮添加到所述功函数层。
106.示例13.根据示例12所述的方法，其中，所述后处理工艺使氨在所述功函数层上流动。
107.示例14.根据示例13所述的方法，其中，所述掺杂剂层包括钛。
108.示例15.一种半导体器件，包括：半导体鳍；电介质材料，所述电介质材料与所述半导体鳍相邻；功函数层，所述功函数层位于所述电介质材料之上，所述功函数层包括掺杂剂层；以及填充材料，所述填充材料位于所述功函数层之上。
109.示例16.根据示例15所述的半导体器件，其中，所述掺杂剂层包括钛。
110.示例17.根据示例15所述的半导体器件，其中，所述掺杂剂层包括硼。
111.示例18.根据示例15所述的半导体器件，其中，所述掺杂剂层包括铬。
112.示例19.根据示例15所述的半导体器件，其中，所述功函数层的厚度不大于
113.示例20.根据示例15的半导体器件，其中，所述掺杂剂层的厚度介于至之间。