半导体器件及其制造方法与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种半导体器件及其制造方法。


背景技术：

2.随着移动设备的不断发展，手机、平板电脑、可穿戴设备等带有电池供电的移动设备被越来越多地应用于生活中，存储器作为移动设备中必不可少的元件，人们对存储器的小体积、集成化提出了巨大的需求。
3.目前，动态随机存储器(dynamic random access memory，dram)以其快速的传输速度被广泛应用于移动设备中。但是，随着半导体器件体积的不断缩小，单位面积中的引线越来越多，使得引线间的间距变小，在高频状态下引线间的寄生电容日益增大，半导体器件的功耗也随之增大。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本公开的目的在于克服上述现有技术中的不足，提供一种半导体器件及其制造方法，可降低寄生电容，降低器件功耗，提高产品稳定性。
6.根据本公开的一个方面，提供一种半导体器件的制造方法，包括：
7.提供衬底；
8.在所述衬底上形成金属布线层；
9.刻蚀所述金属布线层，以形成多个间隔分布的金属互连结构；
10.在各所述金属互连结构的侧壁及其背离所述衬底的表面形成第一介质层；
11.在所述金属互连结构的间隙中沉积第二介质层，所述第二介质层覆盖所述第一介质层，所述第一介质层和所述第二介质层的材料均为低介电常数的材料。
12.在本公开的一种示例性实施例中，所述在各所述金属互连结构的侧壁及其背离所述衬底的表面形成第一介质层包括：
13.利用含碳气体和氧气通过化学气相沉积的方式在所述金属互连结构的侧壁及背离所述衬底的表面形成碳掺杂的氧化硅层；
14.或者，利用含氟气体和氧气通过化学气相沉积的方式在所述金属互连结构的侧壁及背离所述衬底的表面形成氟掺杂的氧化硅层。
15.在本公开的一种示例性实施例中，在所述金属互连结构的间隙中沉积第二介质层，所述第二介质层覆盖所述第一介质层包括：
16.利用含氟气体和氧气通过高密度等离子体化学沉积工艺在所述碳掺杂的氧化硅层的表面形成含氟氧化硅层；
17.或者，利用含碳气体和氧气通过高密度等离子体化学沉积工艺在所述氟掺杂的氧化硅层的表面形成含碳氧化硅层。
18.在本公开的一种示例性实施例中，在各所述金属互连结构的间隙中沉积第二介质层，所述第二介质层覆盖所述第一介质层包括：
19.控制所述第二介质层的沉积速率，以在各所述金属互连结构的间隙中形成气隙，所述气隙的顶表面不超过所述金属互连结构的顶表面。
20.在本公开的一种示例性实施例中，所述金属互连结构包括形成在后段线互连结构中的最外层金属互连结构。
21.在本公开的一种示例性实施例中，所述制造方法还包括：
22.在所述第二介质层背离所述第一介质层的表面形成保护层。
23.根据本公开的一个方面，提供一种半导体器件，包括：
24.衬底；
25.金属布线层，形成于所述衬底上，且包括多个间隔分布的金属互连结构；
26.第一介质层，形成于各所述金属互连结构的侧壁及其背离所述衬底的表面；
27.第二介质层，覆盖于所述第一介质层，且所述第二介质层沉积在各所述金属互连结构之间的间隙中，所述第一介质层和所述第二介质层的材料均为低介电常数的材料。
28.在本公开的一种示例性实施例中，所述第一介质层为碳掺杂的氧化硅层，所述第二介质层为含氟氧化硅层；
29.或者，所述第一介质层为氟掺杂的氧化硅层，所述第二介质层为含氮氧化硅层。
30.在本公开的一种示例性实施例中，位于各所述金属互连结构之间的间隙中的所述第二介质层中具有气隙，所述气隙的顶表面不超过所述金属互连结构的顶表面。
31.在本公开的一种示例性实施例中，所述半导体器件还包括：
32.保护层，形成于所述第二介质层背离所述第一介质层的表面。
33.本公开的半导体器件及其制造方法，一方面，由于在各金属互连结构之间设置了具有低介电常数的第一介质层，可有效降低金属互连结构间的寄生电容，降低器件功耗；另一方面，通过在第一介质层的表面沉积具有较低介电常数的第二介质层，可通过第一介质层和第二介质层同时作用，进一步减小寄生电容，降低器件功耗；同时，由于第二介质层填充于金属互连结构之间的间隙，可通过第二介质层对各金属互连线进行横向支撑，从而提高产品稳定性。
34.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
35.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1为相关技术中半导体器件的结构示意图。
37.图2为本公开实施方式半导体器件的制造方法的流程图。
38.图3为本公开实施方式金属布线层的示意图。
39.图4为本公开实施方式金属互连结构的示意图。
40.图5为本公开实施方式第一介质层的示意图。
41.图6为本公开实施方式第二介质层的示意图。
42.图7为本公开实施方式气隙的示意图。
43.图8为本公开实施方式半导体器件的示意图。
44.图中：100、衬底；200、金属互连结构；300、氧化硅层；301、气隙；1、衬底；11、导电体；2、金属布线层；21、金属互连结构；3、第一介质层；4、第二介质层；41、气隙；5、保护层；6、阻挡层。
具体实施方式
45.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
46.上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
47.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
48.用语“一个”、“一”、“该”、“所述”“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”仅作为标记使用，不是对其对象的数量限制。
49.在相关技术中，如图1所示，半导体器件主要包括衬底100、金属互连结构200及设于金属互连结构200外周的氧化硅层300，其中，金属互连结构200位于衬底100上，氧化硅层300填充于金属互连结构200之间，可对各金属互连结构200进行支撑，以便保证器件稳定性。氧化硅层300中可设有气隙301结构，以便降低金属互连结构200之间的寄生电容。但是，受材料及工艺的限制，通常形成的气隙301的顶表面高于金属互连结构200的顶表面，使得在后续封装及实际应用中，金属互连线之间易产生裂纹，影响器件稳定性。
50.本公开实施方式提供了一种半导体器件的制造方法，如图2所示，该制造方法可以包括：
51.步骤s110，提供衬底；
52.步骤s120，在所述衬底上形成金属布线层；
53.步骤s130，刻蚀所述金属布线层，以形成多个间隔分布的金属互连结构；
54.步骤s140，在各所述金属互连结构的侧壁及背离所述衬底的表面形成第一介质层；
55.步骤s150，在所述金属互连结构的间隙中沉积第二介质层，所述第二介质层覆盖所述第一介质层，所述第一介质层和所述第二介质层的材料均为低介电常数的材料。
56.本公开的半导体器件的制造方法，一方面，由于在各金属互连结构之间设置了具有低介电常数的第一介质层，可有效降低金属互连结构间的寄生电容，降低器件功耗；另一方面，通过在第一介质层的表面沉积具有较低介电常数的第二介质层，可通过第一介质层和第二介质层同时作用，进一步减小寄生电容，降低器件功耗；同时，由于第二介质层填充于金属互连结构之间的间隙，可通过第二介质层对各金属互连线进行横向支撑，从而提高产品稳定性。
57.下面对本公开实施方式半导体器件的制造方法的各步骤进行详细说明：
58.在步骤s110中，提供衬底。
59.如图3-图8所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。
60.衬底1内可形成有多个间隔分布的导电体11，可通过导电体11将衬底1上部的结构与其下部的结构连通。在一实施方式中，导电体11可由导体或半导体材料构成，例如，其材料可以是钨或铜等。具体而言，可通过光刻工艺在衬底1上形成过孔，过孔可为通孔，其横截面可呈圆形、矩形或不规则图像，在此不做特殊限定。可通过化学气相沉积或真空蒸镀等方式在过孔内形成导电体11。
61.在步骤s120中，在所述衬底上形成金属布线层。
62.可通过化学气相沉积、真空蒸镀、磁控溅射、原子层沉积或其它方式在衬底1的表面形成金属布线层2，如图3所示，金属布线层2可覆盖各导电体11，并与各导电体11接触连接。金属布线层2可为形成于衬底1上的薄膜，也可以是形成于衬底1上的涂层，其材料可以是金属材料，举例而言，其可以是铝或铜，当然，也可以是其他可作为引线的材料，在此不做特殊限定。
63.在步骤s130中，刻蚀所述金属布线层，以形成多个间隔分布的金属互连结构。
64.如图4所示，可对金属布线层2进行非等向刻蚀，以形成多个间隔分布的金属互连结构21，金属互连结构21的数量可与导电体11的数量相同，并可一一对应的与各导电体11连通。在本公开一实施方式中，金属互连结构21可为形成在后段线互连结构中的最外层金属互连结构21，其可通过导电体11与其他层的金属互连结构连通。
65.在一实施方式中，如图4所示，金属互连结构21的表面还可形成有阻挡层6，该阻挡层6可贴附于金属互连结构21的表面，以防止金属材料扩散至与其相邻的膜层中，同时，该阻挡层6还可具有粘附作用，可用于提高金属互连结构21和与其相邻的膜层之间的粘附性。阻挡层6可以是单层膜结构，也可以是多层叠层设置的膜结构，其材料可为导电材料，举例而言，其可以是钽、钛、氮化钽或氮化钛等，当然，还可以是其他材料，在此不做特殊限定。
66.在步骤s140中，在各所述金属互连结构的侧壁及其背离所述衬底的表面形成第一介质层。
67.如图5所示，可通过化学气相沉积、物理气相沉积或磁控溅射等方式在金属互连结构21的侧壁及其背离衬底1的表面形成第一介质层3，同时，第一介质层3还可形成于衬底1
上未被金属互连结构21覆盖的表面。第一介质层3可以是形成于金属互连结构21及衬底1表面的薄膜，且可随形贴附于金属互连结构21与衬底1共同构成的结构的表面，其厚度范围可为0～100nm，举例而言，其可以是0nm、20nm、40nm、60nm、80nm或100nm，当然，也可以是其他厚度，在此不再一一列举。
68.第一介质层3的材料可为具有低介电常数的材料，以便降低金属互连结构21之间的寄生电容。举例而言，其可以是碳掺杂的氧化硅层，也可以是氟掺杂的氧化硅层，当然，还可以是其他具有较低介电常数的材料，在此不再一一列举。
69.在本公开的第一种实施方式中，第一介质层3的材料可以是碳掺杂的氧化硅，可利用含硅材料、含碳气体和氧气通过化学气相沉积的方式在金属互连结构21的侧壁及其背离衬底1的表面形成碳掺杂的氧化硅层，该碳掺杂的氧化硅层中碳离子的掺杂浓度可大于0，小于或等于20％。含硅材料可为正硅酸乙酯，含碳气体可以是乙炔或丙烯等气体，当然，还可以是其他含碳气体，在此不做特殊限定。
70.在本公开的第二种实施方式中，第一介质层3的材料可以是氟掺杂的氧化硅，可利用含硅材料、含氟气体和氧气通过化学气相沉积的方式在金属互连结构21的侧壁及其背离衬底1的表面形成氟掺杂的氧化硅层，该氟掺杂的氧化硅层中氟离子的掺杂浓度可大于0，小于或等于20％。含硅材料可为硅烷，含氟气体可以是四氟化碳、三氟化氮或六氟化硫等气体，当然，还可以是其他含氟气体，在此不做特殊限定。
71.在步骤s150中，在所述金属互连结构的间隙中沉积第二介质层，所述第二介质层覆盖所述第一介质层，所述第一介质层和所述第二介质层的材料均为低介电常数的材料。
72.如图6所示，可通过化学气相沉积、物理气相沉积或磁控溅射等方式形成覆盖第一介质层3的第二介质层4。第二介质层4可以是形成于第一介质层3表面的薄膜，其材料可为具有低介电常数的材料，可通过第一介质层3和第二介质层4同时作用，进一步减小寄生电容，降低器件功耗。举例而言，第二介质层4可与第一介质层3的材料不同，其可以是氟掺杂的氧化硅层，也可以是碳掺杂的氧化硅层，当然，还可以是其他具有较低介电常数的材料，在此不再一一列举。
73.第二介质层4可填充于金属互连结构21之间的间隙，并可填满各间隙，且其背离衬底1的表面可高于金属互连结构21背离衬底1的表面，且可为平坦的平面，在一实施方式中，第二介质层4的厚度范围可为500nm～1200nm，举例而言，其可以是500nm、700nm、900nm、1100nm或1200nm，当然，也可以是其他厚度，在此不再一一列举。可通过第二介质层4对各金属互连线进行横向支撑，从而提高产品稳定性。
74.在本公开的第一种实施方式中，第一介质层3的材料可以是碳掺杂的氧化硅，第二介质层4的材料可以是氟掺杂的氧化硅，可利用含硅材料、含氟气体和氧气通过高密度等离子体化学沉积工艺在碳掺杂的氧化硅层的表面形成氟掺杂的氧化硅层，即形成含氟氧化硅层，该氟掺杂的氧化硅层中氟离子的掺杂浓度可大于0，小于或等于20％。含氟气体可以是四氟化碳、三氟化氮或六氟化硫等气体，当然，还可以是其他含氟气体，在此不做特殊限定。
75.举例而言，可通过控制含氟气体与氧气的沉积比例，从而在碳掺杂的氧化硅层表面形成致密的含氟氧化硅层，以提高器件稳定性。例如，在材料沉积过程中，含氟气体与氧气的沉积比例可为2.0～3.0，举例而言，其可以是2.0、2.2、2.4、2.6、2.8或3.0，当然，也可以是其他沉积比例，在此不再一一列举。
76.在本公开的第二种实施方式中，第一介质层3的材料可以是氟掺杂的氧化硅，第二介质层4的材料可以是碳掺杂的氧化硅，可利用含硅材料、含碳气体和氧气通过高密度等离子体化学沉积工艺在氟掺杂的氧化硅层的表面形成碳掺杂的氧化硅层，即形成含碳氧化硅层，该碳掺杂的氧化硅层中碳离子的掺杂浓度可大于0，小于或等于20％。含硅材料可为正硅酸乙酯，含碳气体可以是乙炔或丙烯等气体，当然，还可以是其他含碳气体，在此不做特殊限定。
77.举例而言，可通过控制含碳气体与氧气的沉积比例，从而在氟掺杂的氧化硅层表面形成致密的含碳氧化硅层，以提高器件稳定性。例如，在材料沉积过程中，含碳气体与氧气的沉积比例可为2.0～3.0，举例而言，其可以是2.0、2.2、2.4、2.6、2.8或3.0，当然，也可以是其他沉积比例，在此不再一一列举。
78.在本开的一种实施方式中，步骤s150可以包括：控制第二介质层4的沉积速率，以在各金属互连结构21的间隙中形成气隙41，气隙41的顶表面不超过金属互连结构21的顶表面。
79.如图7所示，可在各金属互连结构21的间隙中形成气隙41，由于空气的介电常数远小于氧化硅的介电常数，从而可进一步降低金属互连线之间的寄生电容。气隙41的顶表面不超过金属互连结构21的顶表面，从而可防止在后续封装及实际应用中金属互连线之间产生裂纹，保证器件稳定性。
80.在一实施方式中，第一介质层3的材料为碳掺杂的氧化硅，第二介质层4的材料为氟掺杂的氧化硅，在形成第二介质层4时，可通过控制含氟气体与氧气的沉积比例，在各金属互连结构21的间隙中形成气隙41，在此过程中，可通过调节氧化硅层的沉积速率与含氟气体的蚀刻比例，从而调节气隙41的封口高度，以使气隙41的顶表面不超过金属互连结构21的顶表面。举例而言，在形成气隙41的过程中，含氟气体与氧气的沉积比例可为7.0～8.0，在封口时，含氟气体与氧气的沉积比例可为2.0～3.0。
81.在另一实施方式中，第一介质层3的材料为氟掺杂的氧化硅，第二介质层4的材料为碳掺杂的氧化硅，在形成第二介质层4时，可通过控制含碳气体与氧气的沉积比例，在各金属互连结构21的间隙中形成气隙41在此过程中，可通过调节氧化硅层的沉积速率与含碳气体的蚀刻比例，从而调节气隙41的封口高度，以使气隙41的顶表面不超过金属互连结构21的顶表面。举例而言，在形成气隙41的过程中，含碳气体与氧气的沉积比例可为7.0～8.0，在封口时，含碳气体与氧气的沉积比例可为2.0～3.0。
82.在一实施方式中，本公开的制造方法还可包括：
83.步骤s160，在所述第二介质层背离所述第一介质层的表面形成保护层。
84.如图8所示，保护层5可覆盖于第二介质层4背离第一介质层3的表面，可用于对第二介质层4进行保护。可通过化学气相沉积、物理气相沉积或磁控溅射等方式在第二介质层4背离第一介质层3的表面形成保护层5。
85.保护层5可以是单层或多层结构，其材料可以是绝缘材料，具体而言，可以是氮化硅或氧化硅等，当然，还可以是其他绝缘材料，在此不再一一列举。
86.本公开实施还提供一种半导体器件，如图8所示，该半导体器件包括衬底1、金属布线层2、第一介质层3和第二介质层4，其中：
87.金属布线层2，形成于所述衬底1上，且包括多个间隔分布的金属互连结构21；
88.第一介质层3，形成于各所述金属互连结构21的侧壁及其背离所述衬底1的表面；
89.第二介质层4，覆盖于所述第一介质层3，且所述第二介质层4沉积在各所述金属互连结构21之间的间隙中，所述第一介质层3和所述第二介质层4的材料均为低介电常数的材料。
90.本公开的半导体器件，一方面，由于在各金属互连结构21之间设置了具有低介电常数的第一介质层3，可有效降低金属互连结构21间的寄生电容，降低器件功耗；另一方面，通过在第一介质层3的表面沉积具有较低介电常数的第二介质层4，可通过第一介质层3和第二介质层4同时作用，进一步减小寄生电容，降低器件功耗；同时，由于第二介质层4填充于金属互连结构21之间的间隙，可通过第二介质层4对各金属互连线进行横向支撑，从而提高产品稳定性。
91.如图3所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。
92.衬底1内可形成有多个间隔分布的导电体11，可通过导电体11将衬底1上部的结构与其下部的结构连通。在一实施方式中，导电体11可由导体或半导体材料构成，例如，其材料可以是钨或铜等。具体而言，可通过光刻工艺在衬底1上形成过孔，过孔可为通孔，其横截面可呈圆形、矩形或不规则图像，在此不做特殊限定。可通过化学气相沉积或真空蒸镀等方式在过孔内形成导电体11。
93.可通过化学气相沉积、真空蒸镀、磁控溅射、原子层沉积或其它方式在衬底1的表面形成金属布线层2，且金属布线层2可覆盖各导电体11，并与各导电体11接触连接。金属布线层2可为形成于衬底1上的薄膜，也可以是形成于衬底1上的涂层，其材料可以是金属材料，举例而言，其可以是铝或铜，当然，也可以是其他可作为引线的材料，在此不做特殊限定。
94.如图4所示，可对金属布线层2进行非等向刻蚀，以形成多个间隔分布的金属互连结构21，金属互连结构21的数量可与导电体11的数量相同，并可一一对应的与各导电体11连通。在本公开一实施方式中，金属互连结构21可为形成在后段线互连结构中的最外层金属互连结构21，其可通过导电体11与其他层的金属互连结构连通。
95.在一实施方式中，如图4所示，金属互连结构21的表面还可形成有阻挡层6，该阻挡层6可贴附于金属互连结构21的表面，以防止金属材料扩散至与其相邻的膜层中，同时，该阻挡层6还可具有粘附作用，可用于提高金属互连结构21和与其相邻的膜层之间的粘附性。阻挡层6可以是单层膜结构，也可以是多层叠层设置的膜结构，其材料可为导电材料，举例而言，其可以是钽、钛、氮化钽或氮化钛等，当然，还可以是其他材料，在此不做特殊限定。
96.如图5所示，可通过化学气相沉积、物理气相沉积或磁控溅射等方式在金属互连结构21的侧壁及其背离衬底1的表面形成第一介质层3，同时，第一介质层3还可形成于衬底1上未被金属互连结构21覆盖的表面。第一介质层3可以是形成于金属互连结构21及衬底1表面的薄膜，且可随形贴附于金属互连结构21与衬底1共同构成的结构的表面，其厚度范围可为0～100nm，举例而言，其可以是0nm、20nm、40nm、60nm、80nm或100nm，当然，也可以是其他厚度，在此不再一一列举。
97.第一介质层3的材料可为具有低介电常数的材料，以便降低金属互连结构21之间的寄生电容。举例而言，其可以是碳掺杂的氧化硅层，也可以是氟掺杂的氧化硅层，当然，还
可以是其他具有较低介电常数的材料，在此不再一一列举。
98.在本公开的第一种实施方式中，第一介质层3的材料可以是碳掺杂的氧化硅，可利用含硅材料、含碳气体和氧气通过化学气相沉积的方式在金属互连结构21的侧壁及其背离衬底1的表面形成碳掺杂的氧化硅层，该碳掺杂的氧化硅层中碳离子的掺杂浓度可大于0，小于或等于20％。含硅材料可为正硅酸乙酯，含碳气体可以是乙炔或丙烯等气体，当然，还可以是其他含碳气体，在此不做特殊限定。
99.在本公开的第二种实施方式中，第一介质层3的材料可以是氟掺杂的氧化硅，可利用含硅材料、含氟气体和氧气通过化学气相沉积的方式在金属互连结构21的侧壁及其背离衬底1的表面形成氟掺杂的氧化硅层，该氟掺杂的氧化硅层中氟离子的掺杂浓度可大于0，小于或等于20％。含硅材料可为硅烷，含氟气体可以是四氟化碳、三氟化氮或六氟化硫等气体，当然，还可以是其他含氟气体，在此不做特殊限定。
100.如图6所示，可通过化学气相沉积、物理气相沉积或磁控溅射等方式形成覆盖第一介质层3的第二介质层4。第二介质层4可以是形成于第一介质层3表面的薄膜，其材料可为具有低介电常数的材料，可通过第一介质层3和第二介质层4同时作用，进一步减小寄生电容，降低器件功耗。举例而言，第二介质层4可与第一介质层3的材料不同，其可以是氟掺杂的氧化硅层，也可以是碳掺杂的氧化硅层，当然，还可以是其他具有较低介电常数的材料，在此不再一一列举。
101.第二介质层4可填充于金属互连结构21之间的间隙，并可填满各间隙，且其背离衬底1的表面可高于金属互连结构21背离衬底1的表面，且可为平坦的平面，在一实施方式中，第二介质层4的厚度范围可为500nm～1200nm，举例而言，其可以是500nm、700nm、900nm、1100nm或1200nm，当然，也可以是其他厚度，在此不再一一列举。可通过第二介质层4对各金属互连线进行横向支撑，从而提高产品稳定性。
102.在本公开的第一种实施方式中，第一介质层3的材料可以是碳掺杂的氧化硅，第二介质层4的材料可以是氟掺杂的氧化硅，可利用含硅材料、含氟气体和氧气通过高密度等离子体化学沉积工艺在碳掺杂的氧化硅层的表面形成氟掺杂的氧化硅层，即形成含氟氧化硅层，该氟掺杂的氧化硅层中氟离子的掺杂浓度可大于0，小于或等于20％。含氟气体可以是四氟化碳、三氟化氮或六氟化硫等气体，当然，还可以是其他含氟气体，在此不做特殊限定。
103.在本公开的第二种实施方式中，第一介质层3的材料可以是氟掺杂的氧化硅，第二介质层4的材料可以是碳掺杂的氧化硅，可利用含硅材料、含碳气体和氧气通过高密度等离子体化学沉积工艺在氟掺杂的氧化硅层的表面形成碳掺杂的氧化硅层，即形成含碳氧化硅层，该碳掺杂的氧化硅层中碳离子的掺杂浓度可大于0，小于或等于20％。含硅材料可为正硅酸乙酯。含碳气体可以是乙炔或丙烯等气体，当然，还可以是其他含碳气体，在此不做特殊限定。
104.如图7所示，可在各金属互连结构21的间隙中形成气隙41，由于空气的介电常数远小于氧化硅的介电常数，从而可进一步降低金属互连线之间的寄生电容。气隙41的顶表面不超过金属互连结构21的顶表面，从而可防止在后续封装及实际应用中金属互连线之间产生裂纹，保证器件稳定性。
105.如图8所示，保护层5可覆盖于第二介质层4背离第一介质层3的表面，可用于对第二介质层4进行保护，保护层5可以是单层或多层结构，其材料可以是绝缘材料，具体而言，
可以是氮化硅或氧化硅等，当然，还可以是其他绝缘材料，在此不再一一列举。
106.该半导体器件可以是存储芯片，例如，dram(dynamic random access memory，动态随机存取存储器)，当然，还可以是其它半导体器件，在此不再一一列举。
107.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。