一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管的制作方法

本发明涉及一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管，属于电子元器件、半导体、集成电路领域。
背景技术：
：为了提高电源的效率，达到现代电子追求的绿化科技，如何降低导通阻抗，进一步降低传导损失，并抑制使用时温度的上升，已成为亟待解决的关键问题。而对于传统功率金属氧化物半导体(mosfet)来说，其能力已经无法满足现代电子发展需求，因此近几年开发出一种中低压结构的屏蔽闸沟槽式功率金属氧化物半导体(shieldinggate)，如图1所示，该结构低了导通阻抗，减少了许多传导损失。如图2所示为图1的局部放大图，在生成ipo(interpolyoxide)层后，进一步氧化生成侧边的闸极氧化层(gateox)时,会在ipolayer及gateox间角落处的发生氧化不均的现象，使得在之后的闸极多晶硅(gatepoly)沉积时产生尖端，如图2的b处。该尖端容易在闸极与源极间产生一个弱点，导致闸极氧化层的崩溃，而若其它的设计或工艺流程存在偏差，则汲极与源极间的耐压(bvdss)也容易因尖端处的高电场而导致不稳定的现象，甚至连uis(unclampedinductiveswitching)雪崩电压都有可能因此而变差。技术实现要素：为了解决现有技术存在的技术问题，本发明提供一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管（shieldgatetrenchmosfet），避免在结构中产生尖端多晶硅，进而消除了闸极与源极间之间的弱点，有效解决了闸极和源极间的漏电流在弱点处崩溃的问题，且避免电场在尖端多晶硅发生累积现象，使得晶体管耐电压更为稳定。本发明中主要采用的技术方案为：一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管，包括一外延，所述外延生长在衬底上；一底层氧化层，所述底层氧化层生长在外延上，且呈中空u型结构；一闸极氧化层，所述闸极氧化层生长在外延上，且呈中空半圆形结构，所述闸极氧化层位于所述底层氧化层上方；一源极多晶硅，所述源极多晶硅沉积在底层氧化层的中空u型结构中；一闸极多晶硅，所述闸极多晶硅沉积在闸极氧化层的中空半圆形结构中；一多晶硅闸间层，所述多晶硅闸间层位于闸极氧化层和底层氧化层之间，且所述多晶硅闸间层上表面分别与所述闸极氧化层和闸极多晶硅接触，所述多晶硅闸间层下表面分别与所述底层氧化层和源极多晶硅接触；一p-井区，所述p-井区沉积在闸极氧化层外侧的外延上；一n+井区，所述n+井区位于闸极氧化层顶部两侧，且所述n+井区上表面与p-井区上表面齐平；一介电层，所述介电层位于所述闸极氧化层和p-井区层的上方，一金属层，所述金属层生长在所述介电层上方，且所述金属层底部延伸端穿过介电层延伸至p-井区。优选地，所述源极多晶硅注入底层氧化层的中空u型结构中后，采用化学机械研磨对其表面进行平坦化处理。优选地，经过源极多晶硅蚀刻和底层氧化层蚀刻之后，底层氧化层上端面比源极多晶硅上端面低。优选地，采用热氧化工艺生成的闸极氧化层以及后续沉积的闸极多晶硅经刻蚀后，闸极多晶硅上端面低于闸极氧化层上端面。有益效果：本发明提供一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管，制造简单，由于多晶硅没有尖端外型，不易累积电场，有效解决了闸极和源极间的漏电流在弱点处崩溃的问题，使得晶体管耐电压更为稳定，同时不会增加阻抗的负担，耐电压部分也维持高档不变。附图说明图1为现有金属氧化物半导体的结构图；图2为图1中a的局部放大图；图3为本发明的整体结构图；图4为本发明的步骤1的结构图；图5为本发明的步骤2的结构图；图6为本发明的步骤3的结构图；图7为本发明的步骤4的结构图；图8为本发明的步骤5的结构图；图中：外延1、底层氧化层2、闸极氧化层3、源极多晶硅4、闸极多晶硅5、多晶硅闸间层6、p-井区7、n+井区8、介电层9、金属层10。具体实施方式为了使本
技术领域：
的人员更好地理解本申请中的技术方案，下面对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管，包括一外延1，所述外延1生长在衬底上；一底层氧化层2，所述底层氧化层2生长在外延1上，且呈中空u型结构；一闸极氧化层3，所述闸极氧化层3生长在外延1上，且呈中空半圆形结构，所述闸极氧化层3位于所述底层氧化层2上方；一源极多晶硅4，所述源极多晶硅4沉积在底层氧化层2的中空u型结构中；一闸极多晶硅5，所述闸极多晶硅5沉积在闸极氧化层3的中空半圆形结构中；一多晶硅闸间层6，所述多晶硅闸间层6位于闸极氧化层3和底层氧化层2之间，且所述多晶硅闸间层6上表面分别与所述闸极氧化层3和闸极多晶硅5接触，所述多晶硅闸间层6下表面分别与所述底层氧化层2和源极多晶硅4接触；一p-井区7，所述p-井区7沉积在闸极氧化层3外侧的外延1上；一n+井区8，所述n+井区8位于闸极氧化层3顶部两侧，且所述n+井区8上表面与p-井区7上表面和闸极氧化层3上表面齐平；一介电层9，所述介电层9位于所述闸极氧化层3和p-井区层7的上方；一金属层10，所述金属层10生长在所述介电层9上方，且所述金属层10底部延伸端穿过介电层9延伸至p-井区7。优选地，所述源极多晶硅4注入底层氧化层2的中空u型结构中后，采用化学机械研磨对其表面进行平坦化处理。优选地，经过源极多晶硅4蚀刻和底层氧化层2蚀刻之后，底层氧化层2上端面比源极多晶硅4上端面低。优选地，采用热氧化工艺生成的闸极氧化层3以及后续沉积的闸极多晶硅5经刻蚀后，闸极多晶硅5上端面低于闸极氧化层3上端面。本发明的制造工艺流程如下：步骤1：对外延1使用第一道trench光罩后，依次在外延上使用硝酸(hno3)及氢氟酸(hf)的混合液来进行等向性的湿蚀刻及以气态的化学蚀刻剂来和外延硅产生反应的电浆非等向性干蚀刻形成酒杯状的蚀刻结构，如图4所示；步骤2：利用水蒸气作为硅的氧化源，并以900℃~1200℃热氧化的工艺制程在酒杯状的蚀刻结构中形成底层氧化层2后，再以低压化学气相沉积法(lpcvd)沉积内掺杂浓度约为1e17cm-3-1e19cm-3的多晶硅作为源极多晶硅4，加以化学机械研磨(cmp)后如图5所示；步骤3：依次对源极多晶硅4和底层氧化层2进行湿蚀刻，同样以硝酸(hno3)及氢氟酸(hf)的混合液来蚀刻源极多晶硅4，而以单纯的氢氟酸(hf)来蚀刻底层氧化层2，为了完全将延着酒杯状的氧化层清除，如图6所示，所以底层氧化层2的上表面比源极多晶硅4上表面低；步骤4：采用热氧化工艺同步形成多晶硅闸间层6及闸极氧化层3，使用的氧化源为纯氧，温度同样介于900℃-1200℃，如图7所示；步骤5：同样以低压化学气相沉积法(lpcvd)再次进行闸极多晶硅5沉积，并以硝酸(hno3)及氢氟酸(hf)的混合液对其进行湿蚀刻后，如图8所示；步骤6：后续的工艺制程和一般制程无异，经由p-井区及n+井区的布值(能量约为50kev~100kev，而浓度约为1e13cm-3~1e16cm-3)、900℃~1200℃的退火、ild介电质薄膜厚度为10000å及金属层厚度4um，沉积后形成图3的完整结构。本发明仅仅于原本的制程工艺中在硅的干式蚀刻前使用一道湿式蚀刻，最后便可做出一个酒杯式(wineglass)的结构，如图3所示，此结构避免了原始结构中会产生的尖端多晶硅（如图2所示），因此电场不会轻易累积于此处，不仅耐电压更为稳定，其闸源极间的漏电流也没有弱点处供其崩溃。此新结构利用了简单的工艺制程就可改善其原结构的弱点，但其特性并无太大变化，不仅不会增加阻抗的负担，而且耐电压部分也维持高档不变。本发明中，制作流程中的湿蚀刻及干蚀刻条件属于常规技术，本领域技术人员可根据实际需求进行条件选择。本发明中沟槽生成的深度、底层氧化层的厚度、多晶硅闸间层的厚度与闸极氧化层的厚度，本领域技术人员可根据实际情况进行选择。表1100v产品仿真的结果对比表位置该处最大电场(v/cm)元件耐压(v)b1.09e06106c2.3e05109如表1所示，以100v产品为例，提供了本发明的晶体管和现有产品仿真结果，由表可知，两者的耐电压相近，但是现有产品(图2)在b处的最大电场要远大于本发明(图3)在c处的最大电场。这是由于本发明的多晶硅结构如图3的c处所示，并不存在如图2的b处所示的尖端结构，因而不易累积电场，有效解决了闸极和源极间的漏电流在弱点处崩溃的问题，使得晶体管耐电压更为稳定，同时不会增加阻抗的负担，耐电压部分也维持高档不变。以上所述仅是本发明的优选实施方式，应当指出，对于本
技术领域：
的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。当前第1页12