显示装置的制作方法

显示装置
[0001]
相关申请的交叉引用
[0002]
本申请要求于2019年9月4日在韩国知识产权局递交的韩国专利申请第10-2019-0109577号的权益，其公开通过引用以其整体并入本文。
技术领域
[0003]
本公开的示例性实施方式涉及显示装置和制造其的方法。


背景技术：

[0004]
显示装置是视觉地显示数据的设备。近来，显示装置的应用已经变得更多样化。而且，随着显示装置变得更薄和更轻，它们的使用范围已经大大扩展。
[0005]
为了保护显示区域免受外部水分和杂质影响，可以用封装构件将显示装置的显示区域封装。近来，随着对于轻薄和柔性显示装置的需求增加，替代金属或玻璃的包括柔性有机绝缘层和/或柔性无机绝缘层的薄膜封装层已经被用作封装构件。然而，在形成作为封装构件的薄膜封装层的工艺之后的后续工艺期间，可出现其中薄膜封装层从显示装置的背板剥落的缺陷。


技术实现要素：

[0006]
本公开的示例性实施方式包括显示装置和制造其的方法，其中减少了薄膜封装层从显示装置的背板剥落的缺陷。然而，应理解，本文描述的示例性实施方式应仅以描述性意义考虑而非为了限制本公开。
[0007]
另外的方面将部分地在随后的描述中阐述，并且部分地将从描述中显而易见，或者可以通过本公开示例性实施方式的实践而获知。
[0008]
根据本公开的示例性实施方式，显示装置包括：位于基板之上的显示区域，显示区域包括多个像素，多个像素中的每一个包括第一电极、第二电极以及包括发射层并且布置在第一电极和第二电极之间的中间层；像素限定层，该像素限定层覆盖多个像素中的每一个的第一电极的边缘；第一间隔件，该第一间隔件布置在像素限定层上并且包括第一部分和第二部分，第一间隔件的第一部分具有朝向基板增加的宽度，并且第一间隔件的第二部分布置在第一间隔件的第一部分和基板之间并且具有朝向基板减小的宽度；以及在多个像素之间与第一电极分离布置的第一孔，第一孔形成在第一间隔件的第二部分和像素限定层中。
[0009]
中间层和第二电极可以位于第一孔内侧。
[0010]
发射层可以位于第一电极上并且可以不位于第一孔内侧。
[0011]
显示装置可以进一步包括封装多个像素的薄膜封装层，其中薄膜封装层可以包括第一无机封装层、第二无机封装层以及位于第一无机封装层和第二无机封装层之间的有机封装层，第一无机封装层可以覆盖位于第一孔内侧的第二电极和第一孔的整个内表面，并且有机封装层可以填充第一孔的整个内部分。
[0012]
像素限定层可以包括与第一间隔件的材料相同的材料。
[0013]
显示装置可以进一步包括在基板和像素限定层之间从基板起顺序地布置的第一平坦化层和第二平坦化层，并且第一孔可以延伸至第二平坦化层中。
[0014]
显示装置可以进一步包括布置在第一孔的底部表面下方的第一防蚀刻层。
[0015]
显示装置可以进一步包括位于基板和第一平坦化层之间的薄膜晶体管，以及位于第一平坦化层和第二平坦化层之间并配置为将薄膜晶体管连接至第一电极的连接线，其中第一防蚀刻层可以包括与连接线的材料相同的材料。
[0016]
第一非显示区域可以位于显示区域外侧，像素限定层可以从显示区域延伸至第一非显示区域，并且显示装置可以进一步包括：第二间隔件，该第二间隔件布置在第一非显示区域的像素限定层上，包括与第一间隔件的材料相同的材料，并且包括第一部分和第二部分，第二间隔件的第一部分具有朝向基板增加的宽度，并且第二间隔件的第二部分布置在第二间隔件的第一部分和基板之间并具有朝向基板减小的宽度；以及位于第一非显示区域中的第二孔，该第二孔形成在第二间隔件的第二部分和像素限定层中。
[0017]
中间层和第二电极可以延伸至第一非显示区域并且可以位于第二孔内侧。
[0018]
第一无机封装层、有机封装层和第二无机封装层可以延伸至第一非显示区域，第一无机封装层可以覆盖位于第二孔内侧的第二电极和第二孔的整个内表面，并且有机封装层可以填充第二孔的整个内部分。
[0019]
显示装置可以进一步包括位于第一非显示区域中的电源电压线，电源电压线围绕显示区域的一部分，其中延伸至第一非显示区域的第二电极可以电连接至电源电压线。
[0020]
显示装置可以进一步包括各自位于第一非显示区域中的第一挡坝部分和第二挡坝部分，其中第一挡坝部分和第二挡坝部分可以各自包括包含与第二间隔件和像素限定层的材料相同的材料的层，并且第二挡坝部分可以包覆电源电压线的端部部分。
[0021]
显示装置可以进一步包括在基板和像素限定层之间的第一非显示区域中从基板起顺序地布置的第一平坦化层和第二平坦化层，其中第二孔可以延伸至第二平坦化层中。
[0022]
显示装置可以进一步包括布置在第二孔的底部表面下方的第二防蚀刻层。
[0023]
第二非显示区域可以围绕形成在显示区域内侧的开口，并且在第二非显示区域中的显示装置可以进一步包括：包含与显示区域的像素限定层的材料相同的材料的基底层；位于基底层上的第三间隔件，该第三间隔件包括与第一间隔件的材料相同的材料，并且包括第一部分和第二部分，第三间隔件的第一部分具有朝向基板增加的宽度，并且第三间隔件的第二部分布置在第三间隔件的第一部分和基板之间并且具有朝向基板减小的宽度；以及位于第二非显示区域中的第三孔，第三孔形成在第三间隔件的第二部分和基底层中。
[0024]
显示装置可以进一步包括在第二非显示区域中穿过基板的一部分的槽。
[0025]
中间层和第二电极可以延伸至第二非显示区域并且可以位于第三孔和槽内侧。
[0026]
第一无机封装层、有机封装层和第二无机封装层可以延伸至第二非显示区域，并且第一无机封装层和第二无机封装层可以覆盖位于第三孔和槽内侧的第二电极以及第三孔和槽的整个内表面。
[0027]
根据本公开的示例性实施方式，显示装置包括：显示区域，该显示区域位于基板之上并且包括多个像素，多个像素中的每一个包括第一电极、第二电极以及包括发射层并且位于第一电极和第二电极之间的中间层；非显示区域，该非显示区域位于基板之上并位于
显示区域外侧；薄膜封装层，该薄膜封装层封装多个像素并包括第一无机封装层、第二无机封装层以及位于第一无机封装层和第二无机封装层之间的有机封装层；像素限定层，该像素限定层覆盖第一电极的边缘并从显示区域延伸至非显示区域；第一间隔件，该第一间隔件位于显示区域中的像素限定层上；第二间隔件，该第二间隔件位于非显示区域中的像素限定层上，包括与第一间隔件的材料相同的材料并且包括第一部分和第二部分，第二间隔件的第一部分具有朝向基板增加的宽度，并且第二间隔件的第二部分布置在第二间隔件的第一部分和基板之间并且具有朝向基板减小的宽度；以及位于非显示区域中的孔，孔形成在第二间隔件的第二部分和像素限定层中。
[0028]
中间层的除了形成在显示区域中的发射层之外的一部分，以及第二电极可以延伸至非显示区域并且可以位于孔内侧，第一无机封装层可以延伸至非显示区域以覆盖位于孔内侧的第二电极以及孔的整个内表面，并且有机封装层可以填充孔的整个内部分。
[0029]
第一无机封装层、有机封装层和第二无机封装层可以延伸至非显示区域，第一无机封装层可以覆盖位于孔内侧的第二电极和孔的整个内表面，并且有机封装层可以填充孔的整个内部分。
[0030]
显示装置可以进一步包括在基板和像素限定层之间的非显示区域中从基板起顺序地布置的第一平坦化层和第二平坦化层，其中孔可以延伸至第二平坦化层中。
[0031]
显示装置可以进一步包括布置在孔的底部表面下方的防蚀刻层。
[0032]
根据本公开的示例性实施方式，显示装置包括：显示区域，该显示区域位于基板之上并且包括多个像素，多个像素中的每一个包括第一电极、第二电极以及包括发射层并且位于第一电极和第二电极之间的中间层；像素限定层，该像素限定层覆盖第一电极的边缘；第一间隔件，该第一间隔件位于显示区域中的像素限定层上；薄膜封装层，该薄膜封装层布置在像素限定层和第一间隔件上并包括第一无机封装层、第二无机封装层以及位于第一无机封装层和第二无机封装层之间的有机封装层；非显示区域，该非显示区域围绕形成在显示区域内侧的开口；基底层，该基底层位于非显示区域中并包括与像素限定层的材料相同的材料；第二间隔件，该第二间隔件位于基底层上，包括与第一间隔件的材料相同的材料，并且包括第一部分和第二部分，第二间隔件的第一部分具有朝向基板增加的宽度，并且第二间隔件的第二部分布置在第二间隔件的第一部分和基板之间并具有朝向基板减小的宽度；以及位于非显示区域中的孔，孔形成在第二间隔件的第二部分和基底层中。
[0033]
显示装置可以进一步包括在非显示区域中穿过基板的一部分的槽。
[0034]
中间层和第二电极可以延伸至非显示区域并且可以位于孔和槽内侧。
[0035]
第一无机封装层、有机封装层和第二无机封装层可以延伸至非显示区域，并且第一无机封装层和第二无机封装层可以覆盖位于孔和槽内侧的第二电极以及孔和槽的整个内表面。
[0036]
根据本公开的示例性实施方式，制造显示装置的方法，该显示装置包括包含多个像素的显示区域以及封装显示区域的薄膜封装层，多个像素中的每一个包括第一电极、第二电极以及包括发射层并且位于第一电极和第二电极之间的中间层，该方法包括：在基板之上形成像素限定层和第一间隔件，像素限定层覆盖第一电极的边缘，并且第一间隔件在像素限定层上；形成屏障层以覆盖像素限定层和第一间隔件，并且通过图案化屏障层而暴露像素限定层和第一间隔件的部分表面；在暴露的像素限定层和第一间隔件中形成第一
孔，第一孔与第一电极分离；移除屏障层；在第一孔内侧和外侧形成中间层和第二电极使得中间层和第二电极在第一孔内侧和外侧断开；在第一孔内侧和外侧形成薄膜封装层的第一无机封装层使得第一无机封装层在第一孔内侧和外侧连接；以及形成薄膜封装层的有机封装层使得有机封装层填充第一孔的内侧。
[0037]
像素限定层可以包括与第一间隔件的材料相同的材料，并且可以在相同工艺期间形成像素限定层和第一间隔件。
[0038]
该方法可以进一步包括：在基板和像素限定层之间形成从基板起顺序地布置的第一平坦化层和第二平坦化层；在第一平坦化层上形成第一防蚀刻层；以及将第一孔延伸至第二平坦化层中并延伸至第一防蚀刻层。
[0039]
该方法可以进一步包括：将像素限定层延伸至显示区域外侧的第一非显示区域；在第一非显示区域中的像素限定层上形成第二间隔件，第二间隔件包括与第一间隔件的材料相同的材料；用屏障层覆盖在第一非显示区域中的像素限定层以及第二间隔件，并且通过图案化屏障层暴露像素限定层和第二间隔件的部分表面；在暴露的像素限定层和第二间隔件中形成第二孔；移除屏障层；在第二孔内侧和外侧形成中间层和第二电极使得中间层和第二电极在第二孔内侧和外侧断开；在第二孔内侧和外侧形成第一无机封装层使得第一无机封装层在第二孔内侧和外侧连接而不断开；以及形成有机封装层使得有机封装层填充第二孔的内侧。
[0040]
第一非显示区域中的像素限定层可以包括与第二间隔件的材料相同的材料，并且第一非显示区域中的像素限定层和第二间隔件可以在相同工艺期间形成。
[0041]
该方法可以进一步包括：在第一非显示区域中，在基板和像素限定层之间形成从基板起顺序地布置的第一平坦化层和第二平坦化层；在第一平坦化层上形成第二防蚀刻层；以及将第二孔延伸至第二平坦化层中并延伸至第二防蚀刻层。
[0042]
该方法可以进一步包括：在围绕显示区域内侧形成的开口的第二非显示区域中形成基底层，基底层包括与像素限定层的材料相同的材料；在基底层上形成第三间隔件，第三间隔件包括与第一间隔件的材料相同的材料；用屏障层覆盖基底层和第三间隔件，并且通过图案化屏障层暴露基底层和第三间隔件的部分表面；在暴露的基底层和第三间隔件中形成第三孔；移除屏障层；在第三孔内侧和外侧形成中间层和第二电极使得中间层和第二电极在第三孔内侧和外侧断开；以及在第三孔内侧和外侧形成第一无机封装层和第二无机封装层，使得第一无机封装层和第二无机封装层在第三孔内侧和外侧连接而不断开。
[0043]
基底层可以包括与第三间隔件的材料相同的材料，并且基底层和第三间隔件可以在相同工艺期间形成。
[0044]
该方法可以进一步包括在形成第三孔的同时形成穿过基板的一部分的槽。
[0045]
该方法可以进一步包括：在槽内侧和外侧形成中间层和第二电极使得中间层和第二电极在槽内侧和外侧断开；以及在槽内侧和外侧形成第一无机封装层和第二无机封装层，使得第一无机封装层和第二无机封装层在槽内侧和外侧连接而不断开。
[0046]
根据本公开的示例性实施方式，显示装置包括：位于基板之上的显示区域，显示区域包括多个像素，多个像素中的每一个包括第一电极、第二电极以及包括发射层并且布置在第一电极和第二电极之间的中间层；像素限定层，该像素限定层覆盖多个像素中的每一个的第一电极的边缘；第一间隔件，该第一间隔件布置在像素限定层上并且包括第一部分
和第二部分，并且第一间隔件的第二部分布置在第一间隔件的第一部分和基板之间；以及在显示区域中与第一电极分离布置的第一孔，第一孔形成在第一间隔件的第二部分和像素限定层中，其中第一孔具有第一上端部和第二上端部，第一上端部距基板的第一高度不同于第二上端部距基板的第二高度。
[0047]
第一间隔件的第一部分可以具有朝向基板增加的宽度，并且第一间隔件的第二部分可以具有朝向基板减小的宽度。
[0048]
第一高度可以与像素限定层的顶部表面距基板的高度相同，并且第二高度与第一间隔件的第二部分的顶部表面距基板的高度相同。
[0049]
第一高度可以小于第二高度。
附图说明
[0050]
本公开的上述和其他特征方面和特征将从结合所附附图的以下描述中更显而易见，其中：
[0051]
图1是根据本公开的示例性实施方式的显示装置的平面图；
[0052]
图2a和图2b是根据本公开的示例性实施方式的显示装置中包括的一个像素的示例的等效电路图；
[0053]
图3是图1的区iii的平面图；
[0054]
图4是沿着图3的线iva-ivb截取的显示装置的截面图；
[0055]
图5是对应于图4的区v的像素限定层和第一间隔件的形状的截面图；
[0056]
图6a至图6f是根据本公开的示例性实施方式的在图4的区v中形成第一孔的制造工艺的截面图；
[0057]
图7是根据本公开的示例性实施方式的显示装置的一部分的截面图；
[0058]
图8是根据本公开的示例性实施方式的显示装置的一部分的截面图；
[0059]
图9是根据本公开的示例性实施方式的显示装置的一部分的截面图；
[0060]
图10是沿着图1的线xa-xb截取的显示装置的截面图；
[0061]
图11是根据本公开的示例性实施方式的显示装置的一部分的截面图；
[0062]
图12是图11的区xii的截面图；
[0063]
图13是图11的区xiii的截面图；并且
[0064]
图14a至图14f是根据本公开的示例性实施方式的制造图11的显示装置的工艺的截面图。
[0065]
因为图1至图14f中的附图旨在为了说明性目的，所以附图中的元件不一定按比例绘制。例如，为了清楚目的，可以放大或夸大一些元件。
具体实施方式
[0066]
现在将详细参考本公开的示例性实施方式，其示例在所附附图中示出，其中遍及全文相同的附图标记指相同的元件。就此而言，本示例性实施方式可以具有不同的形式并且不应解释为限定于本文阐述的描述。因此，下面通过参考图，只是描述示例性实施方式以解释本公开的方面。如本文使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和全部组合。遍及本公开，表达“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两
者、b和c两者、a、b和c的全部，或其变形。在本说明书中，表达“a和b中的至少一个”指示仅a、仅b、a和b两者，或其变形。
[0067]
将理解，尽管术语“第一”、“第二”等在本文用于描述各种组件，但这些组件不应受这些术语的限制。这些组件仅用于区分一个组件与另一个组件。
[0068]
如本文使用的，单数形式“一(a)”、“一个(an)”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
[0069]
将进一步理解，本文使用的术语“包括(comprises)”和/或“包括(comprising)”表明存在所陈述的特征或组件，但是不排除存在或添加一个或多个其他特征或组件。
[0070]
将理解，当层、区或组件被称为“形成在”另一层、区或组件“上”时，其可以直接或间接形成在另一层、区或组件上。即，例如，可以存在中间层、区或组件。
[0071]
当可以不同地实施某一示例性实施方式时，可以与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。
[0072]
将理解，当层、区或组件被称为“连接”至另一层、区或组件时，其可以“直接连接”至另一层、区或组件，和/或可以“间接连接”至另一层、区或组件，在它们之间插入其他层、区或组件。例如，将理解，当层、区或组件被称为“电连接”至另一层、区或组件时，其可以“直接电连接”至另一层、区或组件，和/或可以“间接电连接”至另一层、区或组件，在它们之间插入其他层、区或组件。
[0073]
根据本公开的示例性实施方式的显示装置是显示图像的设备并且可以是各种设备，例如液晶显示器、电泳显示器、有机发光显示器、无机发光显示器、场致发射显示器、表面传导电子发射体显示器、等离子体显示器和阴极射线显示器。
[0074]
下文中，尽管根据本公开的示例性实施方式的显示装置被描述为有机发光显示装置作为示例，但根据本公开的显示装置不限于此并且可以是各种显示装置。
[0075]
图1是根据本公开的示例性实施方式的显示装置1的平面图，图2a和图2b是根据本公开的示例性实施方式的显示装置1中包括的一个像素的示例的等效电路图，图3是图1的区iii的平面图，并且图4是沿着图3的线iva-ivb截取的显示装置1的截面图。
[0076]
参考图1，显示装置1包括布置在基板100之上的显示区域da。显示区域da包括连接至数据线dl和扫描线sl的像素p，数据线dl在第一方向上延伸，并且扫描线sl在与第一方向相交的第二方向上延伸。每个像素p可以连接至在第一方向上延伸的驱动电压线pl。在本公开的示例性实施方式中，多个像素p可以以矩阵形状布置，但是本公开不限于此。例如，多个像素p可以以蜂窝状(pentile)矩阵形状或菱形形状布置。
[0077]
一个像素p可以发射例如红光、绿光、蓝光或白光，并且可以包括例如有机发光二极管。而且，每个像素p可以进一步包括比如薄膜晶体管和电容器的元件。显示区域da可以使用从像素p发射的光而提供预定图像。例如，在显示区域da中，可以布置多个像素p，例如像素的阵列，并且可以经像素的阵列显示预定图像。
[0078]
显示装置1可以包括其中不布置发射光的像素p的非显示区域nda。非显示区域nda可以包括第一非显示区域nda1和第二非显示区域nda2，第一非显示区域nda1布置在显示区域da外侧并围绕显示区域da，并且第二非显示区域nda2围绕开口区域oa，开口区域oa至少部分地被显示区域da围绕。例如，如图1中显示，第二非显示区域nda2和开口区域oa完全被
显示区域da围绕。然而，本公开不限于此。例如，在本公开的示例性实施方式中，开口区域oa的一部分未被显示区域da围绕。
[0079]
第一电源电压线10和第二电源电压线20可以布置在第一非显示区域nda1中，第二电源电压线20提供与第一电源电压线10的电压不同的电压。
[0080]
第一电源电压线10可以包括各自布置在显示区域da的一侧上的第一主电压线11和第一连接线12。例如，在其中显示区域da是矩形的情况下，第一主电压线11可以布置为对应于显示区域da的侧中的一个。第一连接线12可以在第一方向上从第一主电压线11延伸，并且可以连接至端子单元30的第一端子32。
[0081]
第二电源电压线20可以包括第二主电压线21和第二连接线22，第二主电压线21围绕第一主电压线11的两个相对端部部分并且部分地围绕显示区域da，并且第二连接线22在第一方向上从第二主电压线21延伸。例如，在其中显示区域da是矩形的情况下，第二主电压线21可以沿着第一主电压线11的两个相对端部部分以及显示区域da的除了与第一主电压线11相邻的一侧以外的其余侧延伸。第二连接线22在平行于第一连接线12的第一方向上延伸并连接至端子单元30的第二端子33。第二电源电压线20可以弯曲以围绕第一电源电压线10的端部部分。
[0082]
端子单元30布置在基板100的一个端部部分上并包括多个端子，即，第一端子32、第二端子33和第三端子31。端子单元30可以通过不被绝缘层覆盖而暴露并电连接至控制器，比如柔性印刷电路板(fpcb)或驱动器集成电路(ic)芯片。在本公开的示例性实施方式中，fpcb可以电连接至位于第一非显示区域nda1中显示装置1的一侧处的端子单元30。fpcb可以弯曲并电连接至显示装置1。因此，用作控制器的fpcb可以通过端子单元30将信号输出至显示装置1或者从显示装置1接收信号。
[0083]
控制器可以配置为将从外侧传输的多个图像信号转换为多个图像数据信号，并通过第三端子31将多个图像数据信号传输至显示区域da。而且，控制器可以配置为接收垂直同步信号、水平同步信号和时钟信号，产生用于控制第一栅驱动器和第二栅驱动器的操作的控制信号，并通过端子将所产生的控制信号传输至第一栅驱动器和第二栅驱动器。由控制器产生的控制信号中的每一个可以包括用于控制第一栅驱动器和第二栅驱动器的操作的垂直启动信号，以及用于确定信号的输出时序的至少一个时钟信号。
[0084]
控制器可以配置为分别通过第一端子32和第二端子33将不同的电压传输至第一电源电压线10和第二电源电压线20。
[0085]
第一电源电压线10可以将第一电源电压elvdd(见图2a和图2b)提供至每个像素p，并且第二电源电压线20可以将第二电源电压elvss(见图2a和图2b)提供至每个像素p。
[0086]
可以通过连接至第一电源电压线10的驱动电压线pl，将第一电源电压elvdd提供至每个像素p。可以将第二电源电压elvss提供至向每个像素p提供的有机发光二极管oled(见图2a和图2b)的阴极。在该情况下，第二电源电压线20的第二主电压线21可以在第一非显示区域nda1中连接至有机发光二极管oled的阴极。
[0087]
扫描驱动器、数据驱动器等可以进一步布置在第一非显示区域nda1中，扫描驱动器将扫描信号提供至每个像素p的扫描线sl，并且数据驱动器将数据信号提供至每个像素p的数据线dl。数据驱动器可以位于基板100的一个边缘上，或者可以位于电连接至位于第一非显示区域nda1中的显示装置1的一侧处的端子单元30的fpcb上。
[0088]
第一挡坝部分110可以在第一非显示区域nda1中与第二挡坝部分120分离，第一挡坝部分110和第二挡坝部分120各自围绕显示区域da。
[0089]
第一挡坝部分110和第二挡坝部分120可以用作在通过使用喷墨工艺形成包括有机材料(比如构成薄膜封装层400(见图4)的单体)的有机封装层420(见图4和图8)的同时阻挡有机材料在基板100边缘方向上流动的挡坝。因此，第一挡坝部分110和第二挡坝部分120可以防止有机封装层420的边缘尾部形成在基板100的边缘处(见图8)。如图1中显示，第一挡坝部分110和第二挡坝部分120可以围绕显示区域da。
[0090]
参考图2a，每个像素p包括像素电路pc和连接至像素电路pc的有机发光二极管oled，像素电路pc连接至扫描线sl和数据线dl。每个像素p可以发射例如红光、绿光或蓝光，或者经有机发光二极管oled发射红光、绿光、蓝光或白光。
[0091]
像素电路pc包括驱动薄膜晶体管t1、开关薄膜晶体管t2和存储电容器cst。用于控制像素p导通和截止的开关薄膜晶体管t2配置为响应于通过扫描线sl输入的扫描信号sn而将通过数据线dl输入的数据信号dm传输至驱动薄膜晶体管t1。
[0092]
存储电容器cst连接至开关薄膜晶体管t2和驱动电压线pl，并且可以配置为存储对应于在从开关薄膜晶体管t2传输的电压和供应至驱动电压线pl的第一电源电压elvdd(或驱动电压)之间的差的电压。
[0093]
驱动薄膜晶体管t1连接至驱动电压线pl和存储电容器cst，并且可以配置为响应于存储在存储电容器cst中的电压而控制从驱动电压线pl流过有机发光二极管oled的驱动电流。有机发光二极管oled可以配置为根据驱动电流发射具有预定亮度的光。可以根据存储在存储电容器cst中的电压的量而确定驱动薄膜晶体管t1的导通时间。驱动薄膜晶体管t1随后可以在导通时间期间向有机发光二极管oled提供通过驱动电压线pl传送的第一电源电压elvdd。
[0094]
尽管图2a中显示了像素电路pc包括两个薄膜晶体管和一个存储电容器，但本公开不限于此。例如，像素电路pc可以包括三个、四个、五个、六个、七个或更多个晶体管，替代上述两个晶体管。而且，可以在像素电路pc中包括多于一个存储电容器。
[0095]
参考图2b，像素电路pc可以包括驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、第一发射控制薄膜晶体管t5、第二发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7。
[0096]
尽管图2b中显示了每个像素p包括信号线sln、sln-1、el和dl，初始化电压线vl，以及驱动电压线pl，但本公开不限于此。例如，在本公开的示例性实施方式中，信号线sln、sln-1、el和dl中的至少一个和/或初始化电压线vl可以由彼此相邻的像素共享。
[0097]
驱动薄膜晶体管t1的漏电极可以通过第二发射控制薄膜晶体管t6而电连接至有机发光二极管oled的阳极(例如，像素电极)。驱动薄膜晶体管t1配置为取决于开关薄膜晶体管t2的开关操作而接收数据信号dm，并将驱动电流供应至有机发光二极管oled。
[0098]
开关薄膜晶体管t2的栅电极连接至第一扫描线sln，并且开关薄膜晶体管t2的源电极连接至数据线dl。开关薄膜晶体管t2的漏电极可以连接至驱动薄膜晶体管t1的源电极，并通过第一发射控制薄膜晶体管t5而同时连接至驱动电压线pl。
[0099]
开关薄膜晶体管t2响应于通过第一扫描线sln传输的第一扫描信号sn而导通，并配置为执行将通过数据线dl传输的数据信号dm传输至驱动薄膜晶体管t1的源电极的开关
操作。
[0100]
补偿薄膜晶体管t3的栅电极可以连接至第一扫描线sln。补偿薄膜晶体管t3的源电极可以连接至驱动薄膜晶体管t1的漏电极，并通过第二发射控制薄膜晶体管t6而同时连接至有机发光二极管oled的像素电极。补偿薄膜晶体管t3的漏电极可以同时连接至存储电容器cst的电极中的一个、第一初始化薄膜晶体管t4的源电极和驱动薄膜晶体管t1的栅电极。补偿薄膜晶体管t3响应于通过第一扫描线sln传输的第一扫描信号sn而导通，并配置为通过将驱动薄膜晶体管t1的栅电极连接至驱动薄膜晶体管t1的漏电极而二极管连接驱动薄膜晶体管t1。
[0101]
第一初始化薄膜晶体管t4的栅电极可以连接至第二扫描线sln-1(也被称为前一扫描线)。第一初始化薄膜晶体管t4的漏电极可以连接至初始化电压线vl。第一初始化薄膜晶体管t4的源电极可以同时连接至存储电容器cst的电极中的一个、补偿薄膜晶体管t3的漏电极和驱动薄膜晶体管t1的栅电极。第一初始化薄膜晶体管t4可以响应于通过第二扫描线sln-1传输的第二扫描信号sn-1而导通，并配置为将初始化电压vint传输至驱动薄膜晶体管t1的栅电极，从而执行将驱动薄膜晶体管t1的栅电极的电压初始化的初始化操作。
[0102]
第一发射控制薄膜晶体管t5的栅电极可以连接至发射控制线el。第一发射控制薄膜晶体管t5的源电极可以连接至驱动电压线pl。第一发射控制薄膜晶体管t5的漏电极连接至驱动薄膜晶体管t1的源电极和开关薄膜晶体管t2的漏电极。
[0103]
第二发射控制薄膜晶体管t6的栅电极可以连接至发射控制线el。第二发射控制薄膜晶体管t6的源电极可以连接至驱动薄膜晶体管t1的漏电极和补偿薄膜晶体管t3的源电极。第二发射控制薄膜晶体管t6的漏电极可以电连接至有机发光二极管oled的像素电极。第一发射控制薄膜晶体管t5和第二发射控制薄膜晶体管t6响应于通过发射控制线el接收的发射控制信号en而同时导通，第一电源电压elvdd传输至有机发光二极管oled，并且驱动电流流过有机发光二极管oled。
[0104]
第二初始化薄膜晶体管t7的栅电极可以连接至第二扫描线sln-1。第二初始化薄膜晶体管t7的源电极可以连接至有机发光二极管oled的像素电极。第二初始化薄膜晶体管t7的漏电极可以连接至初始化电压线vl。第二初始化薄膜晶体管t7可以响应于通过第二扫描线sln-1传输的第二扫描信号sn-1而导通以初始化有机发光二极管oled的像素电极。
[0105]
尽管图2b中显示了第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7连接至第二扫描线sln-1，但本公开不限于此。例如，在本公开的示例性实施方式中，第一初始化薄膜晶体管t4可以连接至第二扫描线sln-1(其为前一扫描线)并响应于第二扫描信号sn-1而驱动，并且第二初始化薄膜晶体管t7可以连接至单独的信号线(例如下一扫描线)并响应于通过该单独的信号线传输的信号而驱动。
[0106]
存储电容器cst的电极中的一个可以同时连接至驱动薄膜晶体管t1的栅电极、补偿薄膜晶体管t3的漏电极和第一初始化薄膜晶体管t4的源电极。存储电容器cst中的另一个电极可以连接至驱动电压线pl。在本公开的示例性实施方式中，可以形成另外的电容器以使在驱动薄膜晶体管t1的栅电极上的电位通过第一扫描信号sn的电压而增加至预定水平。另外的电容器的一个端部可以连接至第一扫描线sln，并且另外的电容器的另一个端部可以连接至补偿薄膜晶体管t3的漏电极和驱动薄膜晶体管t1的栅电极。
[0107]
有机发光二极管oled的相对电极(例如阴极)配置为接收第二电源电压elvss(或
公共电源电压)。有机发光二极管oled接收来自驱动薄膜晶体管t1的驱动电流，并发射光以显示图像。
[0108]
像素电路pc不限于参考图2a和图2b描述的薄膜晶体管的数量、电容器的数量和电路设计。可以不同地改变薄膜晶体管的数量、电容器的数量和电路设计。
[0109]
参考图3，多个像素p布置在图1的区iii中。多个像素p被像素限定层113围绕，并且第一间隔件115-1布置在像素限定层113上。多个第一孔th1布置在像素p之间，多个第一孔th1穿过绝缘层。
[0110]
尽管图3中显示了像素p具有相同尺寸的四边形形状，但这作为示例提供，并且本公开不限于此。例如，可以改变像素p的尺寸、形状和布置。
[0111]
第一间隔件115-1可以布置在多个像素p之中的一些像素p之间。在使用掩模沉积包括发射层的中间层320(见图4)的工艺期间，第一间隔件115-1维持掩模和基板100之间的分隔以防止中间层320在沉积工艺期间被掩模切断或撕裂。
[0112]
第一间隔件115-1可以包括与像素限定层113的材料相同的材料。在通过使用半色调掩模形成像素限定层113的同时，第一间隔件115-1可以通过使用与像素限定层113的材料相同的材料以不同于像素限定层113的高度的高度与像素限定层113同时形成。
[0113]
第一孔th1可以布置在多个像素p之中的一些像素p之间，并且可以包括穿过第一间隔件115-1的一部分和像素限定层113的一部分的预定开口空间以将下面描述的薄膜封装层400固定至背板。背板可以是恰好在形成薄膜封装层400之前的显示装置1的结构。例如，第一孔th1可以用作锚，并且因此可以增加薄膜封装层400和背板之间的接触强度。
[0114]
参考图4，缓冲层101布置在基板100上。驱动薄膜晶体管t1、开关薄膜晶体管t2和存储电容器cst布置在缓冲层101上。
[0115]
基板100可以包括各种材料，比如，例如，玻璃、金属或塑料。例如，基板100可以包括柔性基板，该柔性基板包括聚合物树脂，比如，例如，聚醚砜(pes)、聚丙烯酸酯(par)、聚醚酰亚胺(pei)、聚萘二甲酸乙二醇酯(pen)、聚对苯二甲酸乙二醇酯(pet)、聚苯硫醚(pps)、聚芳酯(par)、聚酰亚胺(pi)、聚碳酸酯(pc)或乙酸丙酸纤维素(cap)。
[0116]
缓冲层101可以提供在基板100上，并且可以包括无机绝缘(绝缘性)材料，比如，例如，氧化硅(sio
x
)、氮氧化硅(sion)和/或氮化硅(sin
x
)，并且可以形成以防止杂质的渗透。缓冲层101可以是包括无机绝缘材料的单层或多层。
[0117]
驱动薄膜晶体管t1包括驱动半导体层a1和驱动栅电极g1，并且开关薄膜晶体管t2包括开关半导体层a2和开关栅电极g2。第一栅绝缘层103布置在驱动半导体层a1和驱动栅电极g1之间以及在开关半导体层a2和开关栅电极g2之间。第一栅绝缘层103可以包括无机绝缘材料，比如，例如，氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化镧(la2o3)、氧化锆(zro2)、氧化铪(hfo2)等。第一栅绝缘层103可以是包括前述材料的单层或多层。
[0118]
驱动半导体层a1和开关半导体层a2可以包括非晶硅(a-si)或多晶硅(p-si)。在本公开的示例性实施方式中，驱动半导体层a1和开关半导体层a2可以包括例如铟(in)、镓(ga)、锡(sn)、锆(zr、)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)和锌(zn)中的至少一种的氧化物。
[0119]
驱动半导体层a1可以包括驱动沟道区、驱动源区和驱动漏区，驱动沟道区与驱动
栅电极g1重叠并且没有掺杂杂质，并且驱动源区和驱动漏区在驱动沟道区的两个相对侧上并且掺杂有杂质。例如，驱动源区和驱动漏区可以掺杂有n型掺杂剂或p型掺杂剂。驱动源电极s1和驱动漏电极d1可以分别连接至驱动源区和驱动漏区。
[0120]
开关半导体层a2可以包括开关沟道区、开关源区和开关漏区，开关沟道区与开关栅电极g2重叠并且没有掺杂杂质，并且开关源区和开关漏区在开关沟道区的两个相对侧上并且掺杂有杂质。例如，开关源区和开关漏区可以掺杂有n型掺杂剂或p型掺杂剂。开关源电极s2和开关漏电极d2可以分别连接至开关源区和开关漏区。
[0121]
驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2可以各自包括高导电材料。驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2中的每一个可以包括导电材料，该导电材料包括例如银(ag)、钼(mo)、铝(al)、铜(cu)、铬(cr)、镍(ni)、钛(ti)、其合金等，并且可以是包括前述材料的多层或单层。在本公开的示例性实施方式中，驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2中的每一个可以形成为钛/铝/钛(ti/al/ti)的多层。
[0122]
驱动栅电极g1和开关栅电极g2可以各自包括包含例如银(ag)、钼(mo)、铝(al)、铜(cu)、铬(cr)、镍(ni)、钛(ti)和其合金中的至少一种的单层或多层。
[0123]
在本公开的示例性实施方式中，存储电容器cst可以与驱动薄膜晶体管t1重叠。在该情况下，可以增加存储电容器cst和驱动薄膜晶体管t1的面积并且可以提供高质量图像。例如，驱动栅电极g1可以用作存储电容器cst的第一存储电容器板ce1。存储电容器cst的第二存储电容器板ce2可以与第一存储电容器板ce1重叠，它们之间插入第二栅绝缘层105。第二栅绝缘层105可以包括无机绝缘材料，比如，例如，氧化硅(sio
x
)、氮化硅(sin
x
)和/或氮氧化硅(sion)。存储电容器cst的第二存储电容器板ce2可以包括导电材料，该导电材料包括例如银(ag)、钼(mo)、铝(al)、铜(cu)、铬(cr)、镍(ni)、钛(ti)、其合金等，并且可以是包括前述材料的多层或单层。
[0124]
驱动薄膜晶体管t1、开关薄膜晶体管t2和存储电容器cst可以被层间绝缘层107覆盖。
[0125]
层间绝缘层107可以包括无机材料，比如，例如，氧化硅(sio
x
)、氮化硅(sin
x
)和/或氮氧化硅(sion)。
[0126]
数据线dl布置在层间绝缘层107上。数据线dl通过穿过层间绝缘层107的接触孔而连接至开关薄膜晶体管t2的开关半导体层a2。数据线dl可以用作开关源电极s2。
[0127]
驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2可以布置在层间绝缘层107上，并且可以通过穿过层间绝缘层107的接触孔而连接至驱动半导体层a1或开关半导体层a2。
[0128]
数据线dl、驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2可以被无机保护层覆盖。
[0129]
无机保护层可以包括包含氧化硅(sio
x
)和氮化硅(sin
x
)中的至少一种的单层或多层。无机保护层可以防止在第一非显示区域nda1中暴露的一些布线(例如，在与形成数据线dl的工艺相同的工艺期间同时形成的布线)被在图案化像素电极310的同时所使用的蚀刻剂损坏。
[0130]
驱动电压线pl可以布置在与其上布置数据线dl的层不同的层上。在本说明书中，
当a和b被称为布置在不同的层上时，至少一个绝缘层布置在a和b之间，a和b中的一个布置在至少一个绝缘层之下，并且a和b中的另一个布置在至少一个绝缘层之上。第一平坦化层109可以布置在驱动电压线pl和数据线dl之间，并且驱动电压线pl可以被第二平坦化层111覆盖。
[0131]
驱动电压线pl可以包括包含例如铝(al)、铜(cu)、钛(ti)和其合金中的至少一种的单层或多层。在本公开的示例性实施方式中，驱动电压线pl可以包括钛/铝/钛(ti/al/ti)的三层。
[0132]
尽管图4显示了其中驱动电压线pl布置在第一平坦化层109上的配置，但本公开不限于此。例如，在本公开的示例性实施方式中，驱动电压线pl可以通过形成在第一平坦化层109中的通孔而连接至较低的另外的电压线以减少电阻，该较低的另外的电压线布置在与其上布置数据线dl的层相同的层上。
[0133]
第一平坦化层109和第二平坦化层111中的每一个可以包括单层或多层。
[0134]
第一平坦化层109和第二平坦化层111可以包括有机绝缘材料。例如，有机绝缘材料可以包括通用聚合物(比如聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps))、具有酚基类基团的聚合物衍生物、丙烯酸基类聚合物、酰亚胺基类聚合物、芳基醚基类聚合物、酰胺基类聚合物、氟基类聚合物、对二甲苯基类聚合物、乙烯醇基类聚合物或其混合物。
[0135]
第一平坦化层109和第二平坦化层111可以包括无机绝缘材料。例如，无机绝缘材料可以包括例如氧化硅(sio
x
)、氮化硅(sin
x
)和/或氮氧化硅(sion)。
[0136]
有机发光二极管oled可以位于第二平坦化层111上，并且可以包括像素电极310、相对电极330以及插入像素电极310和相对电极330之间的中间层320，中间层320包括发射层320b。
[0137]
像素电极310连接至形成在第一平坦化层109上的连接线cl，并且连接线cl连接至驱动薄膜晶体管t1的驱动漏电极d1。连接线cl可以包括包含例如钼(mo)、铝(al)、铜(cu)、钛(ti)、其合金等的导电材料，并且可以形成为包括前述材料的多层或单层。连接线cl可以包括与驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2中包括的材料相同的材料。例如，连接线cl可以形成为钛/铝/钛(ti/al/ti)的多层。
[0138]
像素电极310可以包括透明电极或反射电极。
[0139]
在其中像素电极310包括透明电极的情况下，像素电极310可以包括透明导电层。透明导电层可以包括例如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)中的至少一种。在该情况下，除了透明导电层之外，像素电极310可以进一步包括半透射层以改进光效率，半透射层包括范围从数微米至数十微米的薄膜并且包括例如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)和镱(yb)中的至少一种。
[0140]
在其中像素电极310包括反射电极的情况下，像素电极310可以包括反射层和在反射层上和/或下方的透明导电层，反射层包括例如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)和其化合物中的至少一种。透明导电层可以包括例如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)中的至少一种。然而，本公开不限于此，并且像素电极310可以包括各种材料并且具有包括单层和/或多层的各种结构。
[0141]
像素限定层113可以布置在像素电极310上。
[0142]
像素限定层113通过包括暴露像素电极310的第一开口op1而限定像素p，并且可以覆盖像素电极310的边缘。而且，像素限定层113可以通过增加像素电极310的边缘和相对电极330之间的距离而防止在像素电极310的端部部分处发生电弧。像素限定层113可以包括有机材料，比如，例如，聚酰亚胺(pi)或六甲基二硅氧烷(hmdso)。
[0143]
中间层320包括发射层320b。中间层320可以包括第一功能层320a和/或第二功能层320c，第一功能层320a布置在发射层320b下方，并且第二功能层320c布置在发射层320b上。发射层320b可以包括各自发射具有预定颜色的光的聚合物有机材料或低分子量有机材料。在本公开的示例性实施方式中，发射层320b可以包括发射红光、绿光和蓝光的材料中的至少一种，并且可以包括荧光材料或磷光材料。
[0144]
第一功能层320a可以包括单层或多层。例如，在第一功能层320a包括聚合物有机材料的情况下，第一功能层320a是空穴传输层(htl)，其具有单层结构，并且可以包括聚(3,4-亚乙基二氧噻吩)(pedot)或聚苯胺(pani)。在其中第一功能层320a包括低分子量有机材料的情况下，第一功能层320a可以包括空穴注入层(hil)和空穴传输层(htl)。
[0145]
第二功能层320c可以省略。例如，在其中第一功能层320a和发射层320b包括聚合物有机材料的情况下，可以形成第二功能层320c。第二功能层320c可以包括单层或多层。第二功能层320c可以包括电子传输层(etl)和/或电子注入层(eil)。例如，中间层320可以包括空穴传输层(htl)、空穴注入层(hil)、电子注入层(eil)和电子传输层(etl)中的至少一个。
[0146]
对于显示区域da中的每个像素p，可以布置中间层320的发射层320b。发射层320b可以形成在通过像素限定层113的第一开口op1而暴露的像素电极310的一部分上。发射层320b可以布置为与像素限定层113的第一开口op1和/或像素电极310重叠。中间层320的第一功能层320a和第二功能层320c可以形成为对多个像素电极310共用的整体层，并且因此可以不仅形成在显示区域da中而且形成在第一非显示区域nda1中，而发射层320b仅形成在显示区域da中。中间层320可以通过各种方法(比如真空沉积)形成。
[0147]
相对电极330可以布置在显示区域da中并且可以覆盖显示区域da。即，相对电极330可以形成为在多个有机发光二极管oled之上的一个体以对应于多个像素电极310。相对电极330电连接至下面描述的第二电源电压线20(见图1)。
[0148]
相对电极330可以包括透明电极或反射电极。在其中相对电极330包括透明电极的情况下，相对电极330可以包括例如银(ag)、铝(al)、镁(mg)、锂(li)、钙(ca)、铜(cu)、氟化锂/钙(lif/ca)、氟化锂/铝(lif/al)、镁-银(mgag)和钙-银(caag)中的至少一种，并且可以包括具有范围从数微米至数十微米厚度的薄膜。可替代地，相对电极330可以包括具有范围从数纳米至数百纳米厚度的薄膜。
[0149]
在其中相对电极330包括反射电极的情况下，相对电极330可以包括例如银(ag)、铝(al)、镁(mg)、锂(li)、钙(ca)、铜(cu)、氟化锂/钙(lif/ca)、氟化锂/铝(lif/al)、镁-银(mgag)和钙-银(caag)中的至少一种。然而，相对电极330的组成和材料不限于此，并且可以不同地改变。相对电极330可以不仅形成在显示区域da中，而且形成在第一非显示区域nda1中。
[0150]
第一间隔件115-1布置在像素限定层113上，并且在从像素限定层113至薄膜封装
层400的方向上突出。在通过使用掩模沉积包括发射层320b的中间层320的工艺期间，第一间隔件115-1维持掩模和基板100之间的分隔以防止中间层320在沉积工艺期间被掩模切断或撕裂。
[0151]
第一间隔件115-1可以包括有机材料，比如，例如，聚酰亚胺(pi)或六甲基二硅氧烷(hmdso)。例如，第一间隔件115-1可以包括与像素限定层113的材料相同的材料。第一间隔件115-1可以布置在下面描述的第一挡坝部分110和第二挡坝部分120(见图1)中的至少一个上，并且可以用于防止水分透过，并且可以形成挡坝部分的阶梯差。
[0152]
因为有机发光二极管oled可以容易地被外部水分或氧气损坏，所以可以由薄膜封装层400覆盖并保护有机发光二极管oled。
[0153]
薄膜封装层400可以覆盖显示区域da并延伸到显示区域da外侧。例如，薄膜封装层400可以封装显示区域da。因为显示区域da包括多个像素p，所以薄膜封装层400可以封装多个像素p。薄膜封装层400可以包括至少一个有机封装层和至少一个无机封装层。在本公开的示例性实施方式中，薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
[0154]
第一无机封装层410可以完全覆盖相对电极330，并且可以包括例如氧化硅(sio
x
)、氮化硅(sin
x
)和/或氮氧化硅(sion)。
[0155]
当需要时，其他层(比如封盖层)可以布置在第一无机封装层410和相对电极330之间。例如，为了提高光效率，封盖层可以包括选自氧化硅(sio
x
)、氮化硅(sin
x
)、氧化锌(zno)、氧化钛(tio2)、氧化锆(zro2)、氧化铟锡(ito)、氧化铟锌(izo)、三-(8-羟基喹啉)铝(alq3)、铜(ii)酞菁(cupc)、(4,4'-n,n'-二咔唑)联苯(cbp)和n,n'-二-[(1-萘基)-n,n
’-
二苯基]-1,1'-联苯)-4,4'-二胺(a-npb)之中的至少一种有机材料或无机材料。在本公开的示例性实施方式中，封盖层可以允许相对于由有机发光二极管oled产生的光而发生等离子体共振。例如，封盖层可以包括纳米颗粒。封盖层可以防止有机发光二极管oled被在用于形成薄膜封装层400的化学气相沉积(cvd)工艺或溅射工艺期间发生的热、等离子体等损坏。例如，封盖层可以包括环氧基类材料，该环氧基类材料包括例如双酚型环氧树脂、环氧化丁二烯树脂、氟型环氧树脂和酚醛环氧树脂中的至少一种。封盖层可以具有比相对电极330的面积更大的面积，使得相对电极330的端部被覆盖，从而防止在形成薄膜封装层400的化学气相沉积(cvd)工艺或溅射工艺期间相对电极330的氧化。
[0156]
当需要时，包括氟化锂(lif)等的层可以布置在第一无机封装层410和封盖层之间。
[0157]
因为第一无机封装层410沿着其下方的结构形成，所以第一无机封装层410的顶部表面是不平的。例如，第一无机封装层410可以共形地形成在其下方的结构上。有机封装层420覆盖第一无机封装层410，并且可以平坦化。例如，有机封装层420可以通过旋涂工艺形成在第一无机封装层410上。对应于显示区域da的有机封装层420的顶部表面可以是近似平的。
[0158]
有机封装层420可以包括例如聚对苯二甲酸乙二醇酯(pet)、聚萘二甲酸乙二醇酯(pen)、聚碳酸酯(pc)、聚酰亚胺(pi)、聚乙烯磺酸酯(pes)、聚甲醛(pom)、聚芳酯(par)、六甲基二硅氧烷(hmdso)、丙烯酸树脂(例如聚甲基丙烯酸甲酯(pmma)、聚丙烯酸(paa)等)或其任意组合。
[0159]
第二无机封装层430可以覆盖有机封装层420，并且可以包括例如氧化硅(sio
x
)、氮化硅(sin
x
)和/或氮氧化硅(sion)。因为第二无机封装层430被沉积以在显示装置1的边缘区域中直接接触第一无机封装层410，所以第二无机封装层430可以密封有机封装层420，使得有机封装层420不暴露至外侧。因此，可以防止或减少水分或氧气通过有机封装层420渗入到显示区域da中。
[0160]
在形成薄膜封装层400之后的后续工艺期间，例如在薄膜封装层400上形成触摸传感器层或在薄膜封装层400上附接偏振膜之前移除已经粘在薄膜封装层400上的保护膜的工艺期间，可发生其中薄膜封装层400可从显示装置1的背板剥落的缺陷。背板可以是恰好在形成薄膜封装层400之前的显示装置1的结构。例如，在其中恰好在形成薄膜封装层400之前形成相对电极330的情况下，剥落缺陷可以发生在薄膜封装层400和包括相对电极330的显示装置1之间。例如，在其中恰好在形成薄膜封装层400之前在薄膜封装层400和相对电极330之间形成封盖层的情况下，剥落缺陷可以发生在薄膜封装层400和包括封盖层的显示装置1之间。例如，在其中包含lif的层形成在封盖层和第一无机封装层410之间的情况下，剥落缺陷可以发生在薄膜封装层400和包括包含lif的层的显示装置1之间。另外，在其中恰好在形成薄膜封装层400之前另一功能层进一步添加在相对电极330和薄膜封装层400之间的情况下，包括有机发光二极管oled和该功能层的显示装置1可以理解为背板。
[0161]
为了减少薄膜封装层400的剥落缺陷，本示例性实施方式可以通过在显示区域da中的多个像素p之间形成用作用于薄膜封装层400的锚的多个第一孔th1而增加薄膜封装层400和背板之间的接触强度。例如，多个第一孔th1可以增强薄膜封装层400和背板之间的粘合力，从而减少薄膜封装层400的剥落缺陷。
[0162]
第一孔th1形成为穿过第一间隔件115-1的一部分和像素限定层113的一部分，并且可以具有预定的开口空间，第一孔th1布置在与像素电极310分离的位置中。
[0163]
第一孔th1可以具有从基板100起具有不同的高度的第一上端部ue1和第二上端部ue2。从基板100至第一孔th1的第一上端部ue1的第一高度h1与从基板100至像素限定层113的顶部表面的高度相同，并且从基板100至第一孔th1的第二上端部ue2的第二高度h2与从基板100至第一间隔件115-1的第二部分sp2的顶部表面的高度相同。即，第二高度h2大于第一高度h1。
[0164]
在位于第一间隔件115-1的第一部分sp1和第二部分sp2之间的虚拟边界表面中，第一间隔件115-1的第一部分sp1的底部表面可以与第一间隔件115-1的第二部分sp2的顶部表面重合。另一方面，因为第一间隔件115-1的第一部分sp1位于第二部分sp2上方，所以第三高度h3(其为从基板100至第一部分sp1的顶部表面的高度)高于第二高度h2。
[0165]
参考图5，其是图4的区v中的其中形成第一孔th1的像素限定层113和第一间隔件115-1的形状的截面图，第一孔th1形成为在第一间隔件115-1的第二部分sp2和像素限定层113中具有底切形状uc。
[0166]
第一间隔件115-1可以包括第一部分sp1和第二部分sp2，第一部分sp1具有从远离基板100的方向朝向基板100增加的宽度，并且第二部分sp2布置在第一部分sp1和基板100之间并具有朝向基板100减少的宽度。例如，在平行于基板100的方向上在第一部分sp1的任意点处的第一间隔件115-1的第一宽度w1从点l2至点l1增加，点l2离基板100最远，并且点l1比点l2更靠近基板100。在平行于基板100的方向上在第二部分sp2的任意点处的第一间
隔件115-1的第二宽度w2可以从点l1至点l0减少。如图5中显示，点l0可以在第一间隔件115-1的最低水平处，点l2可以在第一间隔件115-1的最高水平处，并且点l1可以在第一部分sp1和第二部分sp2相交的水平处，例如在第一部分sp1和第二部分sp2之间的界面处。可替代地，在第一间隔件115-1的第一部分sp1的表面上的任意点(例如在第一间隔件115-1的右表面处选择的点)处的切线l1可以相对于平行于基板100的虚线在顺时针方向上形成锐角θ1。在第一间隔件115-1的第二部分sp2的表面上的任意点(例如在第一间隔件115-1的右表面处选择的点)处的切线l2可以相对于平行于基板100的虚线在顺时针方向上形成钝角θ2。即，作为第一间隔件115-1的顶部区的第一部分sp1可以是正锥形形状，并且作为第一间隔件115-1的底部区的第二部分sp2可以是倒锥形形状。
[0167]
当第一间隔件115-1的顶部区形成为倒锥形形状时，在通过使用掩模沉积包括发射层320b的中间层320的工艺期间掩模和第一间隔件115-1之间的接触面积增加，由掩模产生的颗粒的数量可以增加。相反，根据本示例性实施方式，因为第一间隔件115-1的顶部区形成为正锥形形状，所以由掩模产生的颗粒的数量可以减少。
[0168]
因为作为第一间隔件115-1的底部区的第二部分sp2形成为倒锥形形状，所以第二部分sp2与像素限定层113的一部分协作而构成第一孔th1，第一孔th1构成预定的开口空间。
[0169]
再次参考图4，中间层320和相对电极330可以形成在第一孔th1的底部表面上。中间层320和相对电极330在第一孔th1的底部表面上的沉积可以是非共形的。
[0170]
中间层320的第一功能层320a和第二功能层320c可以形成在第一孔th1内侧，并且中间层320的发射层320b可以不形成在第一孔th1内侧。这是因为发射层320b可以仅沉积在通过图案化的掩模对于每个像素图案化的发射区域中，并且第一功能层320a和第二功能层320c可以作为公共层沉积在所有像素之上而并未对于每个像素图案化。例如，第一功能层320a和第二功能层320c可以不仅形成在像素之上的区域中，而且形成在像素之间的区域中。与第一功能层320a和第二功能层320c相同，相对电极330可以作为公共层沉积在所有像素之上。例如，相对电极330可以不仅形成在像素之上的区域中，而且形成在像素之间的区域中。
[0171]
薄膜封装层400的第一无机封装层410形成在第一孔th1内侧的相对电极330上。第一无机封装层410不仅形成在第一孔th1的底部表面上，而且形成在包括相对电极330上方的第一孔th1的底部表面的第一孔th1的整个内表面上。在相对电极330上方的第一孔th1的底部表面上的第一无机封装层410的沉积可以是共形的。
[0172]
尽管第一无机封装层410在第一孔th1内侧的底部表面上直接接触相对电极330，但第一无机封装层410可以在第一孔th1的侧向表面上直接接触像素限定层113和第一间隔件115-1。因此，第一无机封装层410和有机绝缘层之间的接触面积增加，并且因此可以增强薄膜封装层400的粘合力。
[0173]
有机封装层420填充第一孔th1的整个内侧。特别地，根据本示例性实施方式，因为形成在第一孔th1中的开口的形状是其中在第一间隔件115-1的第一部分sp1和第二部分sp2之间的界面上第一部分sp1比第二部分sp2进一步突出的底切形状uc，并且有机封装层420填充具有底切形状uc的开口，所以第一孔th1用作锚，并且因此可以增加薄膜封装层400和背板之间的接触强度。
[0174]
如上所述，根据本示例性实施方式的显示装置1可以通过在显示区域da中多个像素之间形成多个第一孔th1而增加薄膜封装层400和背板之间的接触强度，从而减少了其中薄膜封装层400从背板剥落的缺陷。而且，可以通过将第一间隔件115-1的顶部部分形成为正锥形形状而减少由沉积掩模产生的颗粒，并且可以通过将第一间隔件115-1的底部区形成为倒锥形形状并因此在其中形成底切形状uc的第一孔th1内侧和外侧断开中间层320和公共电极330(或相对电极330)而增加薄膜封装层400和背板之间的接触强度。
[0175]
下文中，参考图6a至图6f描述形成图4的第一孔th1的制造工艺。
[0176]
图6a至图6f是根据本公开的示例性实施方式的在图4的区v中形成第一孔th1的制造工艺的截面图。
[0177]
参考图6a，第一间隔件115-1位于像素限定层113上。尽管图6a中显示了像素限定层113和第一间隔件115-1用不同的阴影线表示为不同的层，但本公开不限于此。例如，像素限定层113和第一间隔件115-1可以包括相同的材料。例如，像素限定层113和第一间隔件115-1可以在相同的工艺期间通过使用半色调掩模同时形成。例如，像素限定层113和第一间隔件115-1可以各自包括有机材料，比如，例如，聚酰亚胺(pi)或六甲基二硅氧烷(hmdso)。
[0178]
参考图6b，屏障层bl通过沉积工艺形成在图6a的结构上，并且通过图案化屏障层bl形成第二开口op2，第二开口op2暴露像素限定层113的一部分以及第一间隔件115-1的底部区的部分表面。
[0179]
参考图6c，通过使用屏障层bl作为蚀刻掩模蚀刻各自对应于第二开口op2的像素限定层113的一部分和第一间隔件115-1的一部分而形成第一孔th1。第一孔th1可以通过干法蚀刻形成。
[0180]
参考图6d，通过湿法蚀刻移除屏障层bl。
[0181]
第二部分sp2(其为第一间隔件115-1的干法蚀刻的区)可以具有其中第一间隔件115-1的第二宽度w2朝向基板100减少的倒锥形形状，并且第一部分sp1(其为第一间隔件115-1的未被蚀刻的区)可以具有其中第一间隔件115-1的第一宽度w1朝向基板100增加的正锥形形状。因此，第一孔th1可以具有其中在第一间隔件115-1的第一部分sp1和第二部分sp2之间的界面处第一部分sp1比第二部分sp2进一步突出的底切形状uc。例如，第一孔th1的底切形状uc形成在第一间隔件115-1的第二部分sp2以及第一间隔件115-1的一侧上的像素限定层113中，第一孔th1穿过第一间隔件115-1的一部分和像素限定层113的一部分。
[0182]
参考图6e，中间层320和相对电极330沉积在第一孔th1中。中间层320和相对电极330形成在第一孔th1的底部表面、第一孔th1外侧的像素限定层113的顶部表面以及第一间隔件115-1的顶部表面上。即，中间层320和相对电极330可以在第一孔th1的底切形状uc周围断开。例如，中间层320和相对电极330可以形成在第一孔th1内侧和外侧，使得中间层320和相对电极330在第一孔th1内侧和外侧断开。形成在第一孔th1中的中间层320可以包括第一功能层320a和第二功能层320c，并且可以不包括发射层320b。
[0183]
中间层320和相对电极330可以通过具有差的阶梯覆盖的物理气相沉积(pvd)形成。因此，中间层320和相对电极330可以不共形地形成在第一孔th1的底部表面、第一孔th1外侧的像素限定层113的顶部表面以及第一间隔件115-1的顶部表面上。例如，中间层320和相对电极330可以通过例如溅射、热蒸发、电子束蒸发、激光分子束外延和脉冲激光沉积中
的一种而形成。
[0184]
参考图6f，薄膜封装层400形成在第一孔th1中，薄膜封装层400包括第一无机封装层410、有机封装层420和第二无机封装层430。
[0185]
第一无机封装层410不仅堆叠在第一孔th1内侧的相对电极330上方的第一孔th1的底部表面上，而且在第一孔th1的整个内表面之上。而且，第一无机封装层410形成在第一孔th1外侧的像素限定层113的顶部表面上以及第一间隔件115-1的顶部表面和侧向表面上。即，尽管有底切形状uc，但第一无机封装层410可以连续地形成在第一孔th1内侧和外侧而不断开。
[0186]
第一无机封装层410可以通过与物理气相沉积(pvd)相比具有优异的阶梯覆盖的化学气相沉积(cvd)或原子层沉积(ald)形成。因此，第一无机封装层410可以共形地形成在第一孔th1的整个内表面上，第一孔th1外侧的相对电极330的顶部表面上，以及第一间隔件115-1的顶部表面和侧向表面上。例如，第一无机封装层410可以通过例如热cvd、等离子体cvd、金属有机(mo)cvd和氢化物气相外延(hvpe)中的一种而形成。
[0187]
在形成第一无机封装层410之后，形成有机封装层420。有机封装层420填充第一孔th1的整个内部分并且可以具有平坦化的顶部表面。例如，有机封装层420可以通过旋涂工艺形成在第一无机封装层410上。在形成有机封装层420之后，形成第二无机封装层430。
[0188]
图7是根据本公开的示例性实施方式的显示装置2的一部分的截面图。下文中，主要描述图7的示例性实施方式与图4的示例性实施方式之间的差异。
[0189]
参考图7，第一防蚀刻层es1位于在其上方形成第一孔th1的第一平坦化层109的一部分上。例如，第一防蚀刻层es1可以布置在第一孔th1的底部表面下方。第一孔th1不仅形成在第二部分sp2(其为第一间隔件115-1底部区)以及像素限定层113中，而且延伸至第二平坦化层111中。
[0190]
第一防蚀刻层es1可以与连接线cl分离，可以包括与连接线cl的材料相同的材料，并且可以在与形成连接线cl的工艺相同的工艺期间形成。第一防蚀刻层es1可以在形成第一孔th1的工艺期间，例如，在通过干法蚀刻形成第一孔th1的开口空间的同时，防止第一平坦化层109和布置在其下方的显示装置2的各种布线、电极、电路等的劣化。
[0191]
在本示例性实施方式中，中间层320和相对电极330形成在第一孔th1的底部表面上，并且中间层320可以包括第一功能层320a和第二功能层320c并且可以不包括发射层320b。而且，第一无机封装层410不仅堆叠在相对电极330上方的第一孔th1的底部表面上，而且连续地形成在包括第一孔th1的底部表面的第一孔th1的整个内表面上以及第一孔th1外侧上，并且有机封装层420填充第一孔th1的内部分。因此，可以增强薄膜封装层400的粘合力。例如，多个第一孔th1可以用作显示区域da中的多个像素之间的薄膜封装层400的锚，并且可以增强薄膜封装层400和背板之间的粘合力，从而减少薄膜封装层400的剥落缺陷。
[0192]
图8是根据本公开的示例性实施方式的显示装置3的一部分的截面图。下文中，主要描述图8的示例性实施方式和图4的示例性实施方式之间的差异。图8显示了沿着图1的线viiia-viiib截取的截面区，以及显示区域da的一部分。
[0193]
参考图8，在本示例性实施方式中，多个第二孔th2形成在第一非显示区域nda1中，并且第一挡坝部分110和第二挡坝部分120位于第二孔th2外侧。第一挡坝部分110可以在第一非显示区域nda1中与第二挡坝部分120分离，并且各自可以围绕显示区域da。尽管，与图4
的示例性实施方式相同，在本示例性实施方式中第一孔th1可以形成在显示区域da中，但在本示例性实施方式中主要描述其中第二孔th2形成在第一非显示区域nda1中的情况。
[0194]
各自从显示区域da延伸的第一平坦化层109、第二平坦化层111和像素限定层113位于第一非显示区域nda1中，并且第二间隔件115-2位于第一非显示区域nda1中，第二间隔件115-2包括与第一间隔件115-1的材料相同的材料。
[0195]
第二孔th2形成为穿过第二间隔件115-2的一部分和像素限定层113的一部分，并且可以具有预定的开口空间。第二孔th2的结构类似于第一孔th1的结构。例如，作为第二间隔件115-2的顶部区的第一部分sp1可以是正锥形形状，并且作为第二间隔件115-2的底部区的第二部分sp2可以是倒锥形形状。
[0196]
中间层320和相对电极330可以不仅形成在显示区域da中，而且形成在显示区域da外侧的第一非显示区域nda1的一部分中。即，中间层320和相对电极330可以形成在第二孔th2的底部表面上。
[0197]
中间层320的第一功能层320a和第二功能层320c可以形成在第二孔th2内侧，并且中间层320的发射层320b可以不形成在第二孔th2内侧。与中间层320相同，相对电极330形成在第二孔th2的底部表面上并且不形成在第二孔th2的侧向表面上。例如，中间层320和相对电极330可以形成在第二孔th2内侧和外侧，使得中间层320和相对电极330在第二孔th2内侧和外侧断开。与第一功能层320a和第二功能层320c相同，相对电极330可以作为公共层沉积在所有像素之上。类似于第一间隔件115-1，在通过使用掩模沉积包括发射层320b的中间层320的工艺期间，第二间隔件115-2可以维持掩模和基板100之间的分隔以防止中间层320在沉积工艺期间被掩模切断或撕裂。
[0198]
当从平行于基板100的一侧观看时，因为相对电极330在其中形成第二孔th2的开口外侧完全连接，所以从显示区域da延伸的相对电极330可以通过像素电极连接线310a而电连接至第二电源电压线20。
[0199]
第一无机封装层410形成在相对电极330上。第一无机封装层410不仅堆叠在相对电极330上方的第二孔th2的底部表面上，而且形成在包括第二孔th2的底部表面的第二孔th2的整个内表面上，延伸至第二孔th2外侧，并且延伸至第一挡坝部分110和第二挡坝部分120。
[0200]
尽管第一无机封装层410在第二孔th2内侧的底部表面上直接接触相对电极330，但第一无机封装层410可以在第二孔th2的侧向表面上直接接触像素限定层113和第二间隔件115-2。因此，第一无机封装层410和有机绝缘层之间的接触面积增加，并且因此可以增强薄膜封装层400的粘合力。
[0201]
有机封装层420填充第二孔th2的整个内部分。因为形成在第二孔th2中的开口的形状是其中在第二间隔件115-2的第一部分sp1和第二部分sp2之间的界面上第一部分sp1比第二部分sp2进一步突出的底切形状uc，并且有机封装层420填充具有底切形状uc的开口，所以第二孔th2用作锚，并且因此可以增加薄膜封装层400和背板之间的接触强度。例如，多个第二孔th2可以用作用于第一非显示区域nda1中的薄膜封装层400的锚，并且可以增强薄膜封装层400和背板之间的粘合力，从而减少薄膜封装层400的剥落缺陷。
[0202]
因为图4中描述的第一孔th1提供为显示区域da中的多个第一孔th1，所以当在像素p之间的显示区域da中另外地布置第一孔th1时，随着分辨率升高而发生空间限制。相反，
因为根据本示例性实施方式的第二孔th2形成在第一非显示区域nda1中，所以可以以高密度形成每单位面积更多数量的孔而没有空间限制。
[0203]
第一挡坝部分110和第二挡坝部分120布置在第二孔th2外侧与第二电源电压线20重叠的位置处。
[0204]
第一挡坝部分110可以包括第一层111a、第二层113a和第三层115a，第一层111a包括与第二平坦化层111的材料相同的材料，第二层113a包括与像素限定层113的材料相同的材料，并且第三层115a包括与第一间隔件115-1和第二间隔件115-2的材料相同的材料。然而，构成第一挡坝部分110的层不限于此，并且可以改变层的数量和层的材料。例如，在本公开的示例性实施方式中，第一挡坝部分110可以进一步包括包含与第一平坦化层109的材料相同的材料的另外的层以形成四层结构。
[0205]
第一挡坝部分110的一部分可以与从显示区域da延伸的相对电极330重叠。因为相对电极330的端部部分延伸至第二电源电压线20，所以可以阻挡可以影响触摸传感器层的噪声，触摸传感器层形成在薄膜封装层400上。
[0206]
第二挡坝部分120可以包括第一层109b、第二层111b、第三层113b和第四层115b，第一层109b包括与第一平坦化层109的材料相同的材料，第二层111b包括与第二平坦化层111的材料相同的材料，第三层113b包括与像素限定层113的材料相同的材料，并且第四层115b包括与第一间隔件115-1和第二间隔件115-2的材料相同的材料。然而，构成第二挡坝部分120的层不限于此，并且可以改变层的数量和层的材料。
[0207]
第一挡坝部分110和第二挡坝部分120可以用作在形成包括有机材料的有机封装层420的同时阻挡有机材料在基板100的边缘方向上流动的挡坝(见图8)。第二挡坝部分120可以高于第一挡坝部分110。因为第二挡坝部分120的高度高于第一挡坝部分110的高度，所以可以防止有机封装层420在第二挡坝部分120之上溢流而产生边缘尾部。而且，在通过使用掩模沉积中间层320的工艺期间，第二挡坝部分120维持掩模和基板100之间的分隔以防止中间层320在沉积工艺期间被掩模切断或撕裂。
[0208]
第二挡坝部分120的第一层109b可以包覆第二电源电压线20的端部部分以防止在湿法蚀刻期间第二电源电压线20劣化。
[0209]
第一无机封装层410和第二无机封装层430越过显示区域da和其中形成第二孔th2的区域而覆盖第一挡坝部分110和第二挡坝部分120，并延伸至基板100的边缘部分。第一无机封装层410可以在第二挡坝部分120外侧直接接触第二无机封装层430，以防止外部水分或杂质通过有机封装层420扩散至显示装置中。
[0210]
根据本示例性实施方式，形成在第一非显示区域nda1中的第二孔th2可以如上所述通过增强薄膜封装层400和背板之间的粘合强度而防止薄膜封装层400的剥落。而且，因为开口空间在垂直于基板100的方向上以形成在第二间隔件115-2和像素限定层113中的第二孔th2的深度而形成，所以第二孔th2可以在通过使用具有流动性的有机绝缘材料而形成有机封装层420的工艺期间减少有机绝缘材料的回流速度。
[0211]
可以通过将第二挡坝部分120的高度形成为比第一挡坝部分110的高度更高而防止有机封装层420在第二挡坝部分120之上溢流而在基板100的边缘处产生边缘尾部。然而，在其中第一挡坝部分110和第二挡坝部分120之间的间隔减少以减少死空间的宽度的情况下，可能难以控制有机封装层420的回流速度，并且有机封装层420可以在第二挡坝部分120
之上溢流。在该情况下，在没有第二孔th2的情况下，第一挡坝部分110和第二挡坝部分120可能不足以防止有机封装层420的有机绝缘材料在第二挡坝部分120之上溢流而在基板100的边缘处产生边缘尾部。
[0212]
根据本示例性实施方式的第二孔th2是形成在显示区域da和第一挡坝部分110之间的多个开口空间。第二孔th2可以通过减少在基板100的边缘方向上流动的有机绝缘材料的回流速度并在有机绝缘材料到达第二挡坝部分120之前允许有机绝缘材料充分硬化而防止由于有机绝缘材料导致的边缘尾部的产生。
[0213]
图9是根据本公开的示例性实施方式的显示装置4的一部分的截面图。下文中，主要描述图9的示例性实施方式和图8的示例性实施方式之间的差异。
[0214]
参考图9，多个第二孔th2形成在第一非显示区域nda1中，并且第一挡坝部分110和第二挡坝部分120位于第二孔th2外侧。
[0215]
第二防蚀刻层es2位于从显示区域da延伸至第一非显示区域nda1的第一平坦化层109上。例如，第二防蚀刻层es2可以布置在第二孔th2的底部表面下方。第二孔th2不仅形成在第二部分sp2(其为第二间隔件115-2的底部区)和像素限定层113中，而且延伸至第二平坦化层111中。另外，第二孔th2可以延伸至第二防蚀刻层es2，例如，延伸至第二防蚀刻层es2的顶部表面。
[0216]
第二防蚀刻层es2可以与连接线cl分离，可以包括与连接线cl的材料相同的材料，并且可以在与形成连接线cl的工艺相同的工艺期间而形成。第二防蚀刻层es2可以在形成第二孔th2的工艺期间，例如，在通过干法蚀刻形成第二孔th2的开口空间的同时，防止第一平坦化层109以及布置在其下方的显示装置4的各种布线、电极、电路等的劣化。
[0217]
在本示例性实施方式中，中间层320和相对电极330形成在第二孔th2的底部表面上，并且中间层320可以包括第一功能层320a和第二功能层320c并且可以不包括发射层320b。而且，第一无机封装层410不仅堆叠在相对电极330上方的第二孔th2的底部表面上，而且连续地形成在包括第二孔th2的底部表面的第二孔th2的整个内表面上以及第二孔th2外侧，并且有机封装层420填充第二孔th2的内部分。因此，可以增强薄膜封装层400的粘合力。例如，多个第二孔th2可以用作用于第一非显示区域nda1中薄膜封装层400的锚，并且可以增强薄膜封装层400和背板之间的粘合力，从而减少薄膜封装层400的剥落缺陷。
[0218]
因为第二孔th2形成在第一非显示区域nda1中，所以可以以高密度形成每单位面积更多数量的孔而没有空间限制，并且可以通过使第二孔th2的深度更深而减少有机绝缘材料的回流速度。因此，在形成包括有机绝缘材料的有机封装层420的工艺期间，具有更深的深度的第二孔th2可以通过减少在基板100的边缘方向上流动的有机绝缘材料的回流速度并在有机绝缘材料到达第二挡坝部分120之前允许有机绝缘材料充分硬化而防止由于有机绝缘材料导致的边缘尾部的产生。
[0219]
图10是沿着图1的线xa-xb截取的显示装置的截面图，图11是根据本公开的示例性实施方式的显示装置5的一部分的截面图，图12是图11的区xii的截面图，并且图13是图11的区xiii的截面图。下文中，主要描述图11的示例性实施方式和图4的示例性实施方式之间的差异。
[0220]
参考图10，显示装置5(见图11)可以包括各自布置在显示面板10’上的输入感测层40、光学功能层50和窗60，窗60覆盖输入感测层40和光学功能层50。
[0221]
显示面板10’可以理解为先前的示例性实施方式的显示装置1、2、3和4中的包括背板和薄膜封装层400的结构。布置在显示面板10’上的输入感测层40可以获得对应于外部输入(例如，触摸事件)的坐标信息，并且光学功能层50可以包括包含相位延迟器和偏振器的防反射层。输入感测层40可以根据互电容方法或自电容方法感测外部输入。例如，输入感测层40可以通过两个感测电极之间的电容变化而获得关于外部输入的信息。尽管输入感测层40如图10中显示位于显示面板10’和光学功能层50之间，但本公开不限于此。例如，在本公开的示例性实施方式中，输入感测层40可以位于光学功能层50之上。
[0222]
在本公开的示例性实施方式中，光学功能层50可以包括黑矩阵和滤色器，并且可以包括透镜层。可以通过考虑由显示面板10’的像素发射的光束的颜色布置滤色器。因此，可以通过用滤色器过滤像素中的每一个发射的光而实现期望的颜色。透镜层可以提高发射效率或者减少从显示面板10’发射的光的颜色偏差。在本公开的示例性实施方式中，透镜层的透镜的阵列可以覆盖像素的阵列，其中透镜中的至少一个可以覆盖像素中的至少一个。
[0223]
开口10h、40h和50h可以形成在被显示区域da围绕的开口区域oa中，开口10h、40h和50h分别穿过显示面板10’、输入感测层40和光学功能层50。
[0224]
可以在开口区域oa中布置各种组件20’，比如，例如，传感器、相机、扬声器、照灯等。组件20’可以检测通过开口区域oa接收的外部目标，或通过开口区域oa向外侧提供声音信号，比如语音。另外，组件20’可以包括多个配置，并且不限于任何一个示例性实施方式。而且，如以虚线显示，组件20’可以布置在显示面板10’之下。在该情况下，显示面板10’、输入感测层40和光学功能层50中的至少一个可以不包括开口。
[0225]
尽管图1和图10显示了其中一个圆形开口区域oa被显示区域da完全围绕的结构，但本公开不限于此。例如，可以不同地改变开口区域oa的数量、开口区域oa的形状和布置。例如，在本公开的示例性实施方式中，可以以各种方式修改开口区域oa的形状，比如，例如，圆形形状、椭圆形形状、多边形形状、星形形状或菱形形状。当提供两个或更多个开口区域oa时，开口区域oa可以具有相同形状或不同形状，并且可以具有相同尺寸或不同尺寸。而且，第二非显示区域nda2可以位于开口区域oa周围，并且第二非显示区域nda2可以被显示区域da围绕。
[0226]
参考图11，根据本示例性实施方式，多个第三孔th3以及多个槽g1、g2和g3形成在第二非显示区域nda2中。与图4的示例性实施方式相同，在本示例性实施方式中第一孔th1可以形成在显示区域da中，并且与图8的示例性实施方式相同，在本示例性实施方式中第二孔th2可以形成在第一非显示区域nda1中。然而，本示例性实施方式主要描述其中第三孔th3形成在围绕开口区域oa的第二非显示区域nda2中的情况。
[0227]
隔壁500可以位于第二非显示区域nda2中，隔壁500包括各自从显示区域da延伸的第一平坦化层109、第二平坦化层111和像素限定层113。
[0228]
隔壁500可以围绕开口区域oa，并且可以通过控制有机封装层420的回流而防止有机封装层420渗透到开口区域oa中，从而防止外部杂质通过开口区域oa通过有机封装层420进至显示区域da。隔壁500的数量、隔壁500的高度和材料不限于图11的那些，并且可以不同地改变。
[0229]
第三间隔件115-3可以位于第二非显示区域nda2中的基底层113c上，基底层113c包括与像素限定层113的材料相同的材料。第三间隔件115-3可以包括与第一间隔件115-1
的材料相同的材料。而且，第三间隔件115-3可以包括与第二间隔件115-2(见图8)的材料相同的材料。
[0230]
第三孔th3形成为穿过第三间隔件115-3的一部分和基底层113c的一部分，并且可以具有预定的开口空间。第三孔th3的结构类似于第一孔th1的结构。例如，作为第三间隔件115-3的顶部区的第一部分sp1可以是正锥形形状，并且作为第三间隔件115-3的底部区的第二部分sp2可以是倒锥形形状。
[0231]
多个槽g1、g2和g3位于第二非显示区域nda2中，多个槽g1、g2和g3暴露基板100的一部分。第一槽g1、第二槽g2和第三槽g3以靠近显示区域da的顺序布置。尽管图11中显示了三个槽，但本公开不限于此，并且可以调整槽的数量。而且，槽中的每一个可以在平面图中具有完全围绕开口区域oa的环形状。
[0232]
参考图11、图12和图13，中间层320和相对电极330可以不仅形成在显示区域da中，而且形成在围绕开口区域oa的第二非显示区域nda2的一部分中。中间层320和相对电极330可以形成在第三孔th3和第三槽g3的底部表面上。
[0233]
中间层320的第一功能层320a和第二功能层320c可以形成在第三孔th3和第三槽g3内侧，并且中间层320的发射层320b可以不形成在第三孔th3和第三槽g3内侧。与中间层320相同，相对电极330形成在第三孔th3和第三槽g3的底部表面上，并且不形成在第三孔th3和第三槽g3的侧向表面上。
[0234]
第一无机封装层410形成在相对电极330上。第一无机封装层410不仅堆叠在相对电极330上方的第三孔th3的底部表面上，而且形成在包括第三孔th3的底部表面的第三孔th3的整个内表面上，并延伸至第三孔th3外侧。而且，第一无机封装层410不仅堆叠在第三槽g3的底部表面上，而且形成在包括第三槽g3的底部表面的第三槽g3的整个内表面上，并延伸至第三槽g3外侧，以与从第三孔th3延伸的第一无机封装层410协作而完全封装第二非显示区域nda2。
[0235]
不同于先前的示例性实施方式，根据本示例性实施方式，第二无机封装层430在第三孔th3和第三槽g3的内侧和外侧连接而不断开，以完全封装第二非显示区域nda2。各自在第三孔th3和第三槽g3的内侧和外侧连接而不断开的第一无机封装层410和第二无机封装层430可以通过增加其接触面积而增强薄膜封装层400的粘合力。而且，因为在没有有机封装层420的情况下，第一无机封装层410和第二无机封装层430延伸至开口区域oa，所以可以防止通过开口区域oa的外部杂质通过有机封装层420进至显示区域da。
[0236]
在该情况下，仅第一无机封装层410可以在形成在隔壁500和显示区域da之间的第一槽g1内侧和外侧连接而不断开，并且有机封装层420可以填充第一槽g1的内部分。
[0237]
在其中包括有机绝缘材料的粘合层进一步形成在显示面板10’的第二无机封装层430上的情况下，粘合层可以填充第三孔th3和第三槽g3的内部分以增强粘合层和显示面板10’之间的粘合力。例如，第三孔th3和第三槽g3可以用作用于第二非显示区域nda2中薄膜封装层400和粘合层的锚，并且可以增强粘合层/薄膜封装层400和背板之间的粘合力，从而减少薄膜封装层400和粘合层的剥落缺陷。
[0238]
下文中，参考图14a至图14f描述形成图11的第三孔th3的制造工艺。
[0239]
图14a至图14f是根据本公开的示例性实施方式的制造图11的显示装置5的工艺的截面图。
[0240]
参考图14a，隔壁500形成在第二非显示区域nda2中，隔壁500包括各自从显示区域da延伸的第一平坦化层109、第二平坦化层111和像素限定层113。第三间隔件115-3形成在包括与显示区域da中的像素限定层113的材料相同的材料的基底层113c上。
[0241]
尽管图14a中显示了基底层113c和第三间隔件115-3用不同的阴影线表示为不同的层，但本公开不限于此。例如，基底层113c和第三间隔件115-3可以包括相同材料。例如，可以通过在相同工艺期间使用半色调掩模而同时形成基底层113c和第三间隔件115-3。
[0242]
参考图14b，屏障层bl通过沉积工艺形成在图14a的结构上，并且通过图案化屏障层bl而形成第三开口op3，第三开口op3暴露基底层113c的一部分以及第三间隔件115-3的底部区的部分表面。在该情况下，同时形成暴露基板100上的缓冲层101的部分表面的第三开口op3。
[0243]
参考图14c，通过使用屏障层bl作为蚀刻掩模蚀刻各自对应于第三开口op3的基底层113c的一部分和第三间隔件115-3的一部分而形成第三孔th3，并且通过使用屏障层bl作为蚀刻掩模蚀刻各自对应于第三开口op3的缓冲层101的一部分和基板100的一部分而形成第一槽至第三槽g1、g2和g3。第三孔th3以及第一槽至第三槽g1、g2和g3可以通过干法蚀刻形成。
[0244]
参考图14d，通过湿法蚀刻移除屏障层bl。
[0245]
被干法蚀刻的第三间隔件115-3的第二部分sp2可以具有倒锥形形状，并且未被蚀刻的第三间隔件115-3的第一部分sp1可以具有正锥形形状。因此，第三孔th3可以具有其中在第三间隔件115-3的第一部分sp1和第二部分sp2之间的界面处第一部分sp1比第二部分sp2进一步突出的底切形状uc。
[0246]
缓冲层101的端部部分可以在其中形成第一槽至第三槽g1、g2和g3的区中，相对于在基板100上的缓冲层101接触基板100的表面，比基板100的侧向表面进一步突出。因此，缓冲层101可以具有底切形状uc。
[0247]
参考图14e，中间层320和相对电极330沉积在图14d的结构上。
[0248]
中间层320和相对电极330可以形成在第三孔th3以及第一槽至第三槽g1、g2和g3中的每一个的底部表面上，并且可以断开而不连接至第三孔th3以及第一槽至第三槽g1、g2和g3的外侧。形成在第三孔th3以及第一槽至第三槽g1、g2和g3中的中间层320可以包括第一功能层320a和第二功能层320c并且可以不包括发射层320b。
[0249]
中间层320和相对电极330可以通过具有差的阶梯覆盖的物理气相沉积(pvd)形成。因此，中间层320和相对电极330可以非共形地形成在第三孔th3以及第一槽至第三槽g1、g2和g3的底部表面上，并且在第三孔th3以及第一槽至第三槽g1、g2和g3外侧的其他表面上。例如，中间层320和相对电极330可以通过例如溅射、热蒸发、电子束蒸发、激光分子束外延和脉冲激光沉积中的一种而形成。
[0250]
参考图14f，薄膜封装层400形成在图14e的结构上，薄膜封装层400包括第一无机封装层410、有机封装层420和第二无机封装层430。
[0251]
第一无机封装层410不仅堆叠在第三孔th3以及第一槽至第三槽g1、g2和g3中的每一个的底部表面上，而且形成在第三孔th3以及第一槽至第三槽g1、g2和g3中的每一个的整个内表面上。而且，第一无机封装层410形成在第三孔th3外侧的基底层113c的顶部表面上以及第三间隔件115-3的顶部表面和侧向表面上。而且，第一无机封装层410形成在第一槽
至第三槽g1、g2和g3外侧的缓冲层101的顶部表面上。即，尽管有底切形状uc，但第一无机封装层410可以在第三孔th3以及第一槽至第三槽g1、g2和g3内侧和外侧连续地形成而不断开。
[0252]
第一无机封装层410可以通过与物理气相沉积(pvd)相比具有优异的阶梯覆盖的化学气相沉积(cvd)或原子层沉积(ald)形成。因此，第一无机封装层410可以共形地形成在第三孔th3以及第一槽至第三槽g1、g2和g3的整个内表面上，以及第三孔th3以及第一槽至第三槽g1、g2和g3外侧的其他表面上。例如，第一无机封装层410可以通过例如热cvd、等离子体cvd、金属-有机(mo)cvd和氢化物气相外延(hvpe)中的一种而形成。
[0253]
在形成第一无机封装层410之后，形成有机封装层420。有机封装层420通过隔壁500调整并且在隔壁500之上不溢流。有机封装层420可以填充第一槽g1的整个内部分。
[0254]
在形成有机封装层420之后，形成第二无机封装层430。第二无机封装层430可以包括与第一无机封装层410的材料相同的材料，并且可以使用与形成第一无机封装层410的工艺相同的工艺而形成。第二无机封装层430不仅堆叠在第一无机封装层410上方的第三孔th3以及第二槽g2和第三槽g3中的每一个的底部表面上，而且形成在第三孔th3以及第二槽g2和第三槽g3中的每一个的整个内表面上。而且，第二无机封装层430形成在第三孔th3外侧的基底层113c的顶部表面上以及第三间隔件115-3的顶部表面和侧向表面上。而且，第二无机封装层430形成在第一槽至第三槽g1、g2和g3外侧的缓冲层101的顶部表面上。即，尽管有底切形状uc，但第二无机封装层430可以在第三孔th3以及第二槽和第三槽g3的内侧和外侧连续地形成而不断开。
[0255]
根据上面描述的本公开的示例性实施方式，可以通过在显示区域和/或非显示区域中形成多个孔以及增强薄膜封装层和背板之间的粘合强度而防止薄膜封装层的剥落。然而，本公开的范围不限于该效果。
[0256]
应理解，本文描述的本公开的示例性实施方式应仅以描述性意义考虑而非为了限制的目的。每个示例性实施方式中的特征或方面的描述通常应视为可用于其他示例性实施方式中的其他类似特征或方面。虽然参考图已经描述了示例性实施方式，但本领域普通技术人员将理解，在不背离如由所附权利要求限定的本公开的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。