1.一种半导体元件，包括：
一基底；
一第一半导体单元，具有一第一临界电压，并包括位于该基底中的一第一隔离堆叠；
一第二半导体单元，具有一第二临界电压，并包括位于该基底中的一第二隔离堆叠；以及
一第三半导体单元，具有一第三临界电压，并包括位于该基底中的一第三隔离堆叠；
其中该第一临界电压、该第二临界电压以及该第三临界电压均相互不同；该第一隔离堆叠的一厚度不同于该第二隔离堆叠的一厚度与该第三隔离堆叠的一厚度；以及该第二隔离堆叠的该厚度不同于该第三隔离堆叠的该厚度。
2.如权利要求1所述的半导体元件，其中该第一隔离堆叠包括一第一下隔离层，朝内位于该基底中；而该第三隔离堆叠包括一第三下隔离层以及一第三上隔离层，该第三下隔离层朝内位于该基底中，该第三上隔离层位于该第三下隔离层上。
3.如权利要求2所述的半导体元件，其中该第二隔离堆叠包括一第二下隔离层、一第二中间隔离层以及一第二上隔离层，该第二下隔离层朝内位于该基底中，该第二中间隔离层位于该第二下隔离层上，而该第二上隔离层位于该第二中间隔离层上。
4.如权利要求3所述的半导体元件，其中该第一半导体单元还包括一第一下导电层，位于该第一下隔离层上，而该第一下导电层具有一厚度，介于
5.如权利要求4所述的半导体元件，其中该第一半导体单元还包括一第一上导电层，位于该第一下导电层上，而该第一上导电层具有一厚度，介于
6.如权利要求5所述的半导体元件，其中该第一半导体单元还包括一第一填充层，位于该第一上导电层上，而该第一填充层由钨或铝所制。
7.如权利要求3所述的半导体元件，其中该第二半导体单元还包括一第二下导电层，位于该第二上隔离层上，而该第二下导电层具有一厚度，介于
8.如权利要求7所述的半导体元件，其中该第二半导体单元还包括一第二上导电层，位于该第二下导电层上，而该第二上导电层具有一厚度，介于
9.如权利要求3所述的半导体元件，其中该第二半导体单元还包括一第二对应力区，贴合到该第二半导体单元的两侧之下部，而该第二对应力区由碳化硅所制。
10.如权利要求3所述的半导体元件，其中该第三半导体单元还包括一第三下导电层，位于该第三上隔离层上，而该第三下导电层具有一厚度，介于
11.如权利要求10所述的半导体元件，其中该第三半导体单元还包括一第三上导电层，位于该第三下导电层上，而该第三上导电层具有一厚度，介于
12.如权利要求11所述的半导体元件，其中该第三半导体单元还包括一第三填充层以及一第三盖层，该第三填充层位于该第三上导电层上，该第三盖层位于该第三填充层上。
13.如权利要求8所述的半导体元件，其中该第二半导体单元还包括一第二界面层，位于该基底与该第二下隔离层之间，而该第二界面层具有一厚度，该厚度小于2nm。
14.如权利要求8所述的半导体元件，其中该第二半导体单元还包括一第二功能层，位于该第二上隔离层与该第二下导电层之间，而该第二功能层具有一厚度，介于
15.如权利要求8所述的半导体元件，其中该第二半导体单元还包括一第二偶极层，位于该基底与该第二下隔离层之间，而该第二偶极层由一材料所制，该材料包括以下其中一或多个：氧化镏、氧化硅镏、氧化钇、氧化硅钇、氧化镧、氧化硅镧、氧化钡或氧化硅钡。
16.如权利要求8所述的半导体元件，其中该第二半导体单元还包括一第二保护层，位于该第二上隔离层与该第二下导电层之间，而该第二保护层由氮化钛所制。
17.如权利要求8所述的半导体元件，其中该第二半导体单元还包括一第二填充层和一第二囊封层，该第二填充层位于该第二上导电层上，该第二囊封层位于该第二填充层与该第二上导电层之间，而该第二囊封层具有一厚度，介于
18.一种半导体元件的制备方法，包括：
提供一基底；以及
同时形成一第一半导体单元、一第二半导体单元以及一第三半导体单元在该基底中；
其中该第一半导体单元包括一第一隔离堆叠，该第二半导体单元包括一第二隔离堆叠，而该第三半导体单元包括一第三隔离堆叠；以及该第一隔离堆叠、该第二隔离堆叠以及该第三隔离堆叠的厚度均不相同。
19.如权利要求18所述的半导体元件的制备方法，还包括：形成多个沟槽在该该基底中，以及形成一第一隔离膜在该基底上与该多个沟槽中。
20.如权利要求19所述的半导体元件的制备方法，还包括：移除部分的该第一隔离膜，以及形成一第二隔离膜在该基底上。