半导体基板中的高电阻率的多深度区域的制作方法

本发明涉及半导体设备制造和集成电路，更具体而言，涉及包括电性隔离的半导体结构以及形成包括电性隔离的半导体结构的方法。

背景技术：

当使用块体半导体晶圆形成时，设备结构(例如射频开关)容易受到高电容和体对体泄漏(body-to-body leakage)的影响。可采取的降低敏感度的措施是用绝缘体上硅晶圆代替块体晶圆，其中，在提供设备结构的有源区域的主体和埋置绝缘层下方的基板的主体之间布设有埋置绝缘体层。另一种降低敏感度的措施是在设备结构的有源区域周围提供三阱隔离(triple well isolation)。

尽管这些措施已被证明符合其预期目的，但仍需要具有改进的电性隔离的半导体结构以及形成包括电性隔离的半导体结构的方法。

技术实现要素：

本发明的一实施例提供一种结构，其包括半导体基板和从半导体基板的顶面延伸至半导体基板中的多个浅沟槽隔离区。半导体基板包括单晶半导体材料，该浅沟槽隔离区围绕半导体基板的有源设备区。该结构还包括该半导体基板中的多晶层。该多晶层具有该有源设备区下方的第一区段和该多个浅沟槽隔离区下方的第二区段。该多晶层的该第一区段相对于该半导体基板的该顶面位于与该多晶层的该第二区段不同的深度。

本发明的一实施例提供一种方法，其包括形成从半导体基板的顶面延伸至半导体基板中并围绕半导体基板的有源设备区的多个浅沟槽隔离区。在半导体基板中执行单离子注入，以于半导体基板的顶面下方产生注入惰性离子的能带，并在位于该半导体基板的该顶面和该注入惰性离子的能带之间的注入区中损坏单晶半导体材料。利用退火工艺在注入区和注入惰性离子的能带中重结晶半导体基板以于半导体基板中产生多晶层。注入区中的注入惰性离子的能带包括有源设备区下方的第一区段和多个浅沟槽隔离区下方的第二区段。该注入惰性离子的能带的该第一区段延伸至相对于该半导体基板的顶面不同于该注入惰性离子的能带的该第二区段的深度。

附图说明

并入本说明书并构成本说明书一部分的附图用于说明本发明的各种实施例，并且与上面给出的本发明的一般描述和下面给出的实施例的详细描述一起，用于解释本发明的实施例。在附图中，相似附图标记用于指代各视图中的相似特征。

图1至图3为根据本发明实施例的处理方法的处于连续制造阶段的半导体结构的横截面图。

图4至图7为根据本发明替换实施例的半导体结构的横截面图。

具体实施方式

参考图1，根据本发明的实施例，提供由单晶或单晶半导体材料(例如单晶硅)组成的半导体基板10。半导体基板10可以是由单晶半导体材料(例如单晶硅)构成的块体晶圆，且块体晶圆可以是高电阻率块体晶圆或低电阻率晶圆。一般而言，高电阻率块体晶圆可包含具有大于100ohm-cm的电阻率的硅，低电阻率块体硅晶圆可包含具有小于100ohm-cm的电阻率的硅。介电层14可形成在半导体基板10的顶面12的一部分上。介电层14可由介电材料(例如二氧化硅)构成，介电材料通过化学气相沉积法沉积在顶面12上，或通过热氧化从顶面12生长，然后，使用光刻和蚀刻工艺进行图案化。

形成从半导体基板10的顶面12延伸到半导体基板10的浅深度的浅沟槽隔离区16。浅沟槽隔离区16可以包括通过化学气相沉积法沉积到通過掩膜蚀刻工艺被蚀刻在半导体基板10中的沟槽中的介电材料，该掩膜蚀刻工艺使用介电层14作为硬掩膜、抛光和去釉(deglazed)。被包含在浅沟槽隔离区16中的介电材料可以是二氧化硅、氮化硅、碳化硅、富硅二氧化硅，或两个或多个这些材料的组合。浅沟槽隔离区16相对于顶面12的深度在0.1μm至1.0μm之间。

浅沟槽隔离区16围绕半导体基板10的有源设备区18，在有源设备区18中可以随后制造有源设备或无源设备。浅沟槽隔离区16具有定义与有源设备区18的界面15的侧面，和定义与底层半导体基板10的界面17的底面。界面15可以垂直于或基本垂直于半导体基板10的顶面12，界面17可以平行于或基本平行于顶面12，界面15,17在浅沟槽隔离区16的下角处相交或会聚。

通过将离子注入半导体基板10中以形成改性半导体材料的注入区20。在注入区20内定义有包括构成终止离子的原子种类的能带26。注入区20和能带26包括相对于半导体基板10的顶面12在不同深度范围上延伸的区段22,24。注入区20和能带26的区段22位于浅沟槽隔离区16的下方。注入区20的区段24包括有源设备区18，而注入区20和能带26的区段24位于不存在浅沟槽隔离区16的位置。注入区20和能带26的区段22围绕注入区20和能带26的区段24。注入区20和能带26的区段22,24完全在浅沟槽隔离区16和有源设备区18的下方延伸，并且是连续延伸。注入区20和能带26的区段22,24与浅沟槽隔离区16和有源设备区18之间的界面15对准地会聚。注入区20包括具有注入后的半导体基板10的单晶半导体材料的下边界21。半导体基板10可以未被损坏并且在位于注入区20的下边界21之外的深度处保留单晶。浅沟槽隔离区16基本上不受注入离子的影响。

注入区20和能带26是由单个离子注入形成的。为形成注入区20和能带26而进行的离子注入会引入高能离子，如单箭头所示，离子轨迹沿路径穿过有源设备区18中的半导体基板10，有源设备区18上方的介电层14的介电材料，以及围绕有源设备区18的浅沟槽隔离区16的介电材料而进入沟槽隔离区16和有源设备区18下方的半导体基板10。高能离子通过穿透材料(traversed materials)中的原子核和电子的随机散射事件，沿其路径损失能量。在低能量中占优势的核碰撞中损失的能量使半导体基板10的目标原子从其原始晶格位置移位，从而破坏了半导体基板10的晶格结构并产生点缺陷。当能量损失使离子能量完全消散后，离子最终停止运动。与初始单晶状态相比，半导体基板10的晶格结构在注入区20内可被由注入离子引起的损伤而损坏。半导体基板10的晶格结构可相对于其初始单晶状态在注入区20的深度范围内由于注入离子引起的损伤而非晶化。

在代表性实施例中，离子在半导体基板10的半导体材料中停止以定义包括构成停止的离子的原子种类的能带26。能带26中的注入原子的分布可近似于以投影范围为中心的高斯形状，或可替换地，可近似于以投影范围、离散、偏斜和峰度为特征的力矩分配(moment distribution)。注入原子分布的峰值出现在投影范围内。在注入区20中的注入损伤的分布可能会出现损伤峰值，所述损伤峰值也出现在离子的投影范围附近。

离子可由合适的源气体产生，并使用离子注入工具在一个或多个注入条件下注入半导体基板10。可以选择注入条件(例如，离子种类、剂量、能量)来调节注入区20的特性(例如深度分布、损伤量)。在一实施例中，离子可能是由氩气产生的，或者离子也可能由另一种类型的稀有原子气体或惰性气体产生。离子剂量被选择为小于阈值剂量，超过所述阈值剂量，将不可能通过随后的退火对注入区20中的受损半导体材料进行再结晶。在一实施例中，离子剂量小于或等于1.3x10¹⁵ions/cm²。在一实施例中，离子剂量可以大于或等于1x10¹⁴ions/cm²。在一实施例中，离子剂量可以在1x10¹³ ions/cm²至1x10¹⁵ ions/cm²的范围内。

注入区20和注入区20内的能带26在注入区20的区段22中表现出一个深度分布，在注入区20的区段24中表现出一个不同的深度分布，并且在位于有源设备区18的外围(即浅沟槽隔离区16的内周)处的不同的深度分布之间出现阶梯状过渡。顶面12和下边界21之间的各个深度范围上的深度分布的差异是由区段22中的离子所穿透的材料的阻止功率和区段24中的离子所穿透的材料的阻止功率的差异引起的。半导体基板10的材料的特征在于浅沟槽隔离区16的材料的不同阻止功率。阻止功率可以被定义为离子路径的每单位长度的能量损失，其中，能量损失可能包括与原子核的库伦散射事件以及与被穿透材料中的电子的相互作用的贡献。

产生注入区20和能带26的区段22的离子穿过浅沟槽隔离区16和浅沟槽隔离区16下方的半导体基板10的半导体材料，然后停止在浅沟槽下隔离区16下方的能带26的区段22中。产生注入区20和能带26的区段24的离子穿过在有源设备区18上方的介电层14的区段和半导体基板10的半导体材料，然后停止在有源设备区18下方的能带26的区段24中。在代表性实施例中，浅沟槽隔离区16的阻止功率大于介电层14和半导体基板10的有源设备区18的复合(即，相加)的阻止功率。结果是离子在注入区20的区段24中穿透到更大的深度，使得注入区20的区段24和注入区20的区段24内的能带26位于半导体基板10中的深度比注入区20的区段22和注入区20的区段22内的能带26在半导体基板10中的深度更大。

在替代实施例中，可以在浅沟槽隔离区16上方形成可选的硬掩膜层(未图示)，并用于有效增加与浅沟槽隔离区16相关的阻止功率。在一替换实施例中，介电层14的厚度和/或组成可以被修改以有效地减少或增加与有源设备区18相关的阻止功率。

参考图2，其中，相同的附图标记用于指代图1中的相同特征，在处理方法的后续制造阶段，对半导体基板10进行热处理(即退火处理)，其对半导体基板10的注入区20进行热处理。在一实施例中，用于热处理半导体基板10的注入区20的热处理可以是尖峰退火(spike anneal)。在一实施例中，尖峰退火可以是使用例如一排闪光灯执行的快速热退火(RTA)，该闪光灯将半导体基板10加热到860℃至1125℃范围内的峰值温度，并具有在34毫秒至60秒的峰值温度下的停留时间，在一特定实施例中，峰值温度可以在1000℃，停留时间为5秒。

热处理将注入区20的受损半导体材料的一部分重结晶为多晶层30，多晶层30除了包含多晶半导体材料的晶粒之外，还包括多晶半导体材料(例如多晶硅)、气体原子和作为残余损伤的缺陷。布置在注入区20下方的半导体基板10的单晶半导体材料提供了用于重结晶的晶体模板。多晶层30可以基本上布置在能带26的先前位置或附近，能带26包含在半导体基板10的半导体材料中的峰值离子剂量和/或峰值损伤。缺陷可以包含来自能带26的稀有气体或惰性气体种类(例如氩气)的捕获原子。多晶层30可以类似于半导体基板10的原始掺杂而被轻掺杂，并且相对于半导体基板10的其余部分可以具有高电阻。

热处理器还将围绕能带26的注入区20的受损半导体材料再结晶成单晶或单晶半导体材料(例如单晶硅)。注入区20的单晶半导体材料主要位于多晶层30和半导体基板10的顶面12之间。与多晶层30相比，注入区20的再结晶半导体材料缺少惰性气体原子、晶粒和缺陷。

多晶层30包括区段32,34，其延伸至相对于半导体基板10的顶面12的不同深度范围，并分别通过注入区20的不同区段22,24中的能带26内部以及附近的再结晶而建立。多晶层30的区段32基本上位于注入离子的能带26的区段22的先前位置，多晶层30的区段34基本上位于注入离子的能带26的区段24的先前位置。多晶层30的区段34布置在有源设备区18的下方，并位于没有浅沟槽隔离区16的位置。多晶层30的区段32位于浅沟槽隔离区16的下方。多晶层30的区段32围绕多晶层30的区段34。多晶层30的区段32,34在浅沟槽隔离区16和有源设备区18之间的界面15对准地会聚，且多晶层30的区段32,34是连续的。

在各实施例中，多晶层30的区段32可位于半导体基板10的顶面12的不同于多晶层30的区段34的平面上。在代表性实施例中，多晶层30的区段32位于比包含多晶层30的区段34的平面更靠近半导体基板10的顶面12的平面中。在一实施例中，可以通过调整注入能量形成与浅沟槽隔离区16的底部共同延伸的多晶层30的区段32，使得注入区20的区段22中的能带26与浅沟槽隔离区16的底面基本上共同延伸。

在代表性实施例中，多晶层30的区段32具有与多晶层30的区段34相同的厚度。在一实施例中，多晶层30的区段32可以大于多晶层30的区段34的厚度。在一实施例中，多晶层30的区段32可以小于多晶层30的区段34的厚度。

参考图3，其中，相似的附图标记表示图2中的相似特征，在处理方法的后续制造阶段，场效应晶体管40可以通过前段工艺(FEOL)来制造以作为半导体基板10的有源设备区18中的设备结构。场效应晶体管40可以包括栅极电极42和通过沉积层堆叠并利用光刻和蚀刻工艺对层堆叠进行图案化而形成的一栅极介电质。栅极电极42可以由导体组成，例如掺杂的多晶硅(即多晶硅)或功函数金属，且栅极介电质可以由电绝缘体(二氧化硅或氧化铪)组成。场效应晶体管40可包括诸如阱中的晕区、轻掺杂漏极扩展、源/漏区域44等其他元件，和栅极电极42上的侧壁间隔件。

在一实施例中，场效应晶体管40可以在射频电路中提供开关场效应晶体管。在替代实施例中，可以在有源设备区18而不是场效应晶体管40中形成不同类型的有源或无源设备结构。

多晶层30可通过充当有源设备(例如鳍式场效应晶体管)和多晶层30下方的半导体基板10的块体基板部分之间的绝缘层来提高设备性能。例如，场效应晶体管40可用于例如开关或低噪声放大器中，其具有受益于由多晶层30提供的电性绝缘的性能。另外，多晶层30有效地增加基板电阻，并且基于该原因，减少对多晶层30下方的半导体基板10的块体基板部分的子通道泄漏(sub-channel leakage)。

参考图4至图6，其中，相同的附图标记表示图3中的相似特征，根据本发明的替换实施例，多晶层30的区段32,34的排列可通过调整注入参数以修改不同区段22,24内的注入区20和能带26的区段22,24的排列来进行修改。这些参数包括注入能量，浅沟槽隔离区16的阻止功率、半导体基板10的有源设备区18的阻止功率、和介电层14的阻止功率。浅沟槽隔离区16的阻止功率可通过选择其组成材料以及选择其相对于半导体基板10的顶面12延伸的深度来调整。介电层14可从有源设备区18移除，以降低有源设备区18中的半导体基板10的有效阻止功率。

在图4所示的实施例中，浅沟槽隔离区16的阻止功率可调整为等于介电层14和半导体基板10的有源设备区18的复合阻止功率。由于注入区20和能带26的区段22,24在通过注入形成时基本上共面，因此，多晶层30的区段32,34位于同一平面，并相对于半导体基板10的顶面12位于相同的深度。

在图5所示的实施例中，浅沟槽隔离区16的阻止功率可调整为小于介电层14和半导体基板10的有源设备区18的复合阻止功率。由于当通过注入形成时，注入区20和能带26的区段22的深度大于注入区20和能带26的区段24的深度，因此，与包含多晶层30的区段34的平面相比，多晶层30的区段32相对于半导体基板10的顶面12位于更深的平面中。

在图6所示实施例中，可以调整注入能量，使得离子停止在浅沟槽隔离区16内和有源设备区18内。由于在浅沟槽隔离区16下方的半导体基板10没有被注入以形成注入区20的区段22，所以没有形成多晶层30的区段32。相反地，注入离子停止在浅沟槽隔离区16的块体内，使得能带26的区段22位于浅沟槽隔离区16内。

参考图7，其中，相似的附图标记指代图3中的相似特征，根据本发明的替换实施例，通过单注入形成的注入区20和能带26的区段22,24可以重结晶以形成具有不同区段32,34的多晶层30，并形成同样具有不同区段52,54的附加多晶层50。多晶层30，50可具有堆叠的布置，其中，多晶层50的区段52在垂直方向上位于多晶层30的区段32和浅沟槽隔离区16之间，多晶层50的区段54在垂直方向上位于多晶层30的区段34和有源设备区18之间。半导体基板10的单晶半导体材料设置在多晶层30,50之间。多晶层50可以与跨界面17的浅沟槽隔离区16共享边界。尽管示出了用于具有相同阻止功率的单注入的多晶层30，但如先前所讨论的，可以在阻止功率不相等的情况下形成多晶层30。

通过单注入形成的多晶层30,50可以取决于各种因素，例如，注入能量以及注入剂量。多晶层30,50在垂直方向上被重结晶的单晶半导体材料隔开。与其中存在多晶层50的实施例相比，可以使用更高注入能量和更高剂量来形成多晶层30。在各实施例中，多个多晶层30,50的形成可能是由于单注入的剂量大于或等于1x10¹⁴ ions/cm²以及具有使单注入的投影范围与浅沟槽隔离区域16和半导体衬底10之间的界面17相距大于或等于1000nm的距离的能量。

此外，多晶半导体材料的区域56可以位于邻接有源设备区18的浅沟槽隔离区16的下角附近，并耦合到多晶层50的区段54。区域56可以相对于浅沟槽隔离区16和有源设备区18之间的界面15倾斜或成角度，且区域56的宽度可以随着与多晶层50的距离的增加而减小。区域56可以从浅沟槽隔离区16的下角横向和垂直地向上延伸到界面15，并进入有源设备区18的一部分中，使得区域56至少部分地位于有源设备区18中。区域56可以相对于界面15呈锐角。区域56可以围绕有源设备区18的整个周边延伸，且区域56位在多晶层50的区段54上方。

在如前所述仅形成多晶层30的实施例中，多晶半导体材料的区域56可与多晶层30的形成相关联地形成。区域56可耦合到多晶层30，并且可以位于靠近浅沟槽隔离区16的角落处，同时投影到有源设备区18中。

上述方法用于制造集成电路芯片。由此产生的集成电路芯片可由制造商以原始晶圆形式(例如，作为具有多个未封装芯片的单晶圆)、裸芯片或封装形式分布。在后一种情况下，芯片安装在单个芯片封装(例如，塑料载体，其引线固定在主板或其他更高级别的载体上)或多芯片封装中(例如，具有表面互连或埋置互连的一个或两个的陶瓷载体)。在任何情况下，芯片可以与其他芯片、分立电路元件和/或其他信号处理设备集成，作为中间产品或最终产品的一部分。

本文中提及的近似语言修饰的术语的引用，诸如“大约”，“近似”和“基本上”，不限于所指定的精确值。近似语言可能与用于测量该值的仪器的精度相对应，除非仪器的精度另有规定，否则可表示规定值的+/-10％。

本文中针对诸如“垂直”、“水平”等术语的引用是通过示例而非限制的方式来建立参考框架的。本文使用的术语“水平”被定义为与半导体基本的常规平面平行的平面，而不管其实际的三维空间取向如何。术语“垂直”和“法线”是指垂直于水平方向的方向，正如先前所定义的。术语“横向”指示该水平面的方向。

一特征“连接”或“耦合”至另一特征可以直接连接或耦合至另一特征，或者可替代的，可以存在一个或多个中间特征。如果不存在中间特征，则一个特征可以“直接连接”或“直接耦合”至另一特征。如果存在至少一个中间特征，则一个特征可以“间接连接”或“间接耦合”至另一特征。一个特征位于另一特征“上”或“接触”另一特征可以直接位于另一特征上或直接接触另一特征，或者可替代的，可以存在一个或多个中间特征。如果不存在中间特征，则一个特征可直接位于另一特征上或直接接触另一特征。如果存在至少一个中间特征，则一个特征可以间接位于另一个特征上或间接接触另一个特征。

本发明的各种实施例的描述是为了说明的目的而提出的，但并不打算是详尽的或仅限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，对于本领域的普通技术人员来说，许多修改和变化是显而易见的。本文使用的术语被选择用于最好地解释实施例的原理、实际应用或相对于市场上发现的技术的改进，或者使本领域的其他技术人员能够理解本文公开的实施例。