用于电池保护的半导体器件的制作方法

[0001]
本公开属于半导体技术领域，本公开尤其涉及一种用于电池保护的半导体器件。


背景技术：

[0002]
在电池系统中，电池的过度充电和过度放电不仅会降低电池的使用寿命，严重时还会引发爆炸和火灾的安全事故。该电池例如为锂电池组等。
[0003]
现有技术中的电池系统中的用于电池保护的器件，在电池过度充电或者过度放电的情形下，往往不能彻底地关断充电电流或者放电电路，存在安全隐患。


技术实现要素：

[0004]
为了解决上述技术问题之一，本公开提供一种用于电池保护的半导体器件。
[0005]
本公开的用于电池保护的半导体器件通过以下技术方案实现。
[0006]
本公开的半导体器件，包括：第一元胞区，第一元胞区形成有第一场效应晶体管；第二元胞区，第二元胞区形成有第二场效应晶体管，第二场效应晶体管作为第一开关，第一开关用于控制第一场效应晶体管的源极与衬底之间的连通与断开；以及第三元胞区，第三元胞区形成有第二开关，第二开关用于控制第一场效应晶体管的栅极与漏极之间的连通与断开；其中，第一元胞区、第二元胞区以及第三元胞区依次形成，第二元胞区形成在第一元胞区与第三元胞区之间。
[0007]
根据本公开的至少一个实施方式的半导体器件，第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，第一元胞区中形成第一寄生二极管和第二寄生二极管，第一寄生二极管和第二寄生二极管构成反向串联结构，第一寄生二极管及第二寄生二极管形成在源极区与漏极区之间，第一元胞区中形成的第一寄生二极管以及第二寄生二极管的衔接区域至少形成在衬底电极区上。
[0008]
根据本公开的至少一个实施方式的半导体器件，第二元胞区包括源极区、衬底电极区、栅极区以及漏极区，第二元胞区形成的第二场效应晶体管具有第四寄生二极管(d4)，第四寄生二极管形成在第二场效应晶体管的源极区与衬底电极区之间。
[0009]
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区以及漏极区，在第三元胞区的漏极区与栅极区之间形成第三寄生二极管和电阻，第三寄生二极管和电阻构成串联结构。
[0010]
根据本公开的至少一个实施方式的半导体器件，第一元胞区、第二元胞区以及第三元胞区共用衬底。
[0011]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为nmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括p型衬底以及介质层，p型衬底与介质层之间至少形成n型漂移区，n型漂移区中形成有p型阱区，p型阱区中至少形成第一p型高掺杂区，p型衬底中形成第二p型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一p型
高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二p型高掺杂区接触，p型阱区与p型衬底通过n型漂移区间隔，p型阱区中形成有n型阱区，n型阱区中形成有第一n型高掺杂区，第一n型高掺杂区与p型阱区通过n型阱区间隔，n型漂移区中形成有第二n型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一n型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二n型高掺杂区接触，栅极区形成在介质层中。
[0012]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为nmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括p型衬底以及介质层，p型衬底与介质层之间至少形成n型漂移区，n型漂移区中形成有p型阱区，p型阱区中至少形成第一p型高掺杂区，p型衬底中形成第二p型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一p型高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二p型高掺杂区接触，p型阱区与p型衬底通过n型漂移区间隔，p型阱区中形成有n型阱区，n型阱区中形成有第一n型高掺杂区，第一n型高掺杂区与p型阱区通过n型阱区间隔，n型漂移区中形成有第二n型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一n型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二n型高掺杂区接触，栅极区形成在介质层中，栅极区的至少一部分与第一n型高掺杂区的至少一部分之间形成有第一隔离介质，栅极区的至少另一部分与第二n型高掺杂区的至少一部分之间也形成有第一隔离介质。
[0013]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为nmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括p型衬底以及介质层，p型衬底与介质层之间至少形成n型漂移区，n型漂移区中形成有p型阱区，p型阱区中至少形成第一p型高掺杂区，p型衬底中形成第二p型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一p型高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二p型高掺杂区接触，p型阱区与p型衬底通过n型漂移区间隔，p型阱区中形成有n型阱区，n型阱区中形成有第一n型高掺杂区，第一n型高掺杂区与p型阱区通过n型阱区间隔，n型漂移区中形成有第二n型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一n型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二n型高掺杂区接触，栅极区形成在介质层中，至少在第一p型高掺杂区与第二p型高掺杂区之间形成有第二隔离介质，在第二n型高掺杂区的外侧、介质层与p型衬底之间也形成有第二隔离介质。
[0014]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为nmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括p型衬底以及介质层，p型衬底与介质层之间至少形成n型漂移区，n型漂移区中形成有p型阱区，p型阱区中至少形成第一p型高掺杂区，p型衬底中形成第二p型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一p型高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二p型高掺杂区接触，p型阱区与p型衬底通过n型漂移区间隔，p型阱区中形成有n型
阱区，n型阱区中形成有第一n型高掺杂区，第一n型高掺杂区与p型阱区通过n型阱区间隔，n型漂移区中形成有第二n型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一n型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二n型高掺杂区接触，栅极区形成在介质层中，栅极区的至少一部分与第一n型高掺杂区的至少一部分之间形成有第一隔离介质，栅极区的至少另一部分与第二n型高掺杂区的至少一部分之间也形成有第一隔离介质，至少在第一p型高掺杂区与第二p型高掺杂区之间形成有第二隔离介质，在第二n型高掺杂区的外侧、介质层与p型衬底之间也形成有第二隔离介质。
[0015]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为pmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括n型衬底以及介质层，n型衬底与介质层之间至少形成p型漂移区，p型漂移区中形成有n型阱区，n型阱区中至少形成第一n型高掺杂区，n型衬底中形成第二n型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一n型高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二n型高掺杂区接触，n型阱区与n型衬底通过p型漂移区间隔，n型阱区中形成有p型阱区，p型阱区中形成有第一p型高掺杂区，第一p型高掺杂区与n型阱区通过p型阱区间隔，p型漂移区中形成有第二p型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一p型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二p型高掺杂区接触，栅极区形成在介质层中。
[0016]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为pmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括n型衬底以及介质层，n型衬底与介质层之间至少形成p型漂移区，p型漂移区中形成有n型阱区，n型阱区中至少形成第一n型高掺杂区，n型衬底中形成第二n型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一n型高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二n型高掺杂区接触，n型阱区与n型衬底通过p型漂移区间隔，n型阱区中形成有p型阱区，p型阱区中形成有第一p型高掺杂区，第一p型高掺杂区与n型阱区通过p型阱区间隔，p型漂移区中形成有第二p型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一p型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二p型高掺杂区接触，栅极区形成在介质层中，栅极区的至少一部分与第一p型高掺杂区的至少一部分之间形成有第一隔离介质，栅极区的至少另一部分与第二p型高掺杂区的至少一部分之间也形成有第一隔离介质。
[0017]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为pmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括n型衬底以及介质层，n型衬底与介质层之间至少形成p型漂移区，p型漂移区中形成有n型阱区，n型阱区中至少形成第一n型高掺杂区，n型衬底中形成第二n型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一n型高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二n型高掺杂区接触，n型阱区与n型衬底通过p型漂移区间隔，n型阱区中形成有p型
阱区，p型阱区中形成有第一p型高掺杂区，第一p型高掺杂区与n型阱区通过p型阱区间隔，p型漂移区中形成有第二p型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一p型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二p型高掺杂区接触，栅极区形成在介质层中，至少在第一n型高掺杂区与第二n型高掺杂区之间形成有第二隔离介质，在第二p型高掺杂区的外侧、介质层与n型衬底之间也形成有第二隔离介质。
[0018]
根据本公开的至少一个实施方式的半导体器件，第一场效应晶体管为pmos晶体管；第一元胞区包括源极区、衬底电极区、栅极区以及漏极区，衬底电极区包括第一衬底电极区和第二衬底电极区；第一元胞区包括n型衬底以及介质层，n型衬底与介质层之间至少形成p型漂移区，p型漂移区中形成有n型阱区，n型阱区中至少形成第一n型高掺杂区，n型衬底中形成第二n型高掺杂区，第一衬底电极区形成在介质层中，第一衬底电极区与第一n型高掺杂区接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层与第二n型高掺杂区接触，n型阱区与n型衬底通过p型漂移区间隔，n型阱区中形成有p型阱区，p型阱区中形成有第一p型高掺杂区，第一p型高掺杂区与n型阱区通过p型阱区间隔，p型漂移区中形成有第二p型高掺杂区，源极区形成在介质层上，源极区的至少一部分穿过介质层与第一p型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与第二p型高掺杂区接触，栅极区形成在介质层中，栅极区的至少一部分与第一p型高掺杂区的至少一部分之间形成有第一隔离介质，栅极区的至少另一部分与第二p型高掺杂区的至少一部分之间也形成有第一隔离介质，至少在第一n型高掺杂区与第二n型高掺杂区之间形成有第二隔离介质，在第二p型高掺杂区的外侧、介质层与n型衬底之间也形成有第二隔离介质。
[0019]
根据本公开的至少一个实施方式的半导体器件，第二场效应晶体管为nmos晶体管；第二元胞区包括源极区、衬底电极区、栅极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区、第二p型阱区、n型阱区、p型高掺杂区、第一n型高掺杂区以及第二n型高掺杂区，n型阱区形成在第一p型阱区与第二p型阱区之间，第一n型高掺杂区形成在n型阱区中，第二n型高掺杂区以及p型高掺杂区形成在第二p型阱区中且两者相邻地形成，使得第一n型高掺杂区与第二n型高掺杂区之间通过pn结隔离；第二元胞区还包括介质层，衬底电极区形成在介质层中，且衬底电极区与第二n型高掺杂区以及p型高掺杂区接触；栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第一n型高掺杂区接触。
[0020]
根据本公开的至少一个实施方式的半导体器件，第二场效应晶体管为nmos晶体管；第二元胞区包括源极区、衬底电极区、栅极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区、第二p型阱区、n型阱区、第一p型高掺杂区、第二p型高掺杂区、第一n型高掺杂区、第二n型高掺杂区以及第三n型高掺杂区，n型阱区形成在第一p型阱区与第二p型阱区之间，第一n型高掺杂区形成在n型阱区中，第二n型高掺杂区、第三n型高掺杂区、第一p型高掺杂区以及第二p型高掺杂区形成在第二p型阱区中，第一p型高掺杂区与第二n型高掺杂区相邻地设置，第二p型高掺杂区与第三n型高掺杂区相邻地设置，第二n型高掺杂区与第三n型高掺杂区之间形成介质区，该介质区中形成栅极区，第一n型高掺杂区与第一p型高掺杂区之间形成介质区，该介质区中形成金属浮空区，第二p型高掺杂区
的与第三n型高掺杂区相对的一侧形成有介质区，该介质区形成在第一p型阱区与第二p型阱区之间，该介质区中形成金属浮空区；第二元胞区还包括介质层，衬底电极区形成在介质层中，且衬底电极区的一个端部区域与第二n型高掺杂区以及第一p型高掺杂区接触，衬底电极区的另一个端部区域与第三n型高掺杂区以及第二p型高掺杂区接触；源极区形成在介质层上，且源极区的至少一部分穿过介质层与第一n型高掺杂区接触。
[0021]
根据本公开的至少一个实施方式的半导体器件，第二场效应晶体管为pmos晶体管；第二元胞区包括源极区、衬底电极区、栅极区以及n型衬底，n型衬底上形成有p型漂移区，p型漂移区中形成有第一n型阱区、第二n型阱区、p型阱区、n型高掺杂区、第一p型高掺杂区以及第二p型高掺杂区，p型阱区形成在第一n型阱区与第二n型阱区之间，第一p型高掺杂区形成在p型阱区中，第二p型高掺杂区以及n型高掺杂区形成在第二n型阱区中且两者相邻地形成，使得第一p型高掺杂区与第二p型高掺杂区之间通过np结隔离；第二元胞区还包括介质层，衬底电极区形成在介质层中，且衬底电极区与第二p型高掺杂区以及n型高掺杂区接触；栅极区形成在介质层中，源极区形成在介质层上，且源极区的至少一部分穿过介质层与第一p型高掺杂区接触。
[0022]
根据本公开的至少一个实施方式的半导体器件，第二场效应晶体管为pmos晶体管；第二元胞区包括源极区、衬底电极区、栅极区以及n型衬底，n型衬底上形成有p型漂移区，p型漂移区中形成有第一n型阱区、第二n型阱区、p型阱区、第一n型高掺杂区、第二n型高掺杂区、第一p型高掺杂区、第二p型高掺杂区以及第三p型高掺杂区，p型阱区形成在第一n型阱区与第二n型阱区之间，第一p型高掺杂区形成在p型阱区中，第二p型高掺杂区、第三p型高掺杂区、第一n型高掺杂区以及第二n型高掺杂区形成在第二n型阱区中，第一n型高掺杂区与第二p型高掺杂区相邻地设置，第二n型高掺杂区与第三p型高掺杂区相邻地设置，第二p型高掺杂区与第三p型高掺杂区之间形成介质区，该介质区中形成栅极区，第一p型高掺杂区与第一n型高掺杂区之间形成介质区，该介质区中形成金属浮空区，第二n型高掺杂区的与第三p型高掺杂区相对的一侧形成有介质区，该介质区形成在第一n型阱区与第二n型阱区之间，该介质区中形成金属浮空区；第二元胞区还包括介质层，衬底电极区形成在介质层中，且衬底电极区的一个端部区域与第二p型高掺杂区以及第一n型高掺杂区接触，衬底电极区的另一个端部区域与第三p型高掺杂区以及第二n型高掺杂区接触；源极区形成在介质层上，且源极区的至少一部分穿过介质层与第一p型高掺杂区接触。
[0023]
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区、漏极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区和第二p型阱区，第一p型阱区与第二p型阱区之间形成有n型阱区，n型阱区中形成有n型高掺杂区，第二p型阱区中形成有p型高掺杂区，n型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与p型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与n型高掺杂区接触。
[0024]
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区、漏极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区和第二p型阱区，第一p型阱区与第二p型阱区之间形成有n型阱区，n型阱区中形成有n型高掺杂区，第二p型阱区中形成有p型高掺杂区，n型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与p型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部
分穿过介质层与n型高掺杂区接触，在介质层与p型衬底之间、n型漂移区的两侧均形成有隔离介质。
[0025]
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区、漏极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区和第二p型阱区，第一p型阱区与第二p型阱区之间形成有n型阱区，n型阱区中形成有n型高掺杂区，第二p型阱区中形成有p型高掺杂区，p型衬底以及n型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与p型高掺杂区接触，漏极区的第一部分形成在介质层上，漏极区的第二部分以及第三部分形成在介质层中，第二部分与第三部分之间形成有poly电阻，漏极区的第三部分与n型高掺杂区接触。
[0026]
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区、漏极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区和第二p型阱区，第一p型阱区与第二p型阱区之间形成有n型阱区，n型阱区中形成有n型高掺杂区，第二p型阱区中形成有p型高掺杂区，p型衬底以及n型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与p型高掺杂区接触，漏极区的第一部分形成在介质层上，漏极区的第二部分以及第三部分形成在介质层中，第二部分与第三部分之间形成有poly电阻，漏极区的第三部分与n型高掺杂区接触，介质层与p型衬底之间部分地形成隔离介质。
[0027]
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区、漏极区以及n型衬底，n型衬底上形成有p型漂移区，p型漂移区中形成有第一n型阱区和第二n型阱区，第一n型阱区与第二n型阱区之间形成有p型阱区，p型阱区中形成有p型高掺杂区，第二n型阱区中形成有n型高掺杂区，n型衬底以及p型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与n型高掺杂区接触，漏极区的第一部分形成在介质层上，漏极区的第二部分以及第三部分形成在介质层中，第二部分与第三部分之间形成有poly电阻，漏极区的第三部分与p型高掺杂区接触。
[0028]
根据本公开的至少一个实施方式的半导体器件，第三元胞区包括栅极区、漏极区以及n型衬底，n型衬底上形成有p型漂移区，p型漂移区中形成有第一n型阱区和第二n型阱区，第一n型阱区与第二n型阱区之间形成有p型阱区，p型阱区中形成有p型高掺杂区，第二n型阱区中形成有n型高掺杂区，n型衬底以及p型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与n型高掺杂区接触，漏极区的第一部分形成在介质层上，漏极区的第二部分以及第三部分形成在介质层中，第二部分与第三部分之间形成有poly电阻，漏极区的第三部分与p型高掺杂区接触，介质层与n型衬底之间部分地形成隔离介质。
[0029]
根据本公开的至少一个实施方式的半导体器件，第一元胞区、第二元胞区以及第三元胞区共用介质层。
[0030]
根据本公开的至少一个实施方式的半导体器件，第一元胞区与第二元胞区之间通过隔离介质进行间隔，第二元胞区与第三元胞区之间也通过隔离介质进行间隔。
附图说明
[0031]
附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，
其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
[0032]
图1是本公开的一个实施方式的用于电池保护的半导体器件对应的电路结构示意图。
[0033]
图2是本公开的一个实施方式的用于电池保护的半导体器件的第一元胞区(mn1)对应的电路结构示意图。
[0034]
图3是本公开的一个实施方式的用于电池保护的半导体器件的第二元胞区(mnb)对应的电路结构示意图。
[0035]
图4是本公开的一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
[0036]
图5是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
[0037]
图6是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
[0038]
图7是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区的结构示意图。
[0039]
图8是本公开的一个实施方式的用于电池保护的半导体器件的第二元胞区的结构示意图。
[0040]
图9是本公开的又一个实施方式的用于电池保护的半导体器件的第二元胞区的结构示意图。
[0041]
图10是本公开的一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
[0042]
图11是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
[0043]
图12是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
[0044]
图13是本公开的又一个实施方式的用于电池保护的半导体器件的第三元胞区的结构示意图。
[0045]
图14是本公开的一个实施方式的用于电池保护的半导体器件的整体结构示意图。
[0046]
图15是本公开的又一个实施方式的用于电池保护的半导体器件的整体结构示意图。
[0047]
图16是本公开的又一个实施方式的用于电池保护的半导体器件的整体结构示意图。
[0048]
图17是本公开的又一个实施方式的用于电池保护的半导体器件的整体结构示意图。
[0049]
图18是本公开的又一个实施方式的用于电池保护的半导体器件的整体结构示意图。
[0050]
图19是本公开的又一个实施方式的用于电池保护的半导体器件的整体结构示意图。
[0051]
图20是本公开的又一个实施方式的用于电池保护的半导体器件的整体结构示意图。
具体实施方式
[0052]
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
[0053]
需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
[0054]
除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的技术构思的情况下，各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
[0055]
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此，除非说明，否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的部件。
[0056]
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时，该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件，或者可以存在中间部件。然而，当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时，不存在中间部件。为此，术语“连接”可以指物理连接、电气连接等，并且具有或不具有中间部件。
[0057]
为了描述性目的，本公开可使用诸如“在
……
之下”、“在
……
下方”、“在
……
下”、“下”、“在
……
上方”、“上”、“在
……
之上”、“较高的”和“侧(例如，如在“侧壁”中)”等的空间相对术语，从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外，空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此，示例性术语“在
……
下方”可以包含“上方”和“下方”两种方位。此外，设备可被另外定位(例如，旋转90度或者在其它方位处)，如此，相应地解释这里使用的空间相对描述语。
[0058]
这里使用的术语是为了描述具体实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是，如这里使用的，术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语，如此，
它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
[0059]
如图1至图3所示，半导体器件，包括：第一元胞区100，第一元胞区100形成有第一场效应晶体管mn1；第二元胞区200，第二元胞区200形成有第二场效应晶体管mnb，第二场效应晶体管mnb作为第一开关，第一开关用于控制第一场效应晶体管mn1的源极s与衬底之间的连通与断开；以及第三元胞区300，第三元胞区300形成有第二开关，第二开关用于控制第一场效应晶体管mn1的栅极g与漏极d之间的连通与断开；其中，第一元胞区100、第二元胞区200以及第三元胞区300依次形成，第二元胞区200形成在第一元胞区100与第三元胞区300之间。
[0060]
如图1、图4至图7所示，第一元胞区100包括源极区104(s)、衬底电极区101(b1、b2)、栅极区105(g)以及漏极区106(d)，第一元胞区100中形成第一寄生二极管d1和第二寄生二极管d2，第一寄生二极管d1和第二寄生二极管d2构成反向串联结构，第一寄生二极管d1及第二寄生二极管d2形成在源极区104(s)与漏极区106(d)之间，第一元胞区100中形成的第一寄生二极管d1以及第二寄生二极管d2的衔接区域至少形成在衬底电极区101(b1)上。
[0061]
如图1、图8、图9所示，第二元胞区200包括源极区s、衬底电极区b1、栅极区g以及漏极区d，第二元胞区200形成的第二场效应晶体管具有第四寄生二极管d4，第四寄生二极管d4形成在第二场效应晶体管的源极区s与衬底电极区b1之间。
[0062]
如图1、图10至图13所示，第三元胞区300包括栅极区g以及漏极区d，在第三元胞区300的漏极区d与栅极区g之间形成第三寄生二极管d3和电阻r1，第三寄生二极管d3和电阻r1构成串联结构。
[0063]
根据本公开的优选实施方式，半导体器件的第一元胞区100、第二元胞区200以及第三元胞区300共用衬底(例如psub，即p型衬底)。
[0064]
图4是本公开的一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
[0065]
如图4所示，第一场效应晶体管为nmos晶体管；第一元胞区100包括源极区104(s)、衬底电极区101(b1\b2)、栅极区105(g)以及漏极区106(d)，衬底电极区101包括第一衬底电极区(b1)和第二衬底电极区(b2)；第一元胞区100包括p型衬底112(psub)以及介质层103，p型衬底112与介质层103之间至少形成n型漂移区111(nd)，n型漂移区111(nd)中形成有p型阱区110(pw)，p型阱区110(pw)中至少形成第一p型高掺杂区107(p+)，p型衬底112中形成第二p型高掺杂区107(p+)，第一衬底电极区(b1)形成在介质层103中，第一衬底电极区(b1)与第一p型高掺杂区107(p+)接触，第二衬底电极区(b2)形成在介质层103上，第二衬底电极区(b2)的至少一部分穿过介质层103与第二p型高掺杂区(p+)接触，p型阱区110(pw)与p型衬底通过n型漂移区111(nd)间隔，p型阱区110(pw)中形成有n型阱区109(n)，n型阱区109(n)中形成有第一n型高掺杂区108(n+)，第一n型高掺杂区108(n+)与p型阱区110(pw)通过n型阱区109(n)间隔，n型漂移区111(nd)中形成有第二n型高掺杂区108(n+)，源极区104(s)形成在介质层103上，源极区104(s)的至少一部分穿过介质层103与第一n型高掺杂区108(n+)接触，漏极区106(d)形成在介质层103上，漏极区106(d)的至少一部分穿过介质层103与第二n型高掺杂区108(n+)接触，栅极区105(g)形成在介质层103中。
[0066]
其中，n+区的掺杂浓度大于n区的掺杂浓度，p+区的掺杂浓度大于pw区的掺杂浓度。
[0067]
其中，源极区s可以为金属材料，介质层103为氧化层，衬底电极区101为金属材料，栅极区g可以为多晶硅，p型高掺杂区p+为进行了p型掺杂的硅，p型阱区pw为进行了p型掺杂的硅，第一n型高掺杂区n+为进行了n型掺杂的硅，n型阱区n为进行了n型掺杂的硅，n型漂移区nd为进行了n型掺杂的硅，漏极区d可以为金属材料。
[0068]
如图4所示，n区与pw区构成寄生二极管d2(图1中也示出了d2)，pw区与nd区构成寄生二极管d1(图1中也示出了d1)，p+区与n+区之间通过pn结隔离。
[0069]
图5是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
[0070]
如图5所示，第一场效应晶体管为nmos晶体管；第一元胞区100包括源极区104、衬底电极区101、栅极区105以及漏极区106，衬底电极区101包括第一衬底电极区和第二衬底电极区；第一元胞区100包括p型衬底112以及介质层103，p型衬底112与介质层103之间至少形成n型漂移区111，n型漂移区111中形成有p型阱区110，p型阱区110中至少形成第一p型高掺杂区107，p型衬底112中形成第二p型高掺杂区107，第一衬底电极区形成在介质层103中，第一衬底电极区与第一p型高掺杂区107接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层103与第二p型高掺杂区接触，p型阱区110与p型衬底通过n型漂移区111间隔，p型阱区110中形成有n型阱区109，n型阱区109中形成有第一n型高掺杂区108，第一n型高掺杂区108与p型阱区110通过n型阱区109间隔，n型漂移区111中形成有第二n型高掺杂区108，源极区104形成在介质层上，源极区104的至少一部分穿过介质层103与第一n型高掺杂区108接触，漏极区106形成在介质层上，漏极区106的至少一部分穿过介质层103与第二n型高掺杂区108接触，栅极区105形成在介质层中，栅极区105的至少一部分与第一n型高掺杂区108的至少一部分之间形成有第一隔离介质113，栅极区105的至少另一部分与第二n型高掺杂区108的至少一部分之间也形成有第一隔离介质113。
[0071]
第一隔离介质113可以为氧化层。通过第一隔离介质113，提高g-n耐压性。
[0072]
图6是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
[0073]
如图6所示，第一场效应晶体管为nmos晶体管；第一元胞区100包括源极区104、衬底电极区101、栅极区105以及漏极区106，衬底电极区101包括第一衬底电极区和第二衬底电极区；第一元胞区100包括p型衬底112以及介质层103，p型衬底112与介质层103之间至少形成n型漂移区111，n型漂移区111中形成有p型阱区110，p型阱区110中至少形成第一p型高掺杂区107，p型衬底112中形成第二p型高掺杂区107，第一衬底电极区形成在介质层103中，第一衬底电极区与第一p型高掺杂区107接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层103与第二p型高掺杂区接触，p型阱区110与p型衬底通过n型漂移区111间隔，p型阱区110中形成有n型阱区109，n型阱区109中形成有第一n型高掺杂区108，第一n型高掺杂区108与p型阱区110通过n型阱区109间隔，n型漂移区111中形成有第二n型高掺杂区108，源极区104形成在介质层上，源极区104的至少一部分穿过介质层103与第一n型高掺杂区108接触，漏极区106形成在介质层上，漏极区106的至少一部分穿过介质层103与第二n型高掺杂区108接触，栅极区105形成在介质层103中，至少在第一p型高掺杂
区与第二p型高掺杂区之间形成有第二隔离介质114，在第二n型高掺杂区108的外侧、介质层103与p型衬底112之间也形成有第二隔离介质114。
[0074]
第二隔离介质114可以为氧化层，第一p+区与第二p+区通过第二隔离介质(沟槽介质)隔离。
[0075]
图7是本公开的又一个实施方式的用于电池保护的半导体器件的第一元胞区100的结构示意图。
[0076]
如图7所示，第一场效应晶体管为nmos晶体管；第一元胞区100包括源极区104、衬底电极区101、栅极区105以及漏极区106，衬底电极区101包括第一衬底电极区和第二衬底电极区；第一元胞区100包括p型衬底112以及介质层103，p型衬底112与介质层103之间至少形成n型漂移区111，n型漂移区111中形成有p型阱区110，p型阱区110中至少形成第一p型高掺杂区107，p型衬底112中形成第二p型高掺杂区107，第一衬底电极区形成在介质层103中，第一衬底电极区与第一p型高掺杂区107接触，第二衬底电极区形成在介质层上，第二衬底电极区的至少一部分穿过介质层103与第二p型高掺杂区接触，p型阱区110与p型衬底通过n型漂移区111间隔，p型阱区110中形成有n型阱区109，n型阱区109中形成有第一n型高掺杂区108，第一n型高掺杂区108与p型阱区110通过n型阱区109间隔，n型漂移区111中形成有第二n型高掺杂区108，源极区104形成在介质层上，源极区104的至少一部分穿过介质层103与第一n型高掺杂区108接触，漏极区106形成在介质层上，漏极区106的至少一部分穿过介质层103与第二n型高掺杂区108接触，栅极区105形成在介质层103中，栅极区105的至少一部分与第一n型高掺杂区108的至少一部分之间形成有第一隔离介质113，栅极区105的至少另一部分与第二n型高掺杂区108的至少一部分之间也形成有第一隔离介质113，至少在第一p型高掺杂区与第二p型高掺杂区之间形成有第二隔离介质114，在第二n型高掺杂区108的外侧、介质层103与p型衬底112之间也形成有第二隔离介质114。
[0077]
上述各个实施方式中，半导体器件的第一场效应晶体管mn1均为nmos晶体管，本领域技术人员应当理解，第一场效应晶体管mn1也可以设计成pmos晶体管，如果将第一场效应晶体管mn1设计成pmos晶体管，上述各个实施方式的第一元胞区100中的“p型”与“n型”互换，即可形成多个实施方式的形成pmos晶体管的第一元胞区。
[0078]
图1及图2中的mn1电路结构可以采用上述各个实施方式的第一元胞区来实现。
[0079]
图8是本公开的一个实施方式的用于电池保护的半导体器件的第二元胞区200的结构示意图。
[0080]
如图8所示，第二元胞区200形成的第二场效应晶体管mnb为nmos晶体管；第二元胞区200包括源极区s、衬底电极区b1、栅极区g以及p型衬底psub，p型衬底psub上形成有n型漂移区nd，n型漂移区nd中形成有第一p型阱区pw、第二p型阱区、n型阱区n、p型高掺杂区p+、第一n型高掺杂区n+以及第二n型高掺杂区n+，n型阱区n形成在第一p型阱区pw与第二p型阱区之间，第一n型高掺杂区n+形成在n型阱区n中，第二n型高掺杂区n+以及p型高掺杂区p+形成在第二p型阱区中且两者相邻地形成，使得第一n型高掺杂区n+与第二n型高掺杂区n+之间通过pn结隔离；第二元胞区200还包括介质层，衬底电极区b1形成在介质层中，且衬底电极区b1与第二n型高掺杂区n+以及p型高掺杂区p+接触；栅极区g形成在介质层中，源极区s形成在介质层上，且源极区s的至少一部分穿过介质层与第一n型高掺杂区n+接触。
[0081]
图8中，栅极区g为平面栅结构，第一n型高掺杂区n+与第二n型高掺杂区n+之间的
pn结构成寄生二极管d4(图1及图3中示出了d4)。
[0082]
图9是本公开的一个实施方式的用于电池保护的半导体器件的第二元胞区200的结构示意图。
[0083]
如图9所示，第二场效应晶体管为nmos晶体管；第二元胞区200包括源极区、衬底电极区、栅极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区、第二p型阱区、n型阱区、第一p型高掺杂区、第二p型高掺杂区、第一n型高掺杂区、第二n型高掺杂区以及第三n型高掺杂区，n型阱区形成在第一p型阱区与第二p型阱区之间，第一n型高掺杂区形成在n型阱区中，第二n型高掺杂区、第三n型高掺杂区、第一p型高掺杂区以及第二p型高掺杂区形成在第二p型阱区中，第一p型高掺杂区与第二n型高掺杂区相邻地设置，第二p型高掺杂区与第三n型高掺杂区相邻地设置，第二n型高掺杂区与第三n型高掺杂区之间形成介质区，该介质区中形成栅极区，第一n型高掺杂区与第一p型高掺杂区之间形成介质区，该介质区中形成金属浮空区，第二p型高掺杂区的与第三n型高掺杂区相对的一侧形成有介质区，该介质区形成在第一p型阱区与第二p型阱区之间，该介质区中形成金属浮空区；第二元胞区200还包括介质层，衬底电极区形成在介质层中，且衬底电极区的一个端部区域与第二n型高掺杂区以及第一p型高掺杂区接触，衬底电极区的另一个端部区域与第三n型高掺杂区以及第二p型高掺杂区接触；源极区形成在介质层上，且源极区的至少一部分穿过介质层与第一n型高掺杂区接触。
[0084]
如图9所示，本实施方式中，栅极区g为沟槽栅结构。
[0085]
如图9所示，n型阱区n与第二p型阱区构成寄生二极管d4(图1及图3中示出了d4)。
[0086]
上述各个实施方式中，半导体器件的第二场效应晶体管mnb均为nmos晶体管，本领域技术人员应当理解，第二场效应晶体管也可以设计成pmos晶体管，如果将第二场效应晶体管设计成pmos晶体管，上述各个实施方式的第二元胞区200中的“p型”与“n型”互换，即可形成多个实施方式的形成pmos晶体管的第二元胞区。
[0087]
图1及图3中的mnb电路结构可以采用上述各个实施方式的第二元胞区200来实现。
[0088]
图10是本公开的一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
[0089]
如图10所示，第三元胞区300包括栅极区g、漏极区d以及p型衬底psub，p型衬底psub上形成有n型漂移区nd，n型漂移区nd中形成有第一p型阱区pw和第二p型阱区，第一p型阱区pw与第二p型阱区之间形成有n型阱区n，n型阱区n中形成有n型高掺杂区n+，第二p型阱区中形成有p型高掺杂区p+，n型漂移区nd上形成有介质层，栅极区g形成在介质层上，栅极区g的至少一部分穿过介质层与p型高掺杂区p+接触，漏极区d形成在介质层上，漏极区d的至少一部分穿过介质层与n型高掺杂区n+接触。
[0090]
其中，第二p型阱区与n型阱区n构成第二开关即第三寄生二极管d3，也即耐压二极管d3(图1中示出了耐压二极管d3)，n型阱区n作为图1中的电阻r1。本领域技术人员可以通过对n型阱区的厚度和/或掺杂浓度等的调整来调整r1的阻值。
[0091]
图11是本公开的一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
[0092]
如图11所示，第三元胞区300包括栅极区、漏极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区和第二p型阱区，第一p型阱区与第二p型阱区之
间形成有n型阱区，n型阱区中形成有n型高掺杂区，第二p型阱区中形成有p型高掺杂区，n型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与p型高掺杂区接触，漏极区形成在介质层上，漏极区的至少一部分穿过介质层与n型高掺杂区接触，在介质层与p型衬底之间、n型漂移区的两侧均形成有隔离介质。
[0093]
图12是本公开的一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
[0094]
如图12所示，第三元胞区300包括栅极区、漏极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区和第二p型阱区，第一p型阱区与第二p型阱区之间形成有n型阱区，n型阱区中形成有n型高掺杂区，第二p型阱区中形成有p型高掺杂区，p型衬底以及n型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与p型高掺杂区接触，漏极区的第一部分形成在介质层上，漏极区的第二部分以及第三部分形成在介质层中，第二部分与第三部分之间形成有poly电阻，漏极区的第三部分与n型高掺杂区接触。
[0095]
如图12所示，漏极区d的第一部分与第二部分为连续结构，第二部分与第三部分为非连续结构。
[0096]
图13是本公开的一个实施方式的用于电池保护的半导体器件的第三元胞区300的结构示意图。
[0097]
如图13所示，第三元胞区300包括栅极区、漏极区以及p型衬底，p型衬底上形成有n型漂移区，n型漂移区中形成有第一p型阱区和第二p型阱区，第一p型阱区与第二p型阱区之间形成有n型阱区，n型阱区中形成有n型高掺杂区，第二p型阱区中形成有p型高掺杂区，p型衬底以及n型漂移区上形成有介质层，栅极区形成在介质层上，栅极区的至少一部分穿过介质层与p型高掺杂区接触，漏极区的第一部分形成在介质层上，漏极区的第二部分以及第三部分形成在介质层中，第二部分与第三部分之间形成有poly电阻，漏极区的第三部分与n型高掺杂区接触，介质层与p型衬底之间部分地形成隔离介质。
[0098]
图1中的d3&r1电路结构可以采用上述各个实施方式的第三元胞区300来实现。
[0099]
本领域技术人员应当理解，上述各个实施方式中，d区、n+区、nd区、pw区、g区、s区、b区、n区、n+区、p+区、介质层、隔离介质等的大小、形状均是示例性的，本领域技术人员对大小、形状的适当调整，均落入本公开的保护范围。
[0100]
根据本公开的优选实施方式，第一元胞区、第二元胞区以及第三元胞区共用介质层。
[0101]
根据本公开的优选实施方式，第一元胞区与第二元胞区之间通过隔离介质进行间隔，第二元胞区与第三元胞区之间也通过隔离介质进行间隔。
[0102]
图14至图20是本公开的优选实施方式的用于电池保护的半导体器件的整体结构示意图。
[0103]
图14示出的半导体器件的整体结构中的第一元胞区与第二元胞区以及第二元胞区与第三元胞区之间均通过隔离介质进行间隔。
[0104]
图15示出的半导体器件的整体结构中的第一元胞区与第二元胞区以及第二元胞区与第三元胞区之间均通过pn结进行间隔，图15采用平面栅ldmos结构。
[0105]
图16示出的半导体器件的整体结构中的第一元胞区与第二元胞区以及第二元胞
区与第三元胞区之间均通过pn结进行间隔，图16采用平面栅ldmos
˙
栅场板结构。
[0106]
图17示出的半导体器件的整体结构中的第一元胞区与第二元胞区以及第二元胞区与第三元胞区之间均通过沟槽隔离介质进行间隔，图17采用平面栅ldmos
˙
沟槽介质隔离结构。
[0107]
图18示出的半导体器件的整体结构中的第一元胞区与第二元胞区以及第二元胞区与第三元胞区之间均通过沟槽隔离介质进行间隔，图18采用平面栅ldmos
˙
栅场板
˙
沟槽介质隔离结构。
[0108]
图19示出的半导体器件的整体结构中的第一元胞区与第二元胞区以及第二元胞区与第三元胞区之间均通过pn结进行间隔，图19采用平面栅ldmos结构。
[0109]
图20示出的半导体器件的整体结构中的第一元胞区与第二元胞区以及第二元胞区与第三元胞区之间均通过pn结进行间隔，图20采用平面栅ldmos
˙
集成沟槽栅结构。
[0110]
图14至图19示出的整体结构仅是本公开优选实施方式的结构，本领域技术人员在本公开的半导体器件的结构思想的框架下所做的调整、改变均落入本公开的保护范围。
[0111]
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。