半导体器件的制备方法与流程

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制备方法。

背景技术：

金属氧化物半导体场效应管(metal-oxide-semiconductorfield-effecttransistor,mosfet)，简称金氧半场效晶体管，是一种可以广泛使用在模拟电路与数字电路的场效晶体管。金属氧化物半导体场效应管依照其“沟道”极性的不同，可分为电子占多数的n沟道型与空穴占多数的p沟道型，通常被称为n型金属氧化物半导体场效应管(nmosfet)与p型金属氧化物半导体场效应管(pmosfet)。现在基于半导体材料的金属氧化物半导体场效应管在微处理器、微控制器等数位信号处理上，以及模拟信号处理的集成电路上都有非常广泛的应用。

其中，屏蔽栅极沟槽结构(split-gate-trench，sgt)因其具有电荷耦合效应，在具有传统沟槽的金属氧化物半导体场效应晶体管垂直耗尽(p-body/n-epi结)基础上引入了水平耗尽，将器件电场由三角形分布改变为近似矩形分布。在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压，并能够屏蔽沟槽栅极和漏极。目前，该结构在中低压功率器件领域得到广泛应用。

然而，在制备屏蔽栅功率器件的过程中，沟槽内的栅极多晶硅往往会在深沟槽的刻蚀和氧化环节被大量损耗，导致栅极多晶硅的关键尺寸只有1000埃左右，这严重影响了后续栅极接触孔的引出，并对器件性能造成影响。

因此，需要一种新的制备方法，能够在不影响器件形貌的前提下，有效避免栅极多晶硅的损失，并提高器件性能。

技术实现要素：

本发明的目的在于提供一种半导体器件的制备方法，以解决如何避免栅极多晶硅的损耗的问题。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供一衬底，所述衬底内形成有第一沟槽，且在所述第一沟槽的侧壁上形成有屏蔽层；

在所述衬底表面及所述第一沟槽内形成阻挡层；

去除所述衬底表面及所述第一沟槽底部的所述阻挡层，并且在所述屏蔽层上保留有所述阻挡层；

去除所述第一沟槽底部的部分厚度的所述衬底，以形成第二沟槽。

可选的，在所述的半导体器件的制备方法中，在去除所述衬底表面及所述第一沟槽底部的所述阻挡层时，去除位于所述屏蔽层上的部分厚度的所述阻挡层。

可选的，在所述的半导体器件的制备方法中，在去除位于所述屏蔽层上的部分厚度的所述阻挡层后，保留的所述阻挡层的厚度范围为：

可选的，在所述的半导体器件的制备方法中，采用低压化学气相沉积工艺形成所述阻挡层。

可选的，在所述的半导体器件的制备方法中，采用干法刻蚀工艺去除所述衬底表面及所述第一沟槽底部的所述阻挡层，并且在所述屏蔽层上保留有所述阻挡层；其中，采用的刻蚀气体包括四氟化碳。

可选的，在所述的半导体器件的制备方法中，采用干法刻蚀工艺去除所述第一沟槽底部的部分厚度的所述衬底，以形成所述第二沟槽；其中，采用的刻蚀气体包括六氟化硫。

可选的，在所述的半导体器件的制备方法中，在提供一衬底，所述衬底内形成有第一沟槽，且在所述第一沟槽的侧壁上形成有屏蔽层的步骤包括：

提供一衬底，所述衬底内形成有第一沟槽；

在所述衬底表面及所述第一沟槽内形成所述屏蔽层；

去除所述衬底表面及所述第一沟槽底部的所述屏蔽层。

可选的，在所述的半导体器件的制备方法中，在所述衬底表面及所述第一沟槽内形成所述屏蔽层之前，所述半导体器件的制备方法还包括：在所述衬底表面及所述第一沟槽内形成第一氧化层。

可选的，在所述的半导体器件的制备方法中，在去除所述衬底表面及所述第一沟槽底部的所述屏蔽层之后，所述半导体器件的制备方法还包括：去除所述第一沟槽底部的所述第一氧化层。

可选的，在所述的半导体器件的制备方法中，在去除所述第一沟槽底部的部分厚度的所述衬底，以形成所述第二沟槽之后，所述半导体器件的制备方法还包括：在所述第二沟槽内形成第二氧化层。

综上所述，本发明提供一种半导体器件的制备方法，包括：提供一衬底，所述衬底内形成有第一沟槽，且在所述第一沟槽的侧壁上形成有屏蔽层。在所述衬底表面及所述第一沟槽内形成阻挡层。去除所述衬底表面及所述第一沟槽底部的所述阻挡层，并且所述屏蔽层上保留有所述阻挡层。去除所述第一沟槽底部的部分厚度的所述衬底，以形成第二沟槽。由此，本发明通过在所述第一沟槽内壁上的所述屏蔽层上加设一阻挡层，以使得在后续形成及氧化所述第二沟槽的过程中，避免所述屏蔽层被损耗，保证工艺效果，提高器件性能。

附图说明

图1是本发明实施例中的半导体器件的制备方法流程图；

图2是本发明实施例中的半导体器件的制备方法流程图；

图3～图10是本发明实施例中的半导体器件的制备方法各步骤中半导体结构示意图。

附图标记:

100-衬底；101-第一氧化层；102-屏蔽层；103-阻挡层；104-第二氧化层；p1-第一沟槽；p2-第二沟槽。

具体实施方式

以下结合附图和具体实施例对本发明提出的半导体器件的制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

解决上述技术问题，本实施例提供一种半导体器件的制备方法，请参阅图1，所述半导体器件的制备方法包括：

步骤一s10：提供一衬底，所述衬底内形成有第一沟槽，且在所述第一沟槽的侧壁上形成有屏蔽层。

步骤二s20：在所述衬底表面及所述第一沟槽内形成阻挡层。

步骤三s30：去除所述衬底表面及所述第一沟槽底部的所述阻挡层，以保留所述屏蔽层上的阻挡层。

步骤四s40：去除所述第一沟槽底部的部分厚度的所述衬底，以形成第二沟槽。

以下结合附图2-10，具体阐述本实施例提供的一种半导体器件的制备方法的各工艺步骤。

步骤一s10：请参阅图2-6，提供一衬底100，所述衬底100内形成有第一沟槽p1，且在所述第一沟槽p1的侧壁上形成有屏蔽层102。

具体的，所述步骤一s10包括：

s101：请参阅图3，提供一衬底100，所述衬底100内形成有第一沟槽p1。

所述衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，进一步的，所述衬底100可选为绝缘体上硅(silicon-on-insulator，soi)基底、体硅(bulksilicon)基底、锗基底、锗硅基底、磷化铟(inp)基底、砷化镓(gaas)基底或者绝缘体上锗基底等。所述第一沟槽p1的形成方法包括但不限于为干法刻蚀工艺。且本实施例所述第一沟槽p1的数量不作限制，根据器件设计的需要可以为一个、两个或者三个等。

s102：请参阅图4，在所述衬底100表面及所述第一沟槽p1内形成第一氧化层101。

所述第一氧化层101用于保护所述衬底100。形成所述第一氧化层101的工艺包括但不限于为热氧化工艺，以氧气和\或水蒸气作为氧化剂，并在高温下形成所述第一氧化层101。所述第一氧化层101覆盖于所述衬底100表面并覆盖所述第一沟槽p1的侧壁及底部。

s103：请参阅图5，所述衬底100表面及所述第一沟槽p1内形成所述屏蔽层102。

所述屏蔽层102的材质包括多晶硅。可选的，采用低压化学气相沉积工艺形成所述屏蔽层102。所述屏蔽覆盖于所述第一氧化层101的表面。

s104：请参阅图6，去除所述衬底100表面及所述第一沟槽p1底部的所述屏蔽层102。

可选的，采用干法刻蚀工艺去除所述衬底100表面及所述第一沟槽p1底部的所述屏蔽层102，则仅仅保留所述第一沟槽p1侧壁上的所述屏蔽层102。其中，所述干法刻蚀气体可选的为四氟化碳。保留下来的所述屏蔽层102为左右型屏蔽栅极沟槽器件的栅极结构。其中，在去除所述第一沟槽p1底部的所述屏蔽层102之后，去除所述第一沟槽p1底部的所述第一氧化层101。

步骤二s20：请参阅图7，在所述衬底100表面及所述第一沟槽p1内形成阻挡层103。

所述阻挡层103的材质包括但不限于为氮化硅。可采用低压化学气相沉积工艺形成所述阻挡层103。所述阻挡层103的厚度范围为：260埃～350埃。可选的为260埃、300埃或350埃。形成所述阻挡层103的目的在于保护所述第一沟槽p1侧壁上的所述屏蔽层102，以避免所述屏蔽层102在后续形成及氧化所述第二沟槽p2的过程中被大量损耗。

步骤三s30：请参阅图8，去除所述衬底100表面及所述第一沟槽p1底部的所述阻挡层103，以保留所述屏蔽层102上的阻挡层103。

进一步的，可采用干法刻蚀工艺去除所述衬底100表面及所述第一沟槽p1底部的所述阻挡层103。其中，刻蚀气体包括四氟化碳。保留下来的阻挡层103覆盖所述第一沟槽p1侧壁上的所述屏蔽层102，从而能够起到保护所述屏蔽层102的作用，以避免在执行后续工艺中被损耗。

其中，在去除所述衬底100表面及所述第一沟槽p1底部的所述阻挡层103时，会去除位于所述屏蔽层102上的部分厚度的所述阻挡层103。最后保留的所述阻挡层103的厚度范围为：可选的为或

步骤四s40：请参阅图9，去除所述第一沟槽p1底部的部分厚度的所述衬底100，以形成第二沟槽p2。

可选的，采用干法刻蚀工艺去除所述第一沟槽p1底部的部分厚度的所述衬底100，以形成所述第二沟槽p2。即在所述第一沟槽p1的基础上进一步向下延伸，以形成所述第二沟槽p2。其中，采用的刻蚀气体包括六氟化硫。

在去除所述第一沟槽p1底部的部分厚度的所述衬底100，以形成所述第二沟槽p2之后，如图10，所述半导体器件的制备方法还包括：在所述第二沟槽p2内形成所述第二氧化层104。即，对所述第二沟槽p2的侧壁及底部进行氧化处理。在氧化处理的过程中，由于所述阻挡层103的保护作用，所述屏蔽层102被氧化的量很少。

在后续工艺中会进一步形成屏蔽电极、接触孔等，以完成左右型屏蔽栅极沟槽器件的制备。因后续工艺为本领域技术人员所熟知的技术手段，故在此不做赘述。

综上所述，本实施例提供一种半导体器件的制备方法，包括：提供一衬底100，所述衬底100内形成有第一沟槽p1，且在所述第一沟槽p1的侧壁上形成有屏蔽层102。在所述衬底100表面及所述第一沟槽p1内形成阻挡层103。去除所述衬底100表面及所述第一沟槽p1底部的所述阻挡层103，并保留所述屏蔽层102上的所述阻挡层103。去除所述第一沟槽p1底部的部分厚度的所述衬底100，以形成第二沟槽p2。因此，本发明通过在所述第一沟槽p1内壁上的所述屏蔽层102上加设一阻挡层103，以使得在后续形成及氧化所述第二沟槽p2的过程中，避免所述屏蔽层102被损耗，保证工艺效果，提高器件性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。