半导体结构及其形成方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能和更低的成本的需求不断增加。为了满足这些需求，半导体工业继续按比例缩小半导体器件的尺寸，鳍式场效应晶体管(finfet)等三维结构的设计成为半导体领域关注的热点。
3.随着器件的不断小型化，为了制作尺寸更小、分布更密集的鳍片，隔离结构的制作也出现了新的技术，例如一种单扩散隔断隔离结构(single diffusion break isolation structures，sdb隔离结构)的制造技术，其一般分布在沿鳍片的长度方向上，通过去除鳍片的某些区域，在鳍片中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍片分隔成多个小鳍片，由此可以防止鳍片两相邻区域之间以及相邻的两个鳍片之间的漏电流，还可以避免鳍片中形成的源区和漏区之间的桥接(source-drain bridge)。因此，sdb隔离结构的制造工艺及其成形结构等的好坏会影响sdb隔离结构的隔离性能，甚至会对其周围的鳍片和栅极结构造成缺陷，进而影响finfet器件的性能。
4.然而，目前的sdb隔离结构的制造技术仍然存在缺陷。因此，有必要提供更可靠、更有效的技术方案。


技术实现要素：

5.本技术提供一种半导体结构及其形成方法，可以提高sdb隔离结构的位置精度，减少sdb隔离结构侧壁的残渣，从而提高sdb隔离结构的质量，提高器件可靠性。
6.本技术的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片顶面和侧壁形成有伪栅极材料层；在所述伪栅极材料层顶面形成覆盖部分所述伪栅极材料层的第一掩膜层，所述第一掩膜层的第一部分对应所述半导体结构的伪栅极层，所述第一掩膜层的第二部分对应所述半导体结构的sdb隔离结构；刻蚀去除所述第一掩膜层的第二部分并继续刻蚀所述伪栅极材料层，在所述伪栅极材料层中形成第一沟槽；以所述第一掩膜层的第一部分为掩膜刻蚀所述伪栅极材料层至暴露所述鳍片表面，同时沿所述第一沟槽刻蚀至所述第一沟槽底部与所述鳍片底部共面，所述伪栅极材料层形成伪栅极层；在所述第一沟槽中填充介质材料形成sdb隔离结构。
7.在本技术的一些实施例中，刻蚀去除所述第一掩膜层的第二部分并继续刻蚀所述伪栅极材料层，在所述伪栅极材料层中形成第一沟槽的方法包括：在所述伪栅极材料层表面以及所述第一掩膜层侧壁和顶面形成第二掩膜层；在所述第二掩膜层表面形成包括开口的光阻层，所述开口暴露所述第一掩膜层的第二部分顶面的第二掩膜层；沿所述开口依次刻蚀所述第二掩膜层、所述第一掩膜层以及所述伪栅极材料层，在所述伪栅极材料层中形成所述第一沟槽；去除所述光阻层和第二掩膜层。
8.在本技术的一些实施例中，沿所述开口依次刻蚀所述第二掩膜层、所述第一掩膜
层以及所述伪栅极材料层，在所述伪栅极材料层中形成所述第一沟槽的方法包括：沿所述开口刻蚀所述第二掩膜层形成第二开口，所述第二开口暴露所述第一掩膜层；沿所述第二开口刻蚀所述第一掩膜层至暴露所述伪栅极材料层；沿所述第二开口继续刻蚀所述伪栅极材料层，在所述伪栅极材料层中形成所述第一沟槽。
9.在本技术的一些实施例中，所述第一沟槽底部与所述伪栅极材料层顶面的高度差为5纳米至50纳米。
10.在本技术的一些实施例中，在所述第一沟槽中填充介质材料形成sdb隔离结构的方法包括：在所述伪栅极层侧壁以及所述第一沟槽侧壁和底部形成第一介质层；在所述伪栅极层两侧的鳍片中形成源极和漏极；形成顶部高于所述第一掩膜层并且完全覆盖所述鳍片以及第一掩膜层的第二介质层，所述第二介质层填满所述第一沟槽；去除高于所述伪栅极层顶面的第二介质层以及第一掩膜层。
11.在本技术的一些实施例中，在所述伪栅极层侧壁以及所述第一沟槽侧壁和底部形成第一介质层的方法包括：在所述第一掩膜层顶面和侧壁、所述鳍片顶面以及所述第一沟槽侧壁和底部形成第一介质层；刻蚀去除所述第一掩膜层顶面和所述鳍片顶面的第一介质层。
12.在本技术的一些实施例中，所述半导体结构的形成方法还包括：去除所述伪栅极层形成第二沟槽；在所述第二沟槽中形成金属栅极。
13.在本技术的一些实施例中，所述半导体衬底表面和鳍片底部之间形成有垫氧化层。
14.本技术的另一个方面还提供一种半导体结构，包括：半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片的部分顶面和侧壁形成有金属栅极；sdb隔离结构，位于相邻的金属栅极所在的鳍片之间，用于隔离相邻的金属栅极所在的鳍片。
15.在本技术的一些实施例中，所述半导体衬底表面和鳍片底部之间形成有垫氧化层。
16.在本技术的一些实施例中，所述半导体结构还包括：位于所述金属栅极侧壁的第一介质层。
17.在本技术的一些实施例中，所述半导体结构还包括：位于所述金属栅极两侧的鳍片中的源极和漏极。
18.在本技术的一些实施例中，所述半导体结构还包括：完全覆盖所述鳍片的第二介质层，所述第二介质层顶面与所述金属栅极顶面共面。
19.本技术所述的半导体结构及其形成方法，以所述第一掩膜层作为掩膜刻蚀形成第一沟槽，在所述第一沟槽中形成sdb隔离结构，可以提高sdb隔离结构的位置精度，减少sdb隔离结构侧壁的残渣，从而提高sdb隔离结构的质量，提高器件可靠性。
附图说明
20.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
21.图1为一种半导体结构的立体结构示意图；
22.图2为一种半导体结构的截面示意图；
23.图3至图18为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
24.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
25.下面结合实施例和附图对本发明技术方案进行详细说明。
26.图1为一种半导体结构的立体结构示意图；图2为一种半导体结构的截面示意图。其中，图2是沿图1中的虚线框150所在的平面所做的截面图。
27.参考图1和图2所示，finfet器件一般包括：半导体衬底100以及位于所述半导体衬底100上向上垂直延伸的多个薄的鳍片110(图中出于简洁的目的仅示出了一个鳍片)；隔离结构120，位于所述半导体衬底100上，环绕所述鳍片110的部分侧壁，用于隔离相邻的鳍片110；栅极结构130，位于所述鳍片110的部分顶面和侧壁。
28.随着器件的不断小型化，为了制作尺寸更小、分布更密集的鳍片110，出现了新的隔离技术，例如sdb隔离结构的制造技术。参考图1和图2，所述sdb隔离结构一般分布在沿鳍片110的长度方向上，通过去除鳍片110的某些区域，在鳍片110中形成一个甚至多个隔断沟槽140，这些隔断沟槽140中填充二氧化硅等绝缘材料后，可以将单个鳍片110分隔成多个小鳍片，由此可以防止鳍片110两相邻区域之间以及相邻的两个鳍片110之间的漏电流，还可以避免鳍片110中形成的源区和漏区之间的桥接。因此，sdb隔离结构的制造工艺及其成形结构等的好坏会影响sdb隔离结构的隔离性能，甚至会对其周围的鳍片和栅极结构造成缺陷，进而影响finfet器件的性能。
29.为了形成质量更好、更可靠的sdb隔离结构，本技术提供一种半导体结构及其形成方法，以第一掩膜层作为掩膜刻蚀形成第一沟槽，在所述第一沟槽中形成sdb隔离结构，可以提高sdb隔离结构的位置精度，减少sdb隔离结构侧壁的残渣，从而提高sdb隔离结构的质量，提高器件可靠性。
30.图3至图18为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。需要说明的是，出于简洁的目的，图3至图18都是截面图，但应该理解与图2相对于图1类似，图3至图18都是沿半导体结构上的鳍片的长度方向所做的截面图。下面结合附图对本技术实施例所述的半导体结构的形成方法进行详细说明。
31.本技术的实施例提供一种半导体结构的形成方法，包括：参考图3，提供半导体衬底200，所述半导体衬底200上形成有鳍片220，所述鳍片220顶面和侧壁形成有伪栅极材料层230a；参考图4，在所述伪栅极材料层230a顶面形成覆盖部分所述伪栅极材料层230a的第一掩膜层240，所述第一掩膜层240的第一部分241对应所述半导体结构的伪栅极层，所述第一掩膜层240的第二部分242对应所述半导体结构的sdb隔离结构；参考图5至图10，刻蚀去
除所述第一掩膜层240的第二部分242并继续刻蚀所述伪栅极材料层230a，在所述伪栅极材料层230a中形成第一沟槽250；参考图11，以所述第一掩膜层240的第一部分241为掩膜刻蚀所述伪栅极材料层230a至暴露所述鳍片220表面，同时沿所述第一沟槽250刻蚀至所述第一沟槽250底部与所述鳍片220底部共面，所述伪栅极材料层230a形成伪栅极层230，参考图12至图16，在所述第一沟槽250中填充介质材料形成sdb隔离结构280。
32.本技术实施例所述的半导体结构的形成方法，以所述第一掩膜层240作为掩膜刻蚀形成第一沟槽250，在所述第一沟槽250中形成sdb隔离结构280，可以提高sdb隔离结构280的位置精度，减少sdb隔离结构280侧壁的残渣，从而提高sdb隔离结构280的质量，提高器件可靠性。
33.参考图3，提供半导体衬底200，所述半导体衬底200上形成有鳍片220，所述鳍片220顶面和侧壁形成有伪栅极材料层230a。
34.在本技术的一些实施例中，所述半导体衬底200表面和鳍片220底部之间形成有垫氧化层210。所述垫氧化层210可以在后续刻蚀所述第一沟槽至所述第一沟槽底部与所述鳍片底部共面时作为刻蚀停止层，避免过量刻蚀损伤到半导体衬底。
35.在本技术的一些实施例中，所述垫氧化层210的材料包括氧化硅等。
36.在本技术的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，p型衬底或n型衬底)。在本技术的一些实施例中，所述半导体衬底200可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。
37.在本技术的一些实施例中，形成所述鳍片220的方法可以包括：在所述垫氧化层210上形成鳍片材料层；在所述鳍片材料层上形成图案化的掩模层；以所述图案化的掩模层作为掩膜来刻蚀所述鳍片材料层形成所述鳍片220。例如，可以使用干法蚀刻工艺、湿法蚀刻工艺或上述的组合来实施蚀刻。在本技术的一些实施例中，所述掩模层可以是使用热氧化工艺形成的包括氧化硅的薄膜。在本技术的另一些实施例中，所述掩模层可以是使用低压化学气相沉积工艺(lpcvd)或等离子体增强cvd(pecvd)来形成的包括氮化硅的薄膜。
38.在本技术的一些实施例中，所述伪栅极材料层230a的材料包括多晶硅。形成所述伪栅极材料层230a的方法包括化学气相沉积工艺。
39.参考图4，在所述伪栅极材料层230a顶面形成覆盖部分所述伪栅极材料层230a的第一掩膜层240，所述第一掩膜层240的第一部分241对应所述半导体结构的伪栅极层，所述第一掩膜层240的第二部分242对应所述半导体结构的sdb隔离结构。
40.在后续工艺中，会分别以所述第一部分241和所述第二部分242作为掩膜来进行刻蚀工艺以形成伪栅极层和sdb隔离结构。所述对应指的是所述第一部分241和所述第二部分242在垂直方向上的投影分别与所述伪栅极层和所述sdb隔离结构在垂直方向上的投影重合。
41.在本技术的一些实施例中，所述第一掩膜层240的材料可以是形成gate mandral(栅极心轴)的材料。
42.参考图5至图10，刻蚀去除所述第一掩膜层230的第二部分242并继续刻蚀所述伪栅极材料层230a，在所述伪栅极材料层230a中形成第一沟槽250。
43.参考图5，在所述伪栅极材料层230a表面以及所述第一掩膜层240侧壁和顶面形成第二掩膜层251。所述第二掩膜层251可以增大刻蚀第一沟槽的工艺窗口，提高刻蚀形成第一沟槽的精度，实现所述作用的具体过程在下文会详细说明。
44.在本技术的一些实施例中，所述第二掩膜层251的材料选择可以满足所述第二掩膜层251和所述第一掩膜层240的刻蚀选择比相差较大，在刻蚀所述第二掩膜层251时，所述第一掩膜层240可以作为刻蚀停止层。
45.参考图6，在所述第二掩膜层251表面形成包括开口253的光阻层252，所述开口253暴露所述第一掩膜层240的第二部分242顶面的第二掩膜层251。
46.需要说明的是，应当理解，本技术中的附图只是示意性的，不代表所述半导体结构的真实尺寸比例。在实际结构中，所述第二部分242的宽度(水平方向上的尺寸)非常小，目前的一些光刻工艺中曝光形成的开口253的最小宽度也难以达到这么小的尺寸，难以通过所述开口253来直接刻蚀所述第二部分242。因此，可以增加一层所述第二掩膜层251，先刻蚀所述第二掩膜层251来形成一个宽度小于所述开口253的第二开口254，再通过所述第二开口254来刻蚀所述第二部分242。
47.在本技术的另一些实施例中，若光刻工艺的精度能够实现曝光形成的开口253的最小宽度可以达到所述第二部分242的宽度，那么可以省去所述第二掩膜层251，直接通过开口253刻蚀所述第二部分242。
48.参考图7至图9，沿所述开口253依次刻蚀所述第二掩膜层251、所述第一掩膜层240以及所述伪栅极材料层230a，在所述伪栅极材料层230a中形成所述第一沟槽250。
49.参考图7，沿所述开口253刻蚀所述第二掩膜层251形成第二开口254，所述第二开口254暴露所述第一掩膜层240的第二部分242。由于所述第二掩膜层251与所述第一掩膜层240的刻蚀选择比不同，所述第一掩膜层240可以作为刻蚀停止层，使所述刻蚀停在所述第一掩膜层240表面。
50.在本技术的一些实施例中，刻蚀所述第二掩膜层251的方法包括干法刻蚀。所述干法刻蚀可以形成宽度小于开口253的第二开口254。这样再沿所述第二开口254来刻蚀所述第二部分242，比沿开口253直接刻蚀所述第二部分242要更精准，即提高了刻蚀工艺的窗口。
51.参考图8，沿所述第二开口254刻蚀所述第一掩膜层240的第二部分242至暴露所述伪栅极材料层230a。所述第一掩膜层240的材料与所述第二掩膜层251的材料不同，因此，此处刻蚀需要更换合适的刻蚀气体或刻蚀溶液。以所述第二部分242作为定位所述第一沟槽250的工具，提高了形成sdb隔离结构的位置精度。
52.在本技术的一些实施例中，刻蚀所述第一掩膜层240的方法包括干法刻蚀或湿法刻蚀。
53.参考图9，沿所述第二开口254继续刻蚀所述伪栅极材料层230a，在所述伪栅极材料层230a中形成所述第一沟槽250。所述第一掩膜层240的材料与所述伪栅极材料层230a的材料不同，因此，此处刻蚀需要更换合适的刻蚀气体或刻蚀溶液。
54.在本技术的一些实施例中，刻蚀所述伪栅极材料层230a的方法包括干法刻蚀或湿法刻蚀。
55.需要说明的是，出于简洁的目的，本技术实施例中并未具体列出每次刻蚀时的详
细情况，在实际工艺中，可以根据所述第一掩膜层240、所述第二掩膜层251和所述伪栅极材料层230a的材料分别选择合适的刻蚀气体或者刻蚀溶液。
56.参考图10，去除所述光阻层252和第二掩膜层251。
57.在本技术的一些实施例中，去除所述光阻层252的方法例如为灰化工艺。
58.在本技术的一些实施例中，去除所述第二掩膜层251的方法例如为刻蚀工艺。
59.在本技术的一些实施例中，所述第一沟槽250底部与所述伪栅极材料层230a顶面的高度差为5纳米至50纳米。所述高度差就是所述第一沟槽250的深度，在后续工艺中，会在刻蚀所述伪栅极材料层230a形成伪栅极层的同时继续刻蚀所述第一沟槽250至所述鳍片220的底部，因此，为了尽量节约工艺材料以及提高效率，最好是形成伪栅极层时，所述第一沟槽250也基本正好被刻蚀至所述鳍片220的底部。这样，可以根据所述鳍片220的刻蚀时间以及所述伪栅极层230a的刻蚀时间来计算所述第一沟槽250此时的最佳深度。
60.在本技术的一些实施例中，所述伪栅极材料层230a与所述鳍片220的刻蚀选择比接近，因此，刻蚀所述伪栅极材料层230a和刻蚀所述鳍片220的速率接近，所述第一沟槽250此时的最佳深度为所述鳍片220的高度。所述第一沟槽250底部距离所述鳍片220底部的距离正好等于所述伪栅极材料层230a的高度。这样后续刻蚀所述伪栅极材料层230a的时间基本等于刻蚀所述第一沟槽250至所述鳍片220底部的时间。
61.参考图11，以所述第一掩膜层240的第一部分241为掩膜刻蚀所述伪栅极材料层230a至暴露所述鳍片220表面，同时沿所述第一沟槽250刻蚀至所述第一沟槽250底部与所述鳍片220底部共面，所述伪栅极材料层230a形成伪栅极层230。
62.在本技术的一些实施例中，所述伪栅极材料层230a的刻蚀选择比与所述鳍片220的刻蚀选择比接近，因此可以在同一个刻蚀工艺中同时刻蚀所述伪栅极材料层230a和所述鳍片220。
63.在本技术的一些实施例中，所述垫氧化层210可以作为刻蚀停止层来避免过量刻蚀而损伤所述半导体衬底200。
64.在本技术的一些实施例中，刻蚀所述伪栅极材料层230a的方法包括湿法刻蚀或干法刻蚀。
65.参考图12至图16，在所述第一沟槽250中填充介质材料形成sdb隔离结构280。
66.参考图12至图13，在所述伪栅极层230侧壁以及所述第一沟槽250侧壁和底部形成第一介质层260。其中，位于所述伪栅极层230侧壁的第一介质层260可以作为所述伪栅极层230的侧墙；位于所述第一沟槽250侧壁和底部的第一介质层260可以作为sdb隔离结构的一部分介质材料。
67.参考图12，在所述第一掩膜层240的第一部分241顶面和侧壁、所述鳍片220顶面以及所述第一沟槽250侧壁和底部形成第一介质层260。
68.在本技术的一些实施例中，形成所述第一介质层260的方法包括化学气相沉积工艺。
69.在本技术的一些实施例中，所述第一介质层260的材料包括氮化硅等。
70.参考图13，刻蚀去除所述第一掩膜层240的第一部分241顶面和所述鳍片220顶面的第一介质层260，仅保留位于所述伪栅极层230侧壁以及所述第一沟槽250侧壁和底部的第一介质层260。
71.在本技术的一些实施例中，刻蚀所述第一介质层260的方法包括湿法刻蚀或干法刻蚀等。
72.参考图14，在所述伪栅极层230两侧的鳍片220中形成源极270和漏极271。
73.在本技术的一些实施例中，形成所述源极270和所述漏极271的方法例如为：在所述伪栅极层230两侧的鳍片220中刻蚀形成沟槽；在所述沟槽中外延生长形成所述源极270和所述漏极271。
74.参考图15，形成顶部高于所述第一掩膜层240并且完全覆盖所述鳍片220以及第一掩膜层240的第二介质层261，所述第二介质层261填满所述第一沟槽250。其中，位于所述第一沟槽250中的第二介质层261作为所述sdb隔离结构的一部分。
75.在本技术的一些实施例中，形成所述第二介质层261的方法包括化学气相沉积工艺。
76.在本技术的一些实施例中，所述第二介质层261的材料包括氧化硅等。
77.参考图16，去除高于所述伪栅极层230顶面的第二介质层261以及第一掩膜层240。其中，位于所述第一沟槽250侧壁和底部的第一介质层260以及位于所述第一沟槽250中的第二介质层261共同构成所述sdb隔离结构280。
78.在本技术的一些实施例中，去除高于所述伪栅极层230顶面的第二介质层261以及第一掩膜层240的方法包括化学机械研磨工艺和湿法刻蚀工艺等。
79.参考图17，去除所述伪栅极层230形成第二沟槽291；参考图18在所述第二沟槽291中形成金属栅极290。
80.在本技术的一些实施例中，去除所述伪栅极层230的方法包括湿法刻蚀或干法刻蚀。
81.在本技术的一些实施例中，形成所述金属栅极290的方法包括化学气相沉积工艺或物理气相沉积工艺等。
82.在本技术的一些实施例中，所述金属栅极290的材料包括铝等。
83.本技术实施例所述的半导体结构的形成方法，以所述第一掩膜层作为掩膜刻蚀形成第一沟槽，在所述第一沟槽中形成sdb隔离结构，可以提高sdb隔离结构的位置精度，减少sdb隔离结构侧壁的残渣，从而提高sdb隔离结构的质量，提高器件可靠性。
84.本技术的实施例还提供一种半导体结构，参考图18，所述半导体结构包括：半导体衬底200，所述半导体衬底200上形成有鳍片220，所述鳍片220的部分顶面和侧壁形成有金属栅极290；sdb隔离结构280，位于相邻的金属栅极290所在的鳍片220之间，用于隔离相邻的金属栅极290所在的鳍片220。
85.参考图18，在本技术的一些实施例中，所述半导体衬底200表面和鳍片220底部之间形成有垫氧化层210。
86.在本技术的一些实施例中，所述垫氧化层210的材料包括氧化硅等。
87.在本技术的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，p型衬底或n型衬底)。在本技术的一些实施例中，所述半导体衬底200可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。
88.在本技术的一些实施例中，所述金属栅极290的材料包括铝等。
89.继续参考图18，所述sdb隔离结构280由部分第一介质层260以及部分第二介质层261共同构成。所述sdb隔离结构280用于隔离相邻的鳍片220。
90.继续参考图18，在所述金属栅极290侧壁也形成有第一介质层260。其中，位于所述金属栅极290侧壁的第一介质层260可以作为所述金属栅极290的侧墙。
91.在本技术的一些实施例中，所述第一介质层260的材料包括氮化硅等。
92.继续参考图18，所述半导体结构还包括位于所述金属栅极290两侧的鳍片220中的源极270和漏极271。
93.继续参考图18，所述半导体结构还包括完全覆盖所述鳍片220的第二介质层261，所述第二介质层261顶面与所述金属栅极290顶面共面。
94.在本技术的一些实施例中，所述第二介质层261的材料包括氧化硅等。
95.本技术实施例所述的半导体结构，以所述第一掩膜层作为掩膜刻蚀形成第一沟槽，在所述第一沟槽中形成sdb隔离结构，可以提高sdb隔离结构的位置精度，减少sdb隔离结构侧壁的残渣，从而提高sdb隔离结构的质量，提高器件可靠性。
96.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
97.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
98.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
99.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
100.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。