通孔及其制造方法与流程

1.本发明涉及半导体集成电路制造领域，特别是涉及一种通孔。本发明还涉及一种通孔的制造方法。


背景技术：

2.在14nm技术节点的工艺制程流程中，通孔的硅化物采用tisi层，tisi层通常是采用硅化物后形成(silicide last)工艺形成，这种硅化物后形成工艺中，通孔的金属层填充步骤包括：
3.在进行选择性刻蚀形成通孔开口后，先形成一层ti层，在通孔开口的底部表面，ti层会直接和硅衬底的表面接触，之后再形成胶水层(glue layer)；胶水层通常采用tin层，胶水层会在后续的钨层的形成过程中作为阻挡层，以防止钨层形成过程中的wf6对底层产生不利影响；同时，胶水层的黏附性较好，能实现钨层和层间膜之间的很好的黏附。通常，ti层和tin结合在一起作为黏附阻断层。为了自对准形成所需要的硅化物，在14nm技术节点的工艺制程中，还包括在ti层和胶水层形成之后进行高温退火，通过高温退火使通孔开口底部表面的ti层和硅进行硅化反应形成tisi层。
4.之后，再形成钨籽晶层和钨主体层。
5.现有方法，为了形成tisi层而引入的退火工艺最后容易使通孔的钨层中形成缝隙(seam)，最后会影响产品质量和良率。


技术实现要素：

6.本发明所要解决的技术问题是提供一种通孔，能采用和胶水层相组合的ti层自对准形成tisi层，同时能防止tisi层的退火对通孔中的钨层产生不利影响，防止钨层中出现缝隙。为此，本发明还提供一种通孔的制造方法。
7.为解决上述技术问题，本发明提供的通孔包括：通孔开口以及将所述通孔开口完全填充的ti层、胶水层和钨层。
8.所述通孔开口穿过层间膜，所述层间膜形成于硅衬底上，所述通孔开口的底部将所述硅衬底的表面暴露。
9.所述ti层覆盖在所述通孔开口的底部表面和侧面；所述ti层进行了退火处理，所述退火处理使所述ti层和所述通孔开口的底部的所述硅衬底发生硅化反应并形成tisi层。
10.所述钨层包括钨籽晶层和钨主体层。
11.所述钨籽晶层覆盖在所述胶水层表面上。
12.所述胶水层由tin层组成，所述tin层分成多个tin子层，全部或部分所述tin子层受到了所述退火处理，受到所述退火处理的所述tin子层的颗粒会在所述退火处理后变大。
13.受到所述退火处理的所述tin子层的颗粒的大小由对应的受到所述退火处理的所述tin子层的厚度限制且将受到所述退火处理的所述tin子层的颗粒的大小限制为使所述钨籽晶层为连续结构。
14.进一步的改进是，所述tin层分成两个tin子层，第一tin子层覆盖在所述ti层表面，第二tin子层覆盖在所述第一tin子层表面，所述第一tin子层受到了所述退火处理，所述第二tin子层未受到所述退火处理且所述第二tin子层时在所述退火处理完成后形成。
15.进一步的改进是，各所述tin子层全部受到了所述退火处理，所述ti层也分为多个ti子层，在各所述tin子层之间间隔有对应的所述ti子层，第一ti子层位于最底层且在所述通孔开口的底部和所述硅衬底接触并形成所述tisi层。
16.进一步的改进是，所述tin层分成两个tin子层，所述ti层也分为两个ti子层，第一tin子层覆盖在所述第一ti子层表面上，第二ti子层覆盖在所述第一tin子层表面上，第二tin子层覆盖在所述第二ti子层表面上。
17.进一步的改进是，所述ti层的厚度为
18.所述tin层的总厚度为
19.所述第一tin子层的厚度为
20.所述第二tin子层的厚度为
21.进一步的改进是，所述ti层的总厚度为所述第一ti子层的厚度为
22.所述第二ti子层的厚度为
23.所述tin层的总厚度为
24.所述第一tin子层的厚度为
25.所述第二tin子层的厚度为
26.进一步的改进是，所述硅衬底上形成有半导体器件，所述半导体器件的技术节点为14nm以下。
27.进一步的改进是，所述半导体器件包括鳍式晶体管(finfet)。
28.为解决上述技术问题，本发明提供的通孔的制造方法包括如下步骤：
29.步骤一、提供表面形成有层间膜的硅衬底，形成穿过所述层间膜的通孔开口，所述通孔开口的底部将所述硅衬底的表面暴露。
30.步骤二、形成ti层和胶水层的叠加结构。
31.所述ti层覆盖在所述通孔开口的底部表面和侧面。
32.所述ti层生长后包括进行退火处理的分步骤，所述退火处理使所述ti层和所述通孔开口的底部的所述硅衬底发生硅化反应并形成tisi层。
33.所述胶水层由tin层组成，所述tin层分成多个tin子层，全部或部分所述tin子层受到了所述退火处理，受到所述退火处理的所述tin子层的颗粒会在所述退火处理后变大。
34.受到所述退火处理的所述tin子层的颗粒的大小由对应的受到所述退火处理的所述tin子层的厚度限制且将受到所述退火处理的所述tin子层的颗粒的大小限制为使后续生长的钨籽晶层为连续结构。
35.步骤三、形成钨籽晶层，所述钨籽晶层覆盖在所述胶水层表面上。
36.步骤四、形成钨主体层，由所述钨籽晶层和所述钨主体层叠加形成钨层；所述ti层、所述胶水层和所述钨层将所述通孔开口完全填充。
37.进一步的改进是，所述tin层分成两个tin子层，第一tin子层覆盖在所述ti层表面，第二tin子层覆盖在所述第一tin子层表面，所述第一tin子层受到了所述退火处理，所述第二tin子层未受到所述退火处理且所述第二tin子层时在所述退火处理完成后形成。
38.进一步的改进是，各所述tin子层全部受到了所述退火处理，所述ti层也分为多个ti子层，在各所述tin子层之间间隔有对应的所述ti子层，第一ti子层位于最底层且在所述通孔开口的底部和所述硅衬底接触并形成所述tisi层。
39.进一步的改进是，所述tin层分成两个tin子层，所述ti层也分为两个ti子层，第一tin子层覆盖在所述第一ti子层表面上，第二ti子层覆盖在所述第一tin子层表面上，第二tin子层覆盖在所述第二ti子层表面上。
40.进一步的改进是，所述ti层的厚度为
41.所述tin层的总厚度为
42.所述第一tin子层的厚度为
43.所述第二tin子层的厚度为
44.进一步的改进是，所述ti层的总厚度为所述第一ti子层的厚度为
45.所述第二ti子层的厚度为
46.所述tin层的总厚度为
47.所述第一tin子层的厚度为
48.所述第二tin子层的厚度为
49.进一步的改进是，各所述tin子层分别采用原子层沉积(ald)工艺生长。
50.进一步的改进是，所述硅衬底上形成有半导体器件，所述半导体器件的技术节点为14nm以下。
51.进一步的改进是，所述半导体器件包括finfet。
52.本发明的通孔中的tisi层由ti层通过退火自对准形成于通孔开口的底部，为了防止tisi层的退火工艺带来的不利影响，本发明对胶水层的结构进行了改进，胶水层在满足作为胶水层的功能如阻断和黏附功能所需要厚度的条件下，将胶水层的tin层分成了多个tin子层，通过对tin子层的厚度的设置来使受到退火处理的tin子层的颗粒的大小受到限制并使受到所述退火处理的所述tin子层的颗粒的大小限制为能使钨籽晶层为连续结构。
53.本发明中当部分tin子层受到了退火处理时，未受到退火处理的tin子层会保持良好的晶格颗粒结构，且未受到退火处理的tin子层会覆盖在受退火处理的tin子层的表面，最后会使得和钨籽晶层相接触的表面达到最佳状态，可以基本不受退火工艺影响，而直接由未受到退火处理的tin子层确定，这能大大提高通孔的填充性能，且有利于通孔在14nm以下技术节点中的应用。
54.本发明中当全部tin子层受到了退火处理时，各tin子层之间通常会通过ti子层隔离，各tin子层的晶格颗粒都会受到限制，同时，各顶层的tin子层会远离tisi层对应的最底层ti子层，使得各顶层的tin子层的晶格颗粒大小受退火工艺的影响降低，最后也能在最顶层的ti子层得到很好的平整表面结构，有利于钨籽晶层的连续结构的形成，最后也能大大
提高通孔的填充性能，且有利于通孔在14nm以下技术节点中的应用。
附图说明
55.下面结合附图和具体实施方式对本发明作进一步详细的说明：
56.图1是本发明第一实施例通孔的结构示意图；
57.图2是本发明第二实施例通孔的结构示意图；
58.图3a-图3e是本发明第一实施例通孔的制造方法各步骤中的器件结构示意图；
59.图4a-图4f是本发明第二实施例通孔的制造方法各步骤中的器件结构示意图。
具体实施方式
60.本发明第一实施例通孔：
61.如图1所示，是本发明第一实施例通孔的结构示意图；本发明第一实施例通孔包括：通孔开口3以及将所述通孔开口3完全填充的ti层4、胶水层5和钨层6。
62.所述通孔开口3穿过层间膜2，所述层间膜2形成于硅衬底1上，所述通孔开口3的底部将所述硅衬底1的表面暴露。
63.所述ti层4覆盖在所述通孔开口3的底部表面和侧面；所述ti层4进行了退火处理，所述退火处理使所述ti层4和所述通孔开口3的底部的所述硅衬底1发生硅化反应并形成tisi层4a。
64.所述钨层6包括钨籽晶层和钨主体层。
65.所述钨籽晶层覆盖在所述胶水层5表面上。
66.所述胶水层5由tin层组成，所述tin层分成多个tin子层，部分各所述tin子层受到了所述退火处理，受到所述退火处理的所述tin子层的颗粒会在所述退火处理后变大。
67.受到所述退火处理的所述tin子层的颗粒的大小由对应的受到所述退火处理的所述tin子层的厚度限制且将受到所述退火处理的所述tin子层的颗粒的大小限制为使所述钨籽晶层为连续结构。
68.本发明第一实施例中，所述tin层分成两个tin子层，第一tin子层51覆盖在所述ti层4表面，第二tin子层52覆盖在所述第一tin子层51表面，所述第一tin子层51受到了所述退火处理，所述第二tin子层52未受到所述退火处理且所述第二tin子层52时在所述退火处理完成后形成。
69.所述硅衬底1上形成有半导体器件，所述半导体器件的技术节点为14nm以下。所述半导体器件包括finfet，finfet中包括鳍体(fin)，nmos和pmos都形成于鳍体上，由于鳍体的侧面也能形成沟道，能够在小尺寸时增加沟道宽度。所述半导体器件包括源区、漏区和栅极，所述通孔和底部的所述源区、所述漏区和所述栅极连接。在14nm技术节点以下时，通常在所述源区或所述漏区中还形成有嵌入式外延层，所述通孔开口3底部的所述ti层4会和所述嵌入式外延层表面之间接触并通过退火形成所述tisi层4a。pmos的嵌入式外延层通常采用嵌入式锗硅外延层，所述tisi层4a是通过所述ti层4和嵌入式锗硅外延层进行硅化反应形成。
70.nmos的嵌入式外延层通常采用嵌入式磷硅外延层，所述tisi层4a是通过所述ti层4和嵌入式磷硅外延层进行硅化反应形成。
71.为了更清楚的说明本发明第一实施例，在本发明第一实施例的一种更优选择中，采用了如下参数设置：
72.所述ti层4的厚度为
73.所述tin层的总厚度为所述tin层的总厚度为的厚度设置，能使避免所述通孔的总体电阻过高，这是因为，所述tin层虽然导电，但是电阻率较高，如果所述tin层的厚度设置过厚，则必然会增加所述通孔的电阻；故所述tin层的总厚度能保证作为所述胶水层5的功能条件下，尽量胶水所述tin层的总厚度。
74.所述第一tin子层51的厚度为所述第一tin子层51的厚度设置，能使所述第一tin子层51在退火处理后的晶格颗粒受到限制，晶格颗粒的大小受到限制后会使得所述第一tin子层51的表面不平整性降低。
75.所述第二tin子层52的厚度为所述第二tin子层52完全是一层不会受到退火处理的新鲜层，会具有良好的表面结构；而由于所述第二tin子层52位于所述第一tin子层51的表面，故所述第二tin子层52还会将所述第一tin子层51的表面不平整的结构进一步掩盖。最后有利于所述钨籽晶层的形成。
76.本发明第二实施例通孔
77.如图2所示，是本发明第二实施例通孔的结构示意图；本发明第二实施例通孔包括：通孔开口103以及将所述通孔开口103完全填充的ti层104、胶水层105和钨层106。
78.所述通孔开口103穿过层间膜102，所述层间膜102形成于硅衬底101上，所述通孔开口103的底部将所述硅衬底101的表面暴露。
79.所述ti层104覆盖在所述通孔开口103的底部表面和侧面；所述ti层104进行了退火处理，所述退火处理使所述ti层104和所述通孔开口103的底部的所述硅衬底101发生硅化反应并形成tisi层104a。
80.所述钨层106包括钨籽晶层和钨主体层。
81.所述钨籽晶层覆盖在所述胶水层105表面上。
82.所述胶水层105由tin层组成，所述tin层分成多个tin子层，全部各所述tin子层受到了所述退火处理，受到所述退火处理的所述tin子层的颗粒会在所述退火处理后变大。
83.受到所述退火处理的所述tin子层的颗粒的大小由对应的受到所述退火处理的所述tin子层的厚度限制且将受到所述退火处理的所述tin子层的颗粒的大小限制为使所述钨籽晶层为连续结构。
84.本发明第二实施例中，各所述tin子层全部受到了所述退火处理，所述ti层104也分为多个ti子层，在各所述tin子层之间间隔有对应的所述ti子层，第一ti子层位于最底层且在所述通孔开口103的底部和所述硅衬底101接触并形成所述tisi层104a。较佳选择为，所述tin层分成两个tin子层，所述ti层104也分为两个ti子层，第一tin子层1051覆盖在所述第一ti子层表面上，第二ti子层覆盖在所述第一tin子层1051表面上，第二tin子层1052覆盖在所述第二ti子层表面上。
85.所述硅衬底101上形成有半导体器件，所述半导体器件的技术节点为14nm以下。所述半导体器件包括finfet。所述半导体器件包括源区、漏区和栅极，所述通孔和底部的所述源区、所述漏区和所述栅极连接。在14nm技术节点以下时，通常在所述源区或所述漏区中还
形成有嵌入式外延层，所述通孔开口103底部的所述ti层104会和所述嵌入式外延层表面之间接触并通过退火形成所述tisi层104a。pmos的嵌入式外延层通常采用嵌入式锗硅外延层，所述tisi层104a是通过所述ti层104和嵌入式锗硅外延层进行硅化反应形成。
86.nmos的嵌入式外延层通常采用嵌入式磷硅外延层，所述tisi层104a是通过所述ti层104和嵌入式磷硅外延层进行硅化反应形成。
87.为了更清楚的说明本发明第二实施例，在本发明第二实施例的一种更优选择中，采用了如下参数设置：
88.所述ti层104的总厚度为所述第一ti子层的厚度为所述第一ti子层的厚度设置能保证形成足够厚度的所述tisi层104a，从而有利于降低接触电阻。
89.所述第二ti子层的厚度为所述第二ti子层的厚度的设置能保证很好的对所述第一tin子层1051和所述第二tin子层1052进行隔离限制，使得所述第一tin子层1051和所述第二tin子层1052的晶格颗粒的尺寸不会互相影响而增加。
90.所述tin层的总厚度为所述tin层的总厚度为的厚度设置，能使避免所述通孔的总体电阻过高，这是因为，所述tin层虽然导电，但是电阻率较高，如果所述tin层的厚度设置过厚，则必然会增加所述通孔的电阻；故所述tin层的总厚度能保证作为所述胶水层105的功能条件下，尽量胶水所述tin层的总厚度。
91.所述第一tin子层1051的厚度为所述第一tin子层1051的厚度设置，能使所述第一tin子层1051在退火处理后的晶格颗粒受到限制，晶格颗粒的大小受到限制后会使得所述第一tin子层1051的表面不平整性降低。
92.所述第二tin子层1052的厚度为所述第二tin子层1052的厚度设置，能使所述第二tin子层1052在退火处理后的晶格颗粒受到限制，同时，所述第二tin子层1052更加远离所述第一ti子层，故能所述第二tin子层1052的晶格颗粒大小受退火工艺的影响会进一步降低，最后也能在所述第二tin子层1052得到很好的平整表面结构，有利于钨籽晶层的连续结构的形成，最后也能大大提高通孔的填充性能，且有利于通孔在14nm以下技术节点中的应用。
93.本发明第一实施例通孔的制造方法：
94.如图3a至图3e所示，是本发明第一实施例通孔的制造方法各步骤中的器件结构示意图；本发明第一实施例通孔的制造方法用于制作图1所示的本发明第一实施例通孔，本发明第一实施例通孔的制造方法包括如下步骤：
95.步骤一、如图3a所示，提供表面形成有层间膜2的硅衬底1，形成穿过所述层间膜2的通孔开口3，所述通孔开口3的底部将所述硅衬底1的表面暴露。
96.所述硅衬底1上形成有半导体器件，所述半导体器件的技术节点为14nm以下。所述半导体器件包括finfet。所述半导体器件包括源区、漏区和栅极，所述通孔和底部的所述源区、所述漏区和所述栅极连接。在14nm技术节点以下时，通常在所述源区或所述漏区中还形成有嵌入式外延层。这样，在所述源区和所述漏区顶部的所述通孔开口3的底部会将所述硅衬底1表面上形成的嵌入式外延层表面暴露。
97.pmos的嵌入式外延层通常采用嵌入式锗硅外延层，nmos的嵌入式外延层通常采用
嵌入式磷硅外延层。
98.所述通孔开口3的形成区域通过光刻工艺定义，在光刻工艺定义的基础上通过对所述层间膜2进行刻蚀实现。
99.在所述通孔开口3形成之后，在进行后续步骤二之前，还包括如下步骤：
100.如图3b所示，进行预非晶化离子注入(pai)，所述预非晶化离子注入如标记201对应的箭头线所示。
101.进行预清洗，所述预清洗能去除所述通孔开口3底部表面的自然氧化层。
102.步骤二、形成ti层4和胶水层5的叠加结构。
103.所述ti层4覆盖在所述通孔开口3的底部表面和侧面。
104.所述ti层4生长后包括进行退火处理的分步骤，所述退火处理使所述ti层4和所述通孔开口3的底部的所述硅衬底1发生硅化反应并形成tisi层4a。
105.当所述通孔开口3的底部的所述硅衬底1的表面上形成有嵌入式外延层时，所述ti层4会和对应的所述嵌入式外延层中的硅进行硅化反应形成所述tisi层4a。例如，pmos的嵌入式外延层通常采用嵌入式锗硅外延层，所述tisi层4a是通过所述ti层4和嵌入式锗硅外延层进行硅化反应形成。nmos的嵌入式外延层通常采用嵌入式磷硅外延层，所述tisi层4a是通过所述ti层4和嵌入式磷硅外延层进行硅化反应形成。
106.所述胶水层5由tin层组成，所述tin层分成多个tin子层，部分所述tin子层受到了所述退火处理，受到所述退火处理的所述tin子层的颗粒会在所述退火处理后变大。
107.受到所述退火处理的所述tin子层的颗粒的大小由对应的受到所述退火处理的所述tin子层的厚度限制且将受到所述退火处理的所述tin子层的颗粒的大小限制为使后续生长的钨籽晶层为连续结构。
108.本发明第一实施例方法中，所述tin层分成两个tin子层，第一tin子层51覆盖在所述ti层4表面，第二tin子层52覆盖在所述第一tin子层51表面，所述第一tin子层51受到了所述退火处理，所述第二tin子层52未受到所述退火处理且所述第二tin子层52时在所述退火处理完成后形成。
109.各所述tin子层分别采用原子层沉积工艺生长。
110.对于所述tin层分成两个所述tin子层的情形，步骤二包括如下分步骤：
111.如图3c所示，形成所述ti层4。
112.之后，采用ald工艺形成所述第一tin子层51。
113.如图3d所示，之后进行退火，退火使所述通孔开口3底部的所述ti层4和所述硅衬底1的表面的硅发生硅化反应形成所述tisi层4a。
114.如图3e所示，采用ald工艺形成所述第二tin子层52。
115.为了更清楚的说明本发明第一实施例方法，在本发明第一实施例方法的一种更优选择中，采用了如下参数设置：
116.所述ti层4的厚度为
117.所述tin层的总厚度为所述tin层的总厚度为的厚度设置，能使避免所述通孔的总体电阻过高，这是因为，所述tin层虽然导电，但是电阻率较高，如果所述tin层的厚度设置过厚，则必然会增加所述通孔的电阻；故所述tin层的总厚度能保证作为所述胶水层5的功能条件下，尽量胶水所述tin层的总厚度。
118.所述第一tin子层51的厚度为所述第一tin子层51的厚度设置，能使所述第一tin子层51在退火处理后的晶格颗粒受到限制，晶格颗粒的大小受到限制后会使得所述第一tin子层51的表面不平整性降低。
119.所述第二tin子层52的厚度为所述第二tin子层52完全是一层不会受到退火处理的新鲜层，会具有良好的表面结构；而由于所述第二tin子层52位于所述第一tin子层51的表面，故所述第二tin子层52还会将所述第一tin子层51的表面不平整的结构进一步掩盖。最后有利于所述钨籽晶层的形成。
120.步骤三、如图1所示，形成钨籽晶层，所述钨籽晶层覆盖在所述胶水层5表面上，由于最终所述胶水层5的表面平整性由所述第二tin子层52的表面平整性确定，而所述第二tin子层52的表面平整性较好且能将所述第一tin子层51的表面结构做掩盖，故最后能形成连续性的所述钨籽晶层，连续性是指所述钨籽晶层在所述通孔开口3的侧面和底部表面上的结构如厚度连续，不会出现钨颗粒凝聚和断裂的情形。
121.步骤四、如图1所示，形成钨主体层，由所述钨籽晶层和所述钨主体层叠加形成钨层6；所述ti层4、所述胶水层5和所述钨层6将所述通孔开口3完全填充。
122.所述钨主体层形成后，通常还包括金属化学机械研磨工艺。
123.本发明第二实施例通孔的制造方法：
124.如图4a至图4f所示，是本发明第二实施例通孔的制造方法各步骤中的器件结构示意图；本发明第二实施例通孔的制造方法用于制作图2所示的本发明第二实施例通孔，本发明第二实施例通孔的制造方法包括如下步骤：
125.步骤一、如图4a所示，提供表面形成有层间膜102的硅衬底101，形成穿过所述层间膜102的通孔开口103，所述通孔开口103的底部将所述硅衬底101的表面暴露。
126.所述硅衬底101上形成有半导体器件，所述半导体器件的技术节点为14nm以下。所述半导体器件包括finfet。所述半导体器件包括源区、漏区和栅极，所述通孔和底部的所述源区、所述漏区和所述栅极连接。在14nm技术节点以下时，通常在所述源区或所述漏区中还形成有嵌入式外延层。这样，在所述源区和所述漏区顶部的所述通孔开口103的底部会将所述硅衬底101表面上形成的嵌入式外延层表面暴露。
127.pmos的嵌入式外延层通常采用嵌入式锗硅外延层，nmos的嵌入式外延层通常采用嵌入式磷硅外延层。
128.所述通孔开口103的形成区域通过光刻工艺定义，在光刻工艺定义的基础上通过对所述层间膜102进行刻蚀实现。
129.在所述通孔开口103形成之后，在进行后续步骤二之前，还包括如下步骤：
130.如图4b所示，进行预非晶化离子注入(pai)，所述预非晶化离子注入如标记301对应的箭头线所示。
131.进行预清洗，所述预清洗能去除所述通孔开口103底部表面的自然氧化层。
132.步骤二、形成ti层104和胶水层105的叠加结构。
133.所述ti层104覆盖在所述通孔开口103的底部表面和侧面。
134.所述ti层104生长后包括进行退火处理的分步骤，所述退火处理使所述ti层104和所述通孔开口103的底部的所述硅衬底101发生硅化反应并形成tisi层104a。
135.当所述通孔开口103的底部的所述硅衬底101的表面上形成有嵌入式外延层时，所
述ti层104会和对应的所述嵌入式外延层中的硅进行硅化反应形成所述tisi层104a。例如，pmos的嵌入式外延层通常采用嵌入式锗硅外延层，所述tisi层104a是通过所述ti层104和嵌入式锗硅外延层进行硅化反应形成。nmos的嵌入式外延层通常采用嵌入式磷硅外延层，所述tisi层104a是通过所述ti层104和嵌入式磷硅外延层进行硅化反应形成。
136.所述胶水层105由tin层组成，所述tin层分成多个tin子层，全部所述tin子层受到了所述退火处理，受到所述退火处理的所述tin子层的颗粒会在所述退火处理后变大。受到所述退火处理的所述tin子层的颗粒的大小由对应的受到所述退火处理的所述tin子层的厚度限制且将受到所述退火处理的所述tin子层的颗粒的大小限制为使后续生长的钨籽晶层为连续结构。
137.本发明第二实施例方法中，所述ti层104也分为多个ti子层，在各所述tin子层之间间隔有对应的所述ti子层，第一ti子层1041位于最底层且在所述通孔开口103的底部和所述硅衬底101接触并形成所述tisi层104a。
138.所述tin层分成两个tin子层，所述ti层104也分为两个ti子层，第一tin子层1051覆盖在所述第一ti子层1041表面上，第二ti子层1042覆盖在所述第一tin子层1051表面上，第二tin子层1052覆盖在所述第二ti子层1042表面上。
139.各所述tin子层分别采用原子层沉积工艺生长。
140.对于所述tin层分成两个所述tin子层的情形，步骤二包括如下分步骤：
141.如图4c所示，形成所述第一ti子层1041。
142.之后，采用ald工艺形成所述第一tin子层1051。
143.如图4d所示，形成所述第二ti子层1042。
144.如图4e所示，采用ald工艺形成所述第二tin子层1052。
145.如图4f所示，之后进行退火，退火使所述通孔开口103底部的所述第一tin子层1051和所述硅衬底1的表面的硅发生硅化反应形成所述tisi层104a。
146.为了更清楚的说明本发明第二实施例方法，在本发明第二实施例方法的一种更优选择中，采用了如下参数设置：
147.所述ti层104的总厚度为所述第一ti子层1041的厚度为所述第一ti子层1041的厚度设置能保证形成足够厚度的所述tisi层104a，从而有利于降低接触电阻。
148.所述第二ti子层1042的厚度为所述第二ti子层1042的厚度的设置能保证很好的对所述第一tin子层1051和所述第二tin子层1052进行隔离限制，使得所述第一tin子层1051和所述第二tin子层1052的晶格颗粒的尺寸不会互相影响而增加。
149.所述tin层的总厚度为所述tin层的总厚度为的厚度设置，能使避免所述通孔的总体电阻过高，这是因为，所述tin层虽然导电，但是电阻率较高，如果所述tin层的厚度设置过厚，则必然会增加所述通孔的电阻；故所述tin层的总厚度能保证作为所述胶水层105的功能条件下，尽量胶水所述tin层的总厚度。
150.所述第一tin子层1051的厚度为所述第一tin子层1051的厚度设置，能使所述第一tin子层1051在退火处理后的晶格颗粒受到限制，晶格颗粒的大小受到限制后会使得所述第一tin子层1051的表面不平整性降低。
151.所述第二tin子层1052的厚度为所述第二tin子层1052的厚度设置，能使所述第二tin子层1052在退火处理后的晶格颗粒受到限制，同时，所述第二tin子层1052更加远离所述第一ti子层，故能所述第二tin子层1052的晶格颗粒大小受退火工艺的影响会进一步降低，最后也能在所述第二tin子层1052得到很好的平整表面结构，有利于钨籽晶层的连续结构的形成，最后也能大大提高通孔的填充性能，且有利于通孔在14nm以下技术节点中的应用。
152.步骤三、如图2所示，形成钨籽晶层，所述钨籽晶层覆盖在所述胶水层105表面上，由于最终所述胶水层105的表面平整性由所述第二tin子层1052的表面平整性确定，最后能形成连续性的所述钨籽晶层。
153.步骤四、如图2所示，形成钨主体层，由所述钨籽晶层和所述钨主体层叠加形成钨层106；所述ti层104、所述胶水层105和所述钨层106将所述通孔开口103完全填充。
154.所述钨主体层形成后，通常还包括金属化学机械研磨工艺。
155.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。