半导体结构及其形成方法与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及其形成方法。


背景技术：

2.动态随机存储器(dynamic random access memory，dram)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。电容器作为动态随机存储器的核心部件，主要用于存储电荷。
3.通常在制造电容器的过程中，受刻蚀工艺限制，使得半导体衬底边缘区域在形成电容结构中的孔洞过程中，由于膜层未被刻蚀至暴露衬底，使得在后续向孔洞中沉积电容材料后导致电容材料剥落，形成缺陷，影响半导体结构的良率。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本公开的目的在于克服上述现有技术中的不足，提供一种半导体结构及其形成方法，可防止在形成电容结构过程中在衬底边缘区域形成缺陷，保证半导体器件的良率。
6.根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
7.提供衬底，所述衬底包括第一区域和第二区域；
8.在所述衬底上形成绝缘层，所述绝缘层覆盖所述第一区域和所述第二区域；
9.蚀刻部分位于所述第二区域的所述绝缘层，以使所述第一区域上的所述绝缘层构成第一绝缘层，所述第二区域上剩余的所述绝缘层构成第二绝缘层，所述第二绝缘层背离所述衬底一侧的表面低于所述第一绝缘层背离所述衬底一侧的表面；
10.形成覆盖所述第一绝缘层和所述第二绝缘层的阻挡层，所述第一绝缘层上的阻挡层为第一阻挡层，所述第二绝缘层上的阻挡层为第二阻挡层，所述第二阻挡层的厚度大于所述第一阻挡层的厚度；
11.蚀刻部分所述第一阻挡层、部分所述第二阻挡层和部分所述第一绝缘层，以在所述第一绝缘层内形成暴露所述衬底的通孔，并在所述第二阻挡层中形成未暴露所述第二绝缘层的孔段；
12.去除所述第一阻挡层和所述第二阻挡层。
13.在本公开的一种示例性实施例中，在所述衬底上形成绝缘层，所述绝缘层覆盖所述第一区域和所述第二区域包括：
14.在所述衬底上形成第一支撑层，所述第一支撑层覆盖所述第一区域和所述第二区域；
15.在所述第一支撑层背离所述衬底的一侧形成第一掩膜层；
16.在所述第一掩膜层背离所述衬底的一侧形成第二支撑层；
17.在所述第二支撑层背离所述衬底的一侧形成第二掩膜层；
18.在所述第二掩膜层背离所述衬底的一侧形成第三支撑层；
19.所述第一支撑层、所述第一掩膜层、所述第二支撑层、所述第二掩膜层和所述第三支撑层均覆盖所述第一区域和所述第二区域。
20.在本公开的一种示例性实施例中，蚀刻部分位于所述第二区域的所述绝缘层，以使所述第一区域上的所述绝缘层构成第一绝缘层，所述第二区域上剩余的所述绝缘层构成第二绝缘层，所述第二绝缘层背离所述衬底一侧的表面低于所述第一绝缘层背离所述衬底一侧的表面，包括：
21.蚀刻位于所述第二区域的所述第三支撑层和部分所述第二掩膜层，位于所述第二区域的所述第一支撑层、所述第一掩膜层、所述第二支撑层和剩余的所述第二掩膜层构成第二绝缘层；
22.位于所述第一区域的所述第一支撑层、所述第一掩膜层、所述第二支撑层、所述第二掩膜层和所述第三支撑层构成第一绝缘层。
23.在本公开的一种示例性实施例中，蚀刻位于所述第二区域的所述第三支撑层和部分所述第二掩膜层包括：
24.于所述第三支撑层上沉积光刻层，所述光刻层覆盖位于所述第一区域的所述第三支撑层；
25.蚀刻位于所述第二区域的所述第三支撑层和部分所述第二掩膜层；
26.去除所述光刻层。
27.在本公开的一种示例性实施例中，形成覆盖所述第一绝缘层和所述第二绝缘层的阻挡层，所述第一绝缘层上的阻挡层为第一阻挡层，所述第二绝缘层上的阻挡层为第二阻挡层，所述第二阻挡层的厚度大于所述第一阻挡层的厚度，包括：
28.在所述第一绝缘层及所述第二绝缘层背离所述衬底的一侧沉积阻挡材料；
29.采用化学抛光工艺对所述阻挡材料背离所述衬底的表面进行平坦化处理，以在所述第一绝缘层上形成第一阻挡层，并在所述第二绝缘层上形成第二阻挡层。
30.在本公开的一种示例性实施例中，所述第一绝缘层与所述第二阻挡层的蚀刻选择比大于100。
31.在本公开的一种示例性实施例中，蚀刻部分所述第一阻挡层、部分所述第二阻挡层和部分所述第一绝缘层，以在所述第一绝缘层内形成暴露所述衬底的通孔，并在所述第二阻挡层中形成未暴露所述第二绝缘层的孔段，包括：
32.在所述第一阻挡层和所述第二阻挡层背离所述衬底的表面形成具有图案的光刻层；
33.以所述光刻层作为掩模版刻蚀部分所述第一阻挡层和部分所述第二阻挡层，以在所述第一阻挡层中形成暴露所述第一绝缘层的通孔，在所述第二阻挡层中形成未暴露第二绝缘层的孔段；
34.以具有所述通孔的第一阻挡层作为掩膜层刻蚀部分所述第一绝缘层，以在所述第一绝缘层内形成暴露所述衬底的通孔。
35.在本公开的一种示例性实施例中，所述第一区域与所述第二区域邻接设置，所述第一区域为所述衬底的中心区域，所述第二区域为所衬底的边缘区域，所述边缘区域为与所述衬底的中心点的距离大于或等于设定值的区域，所述中心区域为与所述衬底的中心点
的距离小于所述设定值的区域。
36.根据本公开的一个方面，提供一种半导体结构，包括：
37.衬底，包括第一区域和第二区域；
38.绝缘层，形成于所述衬底上，且包括第一绝缘层和第二绝缘层，所述第一绝缘层覆盖所述第一区域，所述第二绝缘层覆盖所述第二区域，所述第二绝缘层背离所述衬底一侧的表面低于所述第一绝缘层背离所述衬底一侧的表面，且所述第一绝缘层内形成有暴露所述衬底的通孔。
39.在本公开的一种示例性实施例中，所述第一绝缘层包括所述第一区域上的第一支撑层、第一掩膜层、第二支撑层、第二掩膜层和第三支撑层，所述第二绝缘层包括所述第二区域上的第一支撑层、第一掩膜层、第二支撑层和第二掩膜层。
40.在本公开的一种示例性实施例中，所述第一区域与所述第二区域邻接设置，所述第一区域为所述衬底的中心区域，所述第二区域为所衬底的边缘区域，所述边缘区域为与所述衬底的中心点的距离大于或等于设定值的区域，所述中心区域为与所述衬底的中心点的距离小于所述设定值的区域。
41.本公开的半导体结构及其形成方法，在对第一阻挡层和第二阻挡层同时进行蚀刻的过程中，第一阻挡层由于厚度较小最先被刻蚀至暴露下方的第一绝缘层，从而在第一阻挡层内形成暴露第一绝缘层的通孔，此时，第二阻挡层由于厚度较大而未被刻蚀至暴露下方的第二绝缘层，从而在第二阻挡层内形成未暴露第二绝缘层的孔段；此时，可以具有通孔的第一阻挡层作为掩模版刻蚀部分第一绝缘层，进而在第一绝缘层中形成暴露衬底的通孔，同时第二绝缘层受第二阻挡层的保护不会被蚀刻。最后，在去除第一阻挡层和第二阻挡层后，第二绝缘层内无孔洞结构，这样可以保证在随后沉积电容材料时，第二绝缘层的表面不会产生剥落现象，避免形成缺陷，提高半导体结构的良率。
42.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
43.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
44.图1为相关技术中半导体结构的示意图。
45.图2为本公开实施方式半导体结构的形成方法的流程图。
46.图3为本公开实施方式中衬底的示意图。
47.图4为对应于图2中完成步骤s130后的结构示意图。
48.图5为对应于图2中步骤s130的流程图。
49.图6为对应于图2中完成步骤s140后的结构示意图。
50.图7为对应于图2中步骤s140的流程图。
51.图8为对应于图7中完成步骤s1401的示意图。
52.图9为对应于图2中完成步骤s150后的结构示意图。
53.图10为本公开实施方式中蚀刻部分第一阻挡层和部分第二阻挡层的结构示意图。
54.图11为对应于图2中步骤s150的流程图。
55.图12为本公开实施方式中去除阻挡层后的结构示意图。
56.图中：100、衬底；200、支撑层；300、掩膜层；400、孔状结构；1、衬底；a、第一区域；b、第二区域；2、绝缘层；21、第一支撑层；22、第一掩膜层；23、第二支撑层；24、第二掩膜层；25、第三支撑层；210、第一绝缘层；220、第二绝缘层；3、阻挡材料；31、第一阻挡层；32、第二阻挡层；4、光刻层；201、通孔；301、孔段。
具体实施方式
57.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
58.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
59.用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”仅作为标记使用，不是对其对象的数量限制。
60.在相关技术中，如图1所示，在制造电容的过程中，需要在衬底100上形成交叠设置的支撑层200和掩膜层300，刻蚀支撑层200和掩膜层300以形成用于容纳电容的孔状结构400，在形成电容后再去除掩膜层300。然而，受刻蚀工艺的局限性，导致衬底边缘区域刻蚀不足，难以形成暴露衬底的通孔，导致在随后沉积电容材料时，会产生剥落现象，从而影响半导体器件的良率。
61.本公开实施方式提供了一种半导体结构的形成方法，如图2所示，该形成方法可以包括：
62.步骤s110，提供衬底，所述衬底包括第一区域和第二区域；
63.步骤s120，在所述衬底上形成绝缘层，所述绝缘层覆盖所述第一区域和所述第二区域；
64.步骤s130，蚀刻部分位于所述第二区域的所述绝缘层，以使所述第一区域上的所述绝缘层构成第一绝缘层，所述第二区域上剩余的所述绝缘层构成第二绝缘层，所述第二绝缘层背离所述衬底一侧的表面低于所述第一绝缘层背离所述衬底一侧的表面；
65.步骤s140，形成覆盖所述第一绝缘层和所述第二绝缘层的阻挡层，所述第一绝缘层上的阻挡层为第一阻挡层，所述第二绝缘层上的阻挡层为第二阻挡层，所述第二阻挡层的厚度大于所述第一阻挡层的厚度；
66.步骤s150，蚀刻部分所述第一阻挡层、部分所述第二阻挡层和部分所述第一绝缘层，以在所述第一绝缘层内形成暴露所述衬底的通孔，并在所述第二阻挡层中形成未暴露所述第二绝缘层的孔段；
67.步骤s160，去除所述第一阻挡层和所述第二阻挡层。
68.本公开的半导体结构的形成方法，在对第一阻挡层和第二阻挡层同时进行蚀刻的过程中，第一阻挡层由于厚度较小最先被刻蚀至暴露下方的第一绝缘层，从而在第一阻挡层内形成暴露第一绝缘层的通孔，此时，第二阻挡层由于厚度较大而未被刻蚀至暴露下方的第二绝缘层，从而在第二阻挡层内形成未暴露第二绝缘层的孔段；此时，可以具有通孔的第一阻挡层作为掩模版刻蚀部分第一绝缘层，进而在第一绝缘层中形成暴露衬底的通孔，同时第二绝缘层受第二阻挡层的保护不会被蚀刻。最后，在去除第一阻挡层和第二阻挡层后，第二绝缘层内无孔洞结构，这样可以保证在随后沉积电容材料时，第二绝缘层的表面不会产生剥落现象，避免形成缺陷，提高半导体结构的良率。
69.下面对本公开实施方式形成方法的各步骤进行详细说明：
70.如图2所示，在步骤s110中，提供衬底，所述衬底包括第一区域和第二区域。
71.衬底可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底的形状及材料做特殊限定。
72.衬底内可形成有多个间隔分布的电容插塞结构、位线结构、晶体管结构等，在此不再一一列举。
73.如图3所示，衬底1可包括第一区域a及第二区域b，第一区域a与第二区域b可邻接分布，且第二区域b可环绕于第一区域a的外周。举例而言，第一区域a可呈圆形区域、矩形区域或不规则图形区域，当然，也可以是其他形状的区域，在此不做特殊限定。第二区域b可呈环形区域，并可环绕于第一区域a的外周，其可以是圆环区域、矩形环区域或其他形状的环形区域，在此不再一一列举。
74.在一实施方式中，第一区域a可为衬底1的中心区域，第二区域b可为衬底1的边缘区域。边缘区域可为与衬底1的中心点的距离大于或等于设定值的区域，中心区域可为与衬底1的中心点的距离小于设定值的区域。
75.举例而言，衬底1可为圆形衬底，第一区域a可为距离圆形衬底1的中心点的距离小于圆形衬底1的半径的98％的点所构成的区域。第二区域b可为距离圆形衬底1的中心点的距离大于或等于圆形衬底1的半径的98％的点所构成的区域。
76.如图2所示，在步骤s120中，在所述衬底上形成绝缘层，所述绝缘层覆盖所述第一区域和所述第二区域。
77.如图3所示，可在衬底1上形成绝缘层2，绝缘层2可以包括单层膜层，也可以包括多层膜层，在此不做特殊限定。在一实施方式中，绝缘层2可包括多层膜层，举例而言，其可包括交叠设置支撑层和掩膜层。
78.本实施例中，可通过真空蒸镀、磁控溅射、化学气相沉积、物理气相沉积或原子层沉积等方式在衬底1的表面依次形成第一支撑层21、第一掩膜层22、第二支撑层23、第二掩膜层24和第三支撑层25。
79.需要说明的是，第一支撑层21、第一掩膜层22、第二支撑层23、第二掩膜层24和第三支撑层25均可覆盖第一区域a和第二区域b，即：第一支撑层21、第一掩膜层22、第二支撑
层23、第二掩膜层24和第三支撑层25在衬底1上的正投影均可覆盖第一区域a和第二区域b。
80.第一支撑层21可以是形成于衬底1表面的薄膜，其材料可以是氮化硅；第一掩膜层22可形成于第一支撑层21背离衬底1的一侧，其材料可以是掺杂硼和磷元素的sio2；第二支撑层23可以是形成于第一掩膜层22背离衬底1的一侧的薄膜，其材料可与第一支撑层21的材料相同，举例而言，其材料可以是氮化硅；第二掩膜层24可形成于第二支撑层23背离衬底1的一侧，其可由绝缘材料构成，在一实施方式中，第二掩膜层24可与第一掩膜层22的材料相同；第三支撑层25可形成于第二掩膜层24背离衬底1的一侧，其可与第二支撑层23的材料相同，也可以不同，在此不做特殊限定。
81.如图2所示，在步骤s130中，蚀刻部分位于所述第二区域的所述绝缘层，以使所述第一区域上的所述绝缘层构成第一绝缘层，所述第二区域上剩余的所述绝缘层构成第二绝缘层，所述第二绝缘层背离所述衬底一侧的表面低于所述第一绝缘层背离所述衬底一侧的表面。
82.如图4所示，可沿图中箭头所示方向采用光刻工艺蚀刻位于第二区域b上的绝缘层2的部分膜层，以使位于第二区域b上的绝缘层2与位于第一区域a的绝缘层2产生厚度差，蚀刻完成后，为了对覆盖于第一区域a及第二区域b的绝缘层2进行区分，可将第一区域a上的绝缘层2定义为第一绝缘层210，同时可将第二区域b上剩余的绝缘层2定义为第二绝缘层220，此时，第二绝缘层220背离衬底1一侧的表面可低于第一绝缘层210背离衬底1一侧的表面。
83.本实施例中，蚀刻部分位于第二区域b的绝缘层2，以使第一区域a上的绝缘层2构成第一绝缘层210，第二区域b上剩余的绝缘层2构成第二绝缘层220，第二绝缘层220背离衬底1一侧的表面低于第一绝缘层210背离衬底1一侧的表面，即步骤s130，可以包括：蚀刻位于第二区域b的第三支撑层25和部分第二掩膜层24，在蚀刻所有第二区域b上的第三支撑层25和部分第二掩膜层24后，位于第二区域b的第一支撑层21、第一掩膜层22、第二支撑层23和剩余的第二掩膜层24可构成第二绝缘层220。
84.在一实施方式中，如图5所示，蚀刻位于第二区域b的第三支撑层25和部分第二掩膜层24可以包括：
85.步骤s1301，于所述第三支撑层上沉积光刻层，所述光刻层覆盖位于所述第一区域的所述第三支撑层。
86.如图3所示，可通过化学气相沉积、物理气相沉积、原子层沉积、旋涂或其它方式在第三支撑层25背离衬底1的表面形成光刻层4，光刻层4材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。可对光刻层4进行曝光以形成显影区，显影区可露出第二区域b的第三支撑层25，其余部分的光刻层4可覆盖于位于第一区域a的第三支撑层25背离衬底1的一侧，以防止在对第二区域b的绝缘层2进行光刻的过程中损伤位于第一区域a的绝缘层2。
87.步骤s1302，蚀刻位于所述第二区域的所述第三支撑层和部分所述第二掩膜层。
88.如图4所示，可通过等离子蚀刻工艺在显影区对位于第二区域b的第三支撑层25和部分第二掩膜层24进行蚀刻，以去除第二区域b上的第三支撑层25和部分第二掩膜层24，进而使第一绝缘层210和第二绝缘层220产生高度差。需要说明的是，可采用一次蚀刻工艺同时蚀刻位于第二区域b的第三支撑层25和部分第二掩膜层24，也可对位于第二区域b的第三支撑层25和第二掩膜层24进行分层蚀刻，即：第一次蚀刻工艺可蚀刻第三支撑层25，第二次
蚀刻工艺可蚀刻第三支撑层25。
89.步骤s1303，去除所述光刻层。
90.在完成上述蚀刻工艺后，可通过清洗液清洗或通过灰化等工艺去除光刻层4，使第一绝缘层210和第二绝缘层220不再被光刻层4覆盖。
91.如图2所示，在步骤s140中，形成覆盖所述第一绝缘层和所述第二绝缘层的阻挡层，所述第一绝缘层上的阻挡层为第一阻挡层，所述第二绝缘层上的阻挡层为第二阻挡层，所述第二阻挡层的厚度大于所述第一阻挡层的厚度。
92.如图6所示，可在第一绝缘层210和第二绝缘层220背离衬底1的一侧形成阻挡层，该阻挡层可以是形成于第一绝缘层210和第二绝缘层220表面的薄膜，也可以是形成于第一绝缘层210和第二绝缘层220表面的涂层，在此不做特殊限定。阻挡层可同时覆盖第一区域a和第二区域b。举例而言，可通过真空蒸镀、磁控溅射、化学气相沉积或原子层沉积等方式在绝缘层2背离衬底1的一侧形成阻挡层。为了对覆盖于第一绝缘层210及第二绝缘层220上的阻挡层进行区分，可将第一绝缘层210上的阻挡层定义为第一阻挡层31，同时可将第二绝缘层220上的阻挡层定义为第二阻挡层32，在一实施方式中，阻挡层背离衬底1的表面可为平行于衬底1的平面，进而得到的第二阻挡层32的厚度可大于第一阻挡层31的厚度。
93.在本公开的一种实施方式中，如图7所示，步骤s140可以包括：
94.步骤s1401，在所述第一绝缘层及所述第二绝缘层背离所述衬底的一侧沉积阻挡材料。
95.如图8所示，可采用原子层沉积工艺或化学气相沉积工艺在第一绝缘层210及第二绝缘层220背离衬底1的一侧形成阻挡材料3，其可以是聚合物材料或其他可作为阻挡层的材料，在此不做特殊限定。
96.需要说明的是，由于第一绝缘层210的厚度大于第二绝缘层220的厚度。因此，在其表面形成的阻挡材料3在第一区域a和第二区域b会产生高度差。
97.步骤s1402，采用化学抛光工艺对所述阻挡材料背离所述衬底的表面进行平坦化处理，以在所述第一绝缘层上形成第一阻挡层，并在所述第二绝缘层上形成第二阻挡层。
98.可对阻挡材料3背离衬底1的表面进行平坦化处理，以在第一绝缘层210上形成第一阻挡层31，同时在第二绝缘层220上形成第二阻挡层32。举例而言，可采用蚀刻或化学抛光工艺对阻挡材料3的表面进行处理，以使阻挡材料3背离衬底1的表面与衬底1平行。图6示出了完成本公开形成方法的实施方式中步骤s140后的结构。
99.需要说明的是，第一绝缘层210可与第二阻挡层32具有较大的蚀刻选择比，进而在相同的蚀刻条件下，第一绝缘层210的蚀刻速率可远大于第二阻挡层32的蚀刻速率。举例而言，第一绝缘层210与第二阻挡层32的蚀刻选择比可大于100，当然，也可以是其他蚀刻选择比，只要能保证第一绝缘层210的蚀刻速率远大于第二阻挡层32的蚀刻速率即可，在此不对第一绝缘层210和第二阻挡层32的蚀刻选择比做特殊限定。
100.如图2所示，在步骤s150中，蚀刻部分所述第一阻挡层、部分所述第二阻挡层和部分所述第一绝缘层，以在所述第一绝缘层内形成暴露所述衬底的通孔，并在所述第二阻挡层中形成未暴露所述第二绝缘层的孔段。
101.如图9所示，可对第一阻挡层31、部分第二阻挡层32及第一绝缘层210进行刻蚀，以在第一绝缘层210中形成用于沉积电容的通孔201，该通孔201可沿垂直于衬底1的方向延
伸，且其横截面的形状可以是圆形或矩形等，还可以是不规则形状，在此不对通孔201的形状做特殊限定。
102.如图10所示，在对第一区域a和第二区域b同时进行蚀刻的过程中，第一阻挡层31由于厚度较小最先被刻蚀至暴露下方的第一绝缘层210，从而在第一阻挡层31内形成暴露第一绝缘层210的通孔201，此时，第二阻挡层32由于厚度较大而未被刻蚀至暴露下方的第二绝缘层220，从而在第二阻挡层32内形成未暴露第二绝缘层220的孔段301；此时，可以具有通孔201的第一阻挡层31作为掩模版刻蚀部分第一绝缘层210，由于第一绝缘层210与第二阻挡层32的选择刻蚀比在100以上，可保证在刻蚀部分第一绝缘层210的过程中，第二阻挡层32的损伤很小，保证第二绝缘层220不被刻蚀。另外，由于第二区域b的面积远小于第一区域a的面积，在原本半导体结构的构成中，并不能形成完整的电容结构。本公开的半导体结构及其形成方法并不会使半导体器件变少。
103.在一实施方式中，通孔201可为多个，多个通孔201可呈阵列分布，与此同时，衬底1的第一区域a可包括多个呈阵列分布的电容插塞，需要说明的是，通孔201的数量可与第一区域a的电容插塞的数量相等，且各通孔201能一一对应的露出各电容插塞。
104.在本公开的一种实施方式中，如图11所示，步骤s150可以包括步骤s1501-步骤s1503，其中：
105.步骤s1501，在所述第一阻挡层和所述第二阻挡层背离所述衬底的表面形成具有图案的光刻层。
106.可通过旋涂或其它方式在第一阻挡层31及第二阻挡层32背离衬底1的表面形成光刻层，光刻层材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。可采用掩膜版对光刻层进行曝光，以形成具有图案的光刻层，该图案可与第一绝缘层210所需的图案匹配。
107.步骤s1502，以所述光刻层作为掩模版刻蚀部分所述第一阻挡层和部分所述第二阻挡层，以在所述第一阻挡层中形成暴露所述第一绝缘层的通孔，在所述第二阻挡层中形成未暴露第二绝缘层的孔段。
108.以光刻层作为掩膜板通过等离子蚀刻工艺蚀刻部分第一阻挡层31及部分第二阻挡层32，以在第一阻挡层31中形成暴露第一绝缘层210的通孔201，在第二阻挡层32中形成未暴露第二绝缘层220的孔段301。在完成上述刻蚀工艺后，可通过清洗液清洗或通过灰化等工艺去除光刻层，使第一阻挡层31及第二阻挡层32不再被光刻层覆盖。
109.步骤s1503，以具有所述通孔的第一阻挡层作为掩膜层刻蚀部分所述第一绝缘层，以在所述第一绝缘层内形成暴露所述衬底的通孔。
110.可以具有通孔201的第一阻挡层31作为掩膜层对第一绝缘层210进行非等向刻蚀，举例而言，可通过以具有通孔结构的第一阻挡层31作为掩模版以干法刻蚀工艺对第一绝缘层210进行刻蚀，并以衬底1作为刻蚀停止层，在第一绝缘层210内形成多个通孔201。在此过程中，继续对第二阻挡层32进行蚀刻，由于第一绝缘层210与第二阻挡层32具有较大的蚀刻选择比，因此，在第一绝缘层210被刻透时，第二阻挡层32仍未被刻透，对第二区域b而言，只会在第二阻挡层32中形成孔段301，其下方的第二绝缘层220不会被蚀刻。这样可以保证在随后沉积电容材料时，第二绝缘层220的表面不会产生剥落现象，避免形成缺陷，提高半导体结构的良率。
111.步骤s160，去除所述第一阻挡层和所述第二阻挡层。
112.如图12所示，在形成通孔201之后，可去除第一阻挡层31及第二阻挡层32，只保留衬底1及蚀刻后的绝缘层2材料。随后，可在各通孔201中形成电容，各电容可与衬底1中的各电容插塞接触连接，以便通过电容插塞对各电容收集的电荷进行存储。
113.本公开实施还提供一种半导体结构，如图12所示，该半导体结构可包括衬底1和绝缘层，其中：
114.衬底1可包括第一区域a和第二区域b；
115.绝缘层可形成于衬底1上，且可包括第一绝缘层210和第二绝缘层220，第一绝缘层210可覆盖第一区域a，第二绝缘层220可覆盖第二区域b，第二绝缘层背离衬底1一侧的表面可低于第一绝缘层210背离衬底1一侧的表面，且第一绝缘层210内形成有暴露衬底1的通孔201。
116.衬底1可包括第一区域a及第二区域b，第一区域a与第二区域b可邻接分布，且第二区域b可环绕于第一区域a的外周。举例而言，第一区域a可呈圆形区域、矩形区域或不规则图形区域，当然，也可以是其他形状的区域，在此不做特殊限定。第二区域b可呈环形区域，并可环绕于第一区域a的外周，其可以是圆环区域、矩形环区域或其他形状的环形区域，在此不再一一列举。
117.在一实施方式中，第一区域a可为衬底1的中心区域，第二区域b可为衬底1的边缘区域。边缘区域可为与衬底1的中心点的距离大于或等于设定值的区域，中心区域可为与衬底1的中心点的距离小于设定值的区域。
118.举例而言，衬底1可为圆形衬底，第一区域a可为距离圆形衬底1的中心点的距离小于圆形衬底1的半径的98％的点所构成的区域。第二区域b可为距离圆形衬底1的中心点的距离大于或等于圆形衬底1的半径的98％的点所构成的区域。
119.可在衬底1上形成绝缘层，绝缘层可以包括单层膜层，也可以包括多层膜层，在此不做特殊限定。在一实施方式中，绝缘层可包括多层膜层，举例而言，其可包括交叠设置支撑层和掩膜层。
120.绝缘层可包括依次叠层设置的第一支撑层21、第一掩膜层22、第二支撑层23、第二掩膜层24以及第三支撑层25，其中，第一支撑层21可形成于衬底1的表面，且可覆盖第一区域a和第二区域b。
121.第一支撑层21可以是形成于衬底1表面的薄膜，其材料可以是氮化硅；第一掩膜层22可形成于第一支撑层21背离衬底1的一侧，其材料可以是掺杂硼和磷元素的sio2；第二支撑层23可以是形成于第一掩膜层22背离衬底1的一侧的薄膜，其材料可与第一支撑层21的材料相同，举例而言，其材料可以是氮化硅；第二掩膜层24可形成于第二支撑层23背离衬底1的一侧，其可由绝缘材料构成，在一实施方式中，第二掩膜层24可与第一掩膜层22的材料相同；第三支撑层25可形成于第二掩膜层24背离衬底1的一侧，其可与第二支撑层23的材料相同，也可以不同，在此不做特殊限定。
122.第一绝缘层210可包括第一区域a上的第一支撑层21、第一掩膜层22、第二支撑层23、第二掩膜层24和第三支撑层25，第二绝缘层220可包括第二区域b上的第一支撑层21、第一掩膜层22、第二支撑层23和第二掩膜层24。
123.上述半导体结构中各部分的具体细节及形成工艺已经在对应的半导体结构的形成方法中进行了详细描述，因此，此处不再赘述。
124.该半导体结构可以是存储芯片，例如，dram(dynamic random access memory，动态随机存取存储器)，当然，还可以是其它半导体结构，在此不再一一列举。
125.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。