半导体器件及其制备方法与流程

1.本发明涉及集成电路领域，尤其涉及一种半导体器件及其制备方法。


背景技术：

2.随着半导体的高度集成，越来越先进的制程应用到半导体制作的过程中。随着摩尔定律向1xnm级别的演进，要求有源区的排布更加密集。新型的3*2结构通过有源区的交错排布，使得存储单元的布局更接近最密堆积。
3.但也正是这种有源区交错排布的布局方式导致在一设定方向上字线(wl)会周期性地经过两个有源区之间的区域。图1为现有的半导体器件的有源区及字线的分布示意图，请参阅图1，在设定方向art方向(即字线10的延伸方向)上，所述字线10周期性地经过两个有源区11之间的区域a。经过区域a的字线称为通过字线(passing wl)。当一个字线开启时，除了会对所经过的有源区产生影响外，在通过字线的位置(即区域a)还会与旁边的有源区上未开启的字线之间诱导形成pn结，产生寄生电容，从而引起结漏电(junction leakage)，进而导致产品良率的降低。
4.因此，亟需一种新的半导体器件，以减少或消除结漏电，提高半导体器件良率。


技术实现要素：

5.本发明所要解决的技术问题是，提供一种半导体器件及其制备方法，其能够减少或消除结漏电，提高半导体器件良率。
6.为了解决上述问题，本发明提供了一种半导体器件的制备方法，其包括如下步骤：提供半导体衬底，所述半导体衬底内具有浅沟槽及所述浅沟槽限定的有源区，所述有源区沿第一方向延伸；在所述第一方向上，在所述浅沟槽与所述有源区的界面处，形成隔离层，所述隔离层与所述有源区互为反型；在所述浅沟槽中形成浅沟槽隔离结构；形成字线结构，沿第二方向延伸，并依次穿过所述浅沟槽隔离结构及所述有源区。
7.可选地，在所述界面处，所述隔离层形成在所述有源区内。
8.可选地，采用离子注入工艺在所述有源区内形成所述隔离层。
9.可选地，在所述衬底中形成所述浅沟槽的方法进一步包括：
10.在所述衬底上形成图案化的掩膜层；以所述掩膜层为掩膜，将所述掩膜层的图案转移到所述衬底上，以在所述衬底上形成浅沟槽。
11.可选地，在所述第一方向上，在所述浅沟槽与所述有源区的界面处，形成隔离层的步骤进一步包括：在所述浅沟槽内壁及所述掩膜层的表面形成隔离材料层；去除所述掩膜层表面的隔离材料层及所述掩膜层，仅保留在一方向上在所述浅沟槽与所述有源区的界面处的隔离材料层，作为所述隔离层。
12.可选地，所述第一方向与所述第二方向呈一锐角夹角。
13.本发明还提供一种半导体器件，其包括：半导体衬底，所述半导体衬底内具有浅沟槽及所述浅沟槽限定的有源区，所述有源区沿第一方向延伸；浅沟槽隔离结构，设置在所述
浅沟槽内；隔离层，在所述第一方向上，设置在所述浅沟槽隔离结构与所述有源区交界的界面处，所述隔离层与所述有源区互为反型；字线结构，沿第二方向延伸，并依次穿过所述浅沟槽隔离结构及所述有源区。
14.可选地，在所述浅沟槽隔离结构与所述有源区交界的界面处，所述隔离层形成在所述有源区内。
15.可选地，所述第一方向与所述第二方向呈一锐角夹角。
16.可选地，所述隔离层与所述有源区形成pn结，以防止漏电流。
17.本发明在浅沟槽与有源区交界处形成隔离层，所述隔离层与有源区反型，从而所述隔离层与所述有源区形成pn结，则在字线结构开启后，所述pn结能够形成内建电场，避免该开启的字线结构与旁边的有源区320上未开启的字线结构之间诱导形成pn结，避免了寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能，提高了半导体器件的良率。
附图说明
18.图1为现有的半导体器件的有源区及字线的分布示意图；
19.图2是本发明一实施例提供的半导体器件的制备方法的步骤示意图；
20.图3a～图3i是本发明一实施例提供的半导体器件的制备方法的工艺流程图；
21.图4是本发明一实施例提供的半导体器件的俯视示意图；
22.图5是沿图4中b-b线的剖视图；
23.图6是本发明另一实施例的半导体器件的剖面结构示意图。
具体实施方式
24.下面结合附图对本发明提供的半导体器件及其制备方法的具体实施方式做详细说明。
25.图2是本发明一实施例提供的半导体器件的制备方法的步骤示意图，请参阅图2，所述制备方法包括如下步骤：步骤s20，提供半导体衬底，所述半导体衬底内具有浅沟槽及所述浅沟槽限定的有源区，所述有源区沿第一方向延伸；步骤s21，在所述第一方向上，在所述浅沟槽与所述有源区的界面处，形成隔离层，所述隔离层与所述有源区互为反型；步骤s22，在所述浅沟槽中形成浅沟槽隔离结构；步骤s23，形成字线结构，沿第二方向延伸，并依次穿过所述浅沟槽隔离结构及所述有源区。
26.图3a～图3i是本发明一实施例提供的半导体器件的制备方法的工艺流程图。
27.请参阅步骤s20、图3a及图3b，其中，图3a为俯视图，图3b为沿图3a中b-b线剖视图，提供半导体衬底300，所述半导体衬底300内具有浅沟槽310及所述浅沟槽310限定的有源区320，所述有源区320沿第一方向延伸。
28.所述半导体衬底300可以为单晶硅衬底、ge衬底、sige衬底、soi或goi等，根据器件的实际需求，可以选择合适的半导体材料作为所述半导体衬底300，在此不作限定。在该实施例中，所述半导体衬底300为单晶硅衬底。
29.在该实施例中，在所述半导体衬底300中采用光刻及刻蚀工艺形成所述浅沟槽310，所述浅沟槽310之间的区域即为所述有源区320。所述有源区320沿第一方向(如图3a中
的arz方向)延伸，即所述第一方向为平行于所述有源区320走向的方向。
30.本实施例还提供了一种形成所述浅沟槽310的方法。具体是：在所述衬底300上形成图案化的掩膜层400，图3a为所述掩膜层400被去除的俯视图，所述掩膜层400可为单层结构或者多层结构，其可为半导体工艺使用的常规结构；以所述掩膜层400为掩膜，将所述掩膜层400的图案转移到所述衬底300上，以在所述衬底300上形成浅沟槽310。其中，以所述掩膜层400为掩膜，将所述掩膜层400的图案转移到所述衬底300上的方法可为刻蚀。在将所述掩膜层400的图案转移到所述衬底300上后，可直接去除所述掩膜层400，形成仅具有所述浅沟槽310的半导体衬底，或者在形成隔离层330(请参阅图3d)后再去除所述掩膜层400。在本实施例中，在形成隔离层330后再去除所述掩膜层400。
31.请参阅步骤s21、图3c、图3d及图3e，在所述第一方向上，在所述浅沟槽310与所述有源区320的界面处，形成隔离层330，所述隔离层330与所述有源区320互为反型。
32.具体地说，在该步骤中，所述隔离层330仅形成在第一方向(如图3c所示的arz方向)上所述浅沟槽310与所述有源区320的界面处，在其他方向上的所述浅沟槽310与所述有源区320的界面处并未形成所述隔离层330。其中，第一方向上所述浅沟槽310与所述有源区320的界面处与后续形成的字线结构350(请参阅图3g)中的第二区域352(请参阅图3g)对应。
33.所述隔离层330与所述有源区320互为反型，即所述隔离层330的导电类型与所述有源区320的导电类型互为反型。例如，若所述隔离层330的导电类型为p型，则所述有源区320的导电类型为n型，若所述隔离层330的导电类型为n型，则所述有源区320的导电类型为p型。在本实施例中，所述隔离层330的导电类型为n型，所述有源区320的导电类型为p型。
34.所述隔离层330及所述有源区320的导电类型取决于掺杂剂的种类。以所述有源区320为例，若向半导体衬底300中掺杂磷(p)、砷(as)或其他合适的n型掺杂剂，则所述有源层320的导电类型为n型，若向半导体衬底300中掺杂硼(b)、镓(ga)或其他合适的p型掺杂剂，则所述有源层320的导电类型为p型。
35.所述隔离层330通过在第一方向上对所述浅沟槽310与所述有源区320的界面处的有源区320(即浅沟槽310的侧壁)进行离子注入而形成。在该实施例中，所述有源区320的导电类型为p型，则采用离子注入工艺在第一方向上对所述浅沟槽310与所述有源区320的界面处的有源区320(即浅沟槽310的侧壁)进行n型掺杂剂的注入，形成导电类型为n型的隔离层330。在本发明其他实施例中，所述有源区320的导电类型为n型，则可采用离子注入工艺在第一方向上对所述浅沟槽310与所述有源区320的界面处的有源区320(即浅沟槽310的侧壁)进行p型掺杂剂的注入，形成导电类型为p型的隔离层330。
36.所述隔离层330的厚度可根据实际工艺选择，优选地，所述隔离层330的厚度不能太厚，以避免影响有源区的有效面积。
37.本实施例还提供了一种形成所述隔离层330的方法。具体说明如下：
38.请参阅图3c，在所述浅沟槽310内壁及所述掩膜层400的表面形成隔离材料层410。所述隔离材料层410可采用离子注入工艺形成。所述隔离材料层410的导电类型与所述有源区320的导电类型互为反型。
39.请参阅图3d及图3e，其中图3d为俯视图，图3e为沿图3d中b-b线剖面图，去除所述掩膜层400表面的隔离材料层410及所述掩膜层400，仅保留在所述第一方向上所述浅沟槽
310与所述有源区320的界面处的隔离材料层410，作为所述隔离层330。其中，可采用刻蚀工艺依次去除所述掩膜层400表面的隔离材料层410及所述掩膜层400，暴露出所述有源区320的表面。
40.在该步骤中，由于所述隔离层330位于所述浅沟槽310与所述有源区320的界面处，且所述隔离层330与所述有源区320互为反型，则在第一方向(如图3d所示的arz方向)上，所述隔离层330与所述有源区320形成pn结。
41.请参阅步骤s22及图3f，在所述浅沟槽310中形成浅沟槽隔离结构340。所述浅沟槽隔离结构340可为氧化物，例如氧化硅，其能够将不同的所述有源区320有效隔离。在该步骤中，在所述浅沟槽310中形成浅沟槽隔离结构340的方法具体为，沉积氧化物材料层，所述氧化物材料层填充所述浅沟槽310，且覆盖所述有源区320的表面；去除部分所述氧化物材料层，仅保留位于所述浅沟槽310内的氧化物材料层，形成所述浅沟槽隔离结构340。在所述浅沟槽310内，所述浅沟槽隔离结构340覆盖所述隔离层330。
42.请参阅步骤s23、图3g及图3h，其中，图3g为俯视图，图3h为沿图3g中b-b线剖视图，形成字线结构350，所述字线结构350沿第二方向延伸，并依次穿过所述浅沟槽隔离结构340及所述有源区320。
43.在该步骤中，可首先在所述半导体衬底300内形成字线沟槽，在所述字线沟槽中填充，形成所述字线结构350。所述字线结构350及其形成方法为常规技术，不再赘述。
44.所述字线结构350沿第二方向(如图3g所示的art方向)延伸，并依次穿过所述浅沟槽隔离结构340及所述有源区320。其中，所述字线结构350根据其经过路线可被分为第一部分351及第二部分352，所述第一部分351为穿过所述有源区320的部分，其后续会作为器件的栅极使用；所述第二部分为穿过两个相邻的有源区320之间的区域a部分，其为通过字线。所述第一部分351与所述第二部分352交替沿所述字线结构350的延伸方向排列。其中，所述第一方向(如图3g所示的arz方向)与所述第二方向(如图3g所示的art方向)呈一锐角夹角。所述第一方向与所述第二方向的夹角可根据实际工艺设置，其可由有源区的制备工艺确定。
45.在所述区域a，所述字线结构的第二部分352与所述隔离层330对应。在第一方向(如图3g所示的arz方向)上，所述隔离层330位于所述有源区320与所述字线结构350的第二部分352之间，则在经过所述区域a的字线结构开启时，所述隔离层330与所述有源区320形成的pn结形成内建电场，能够防止所述字线结构351开启而引起电子流动至所述有源区320，从而避免所述字线结构350的第二部分352与旁边的有源区320上未开启的字线结构之间诱导形成pn结，避免了寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能。
46.举例说明，请继续参阅图3g，以字线结构350-1及字线结构350-2为例，字线结构350-1沿art方向延伸，并依次经过所述浅沟槽隔离结构340及所述有源区320，字线结构350-2沿art方向延伸，并依次经过所述浅沟槽隔离结构340及所述有源区320，当字线结构350-1启动而字线结构350-2未启动时，在所述字线结构350-1的第二部分经过的区域a，所述隔离层330与所述有源区320形成的pn结形成内建电场，能够防止所述字线结构351-1的开启而引起电子流动至所述有源区320，从而避免所述字线结构350-1的第二部分352与所述字线结构350-2的第一部分351之间诱导形成pn结，避免了寄生电容的产生，从而避免了
漏电流的产生，大大提高了半导体器件的电学性能。
47.进一步，在形成所述字线结构后，还包括形成钝化层的步骤。具体地说，请参阅图3i，形成钝化层360，所述钝化层360覆盖所述字线结构350表面及所述浅沟槽隔离结构340表面。所述钝化层360可为氮化物层，例如氮化硅层等。
48.本发明半导体器件的制备方法在浅沟槽与有源区交界处形成隔离层，所述隔离层与有源区反型，从而所述隔离层与所述有源区形成pn结，则在字线结构开启后，所述pn结能够形成内建电场，避免该开启的字线结构与旁边的有源区320上未开启的字线结构之间诱导形成pn结，避免了寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能，提高半导体器件的良率。
49.本发明还提供一种半导体器件，其采用上述制备方法制备。图4是本发明一实施例提供的半导体器件的俯视示意图，图5是沿图4中b-b线的剖视图，请参阅图4及图5，所述半导体器件包括半导体衬底500、浅沟槽隔离结构540、隔离层530及字线结构550。
50.所述半导体衬底500可以为单晶硅衬底、ge衬底、sige衬底、soi或goi等，根据器件的实际需求，可以选择合适的半导体材料作为所述半导体衬底300，在此不作限定。在该实施例中，所述半导体衬底500为单晶硅衬底。
51.所述半导体衬底500内具有浅沟槽及所述浅沟槽限定的有源区520，所述有源区520沿第一方向延伸。具体地说，所述有源区520沿第一方向(如图4中的arz方向)延伸，即所述第一方向为平行于所述有源区520走向的方向。
52.所述浅沟槽隔离结构540设置在所述浅沟槽510内。所述浅沟槽隔离结构540可为氧化物，例如氧化硅，其能够将不同的所述有源区520有效隔离。
53.在所述第一方向上，所述隔离层530设置在所述浅沟槽隔离结构540与所述有源区520交界的界面处。具体地说，在本实施例中，在arz方向上，所述隔离层530位于所述浅沟槽隔离结构540与所述有源区520之间。进一步，在本实施例中，在所述浅沟槽隔离结构540与所述有源区520交界的界面处，所述隔离层530形成在所述有源区520内。例如，在所述浅沟槽隔离结构540与所述有源区520交界的界面处，对所述有源区520进行离子注入而形成所述隔离层530，使得所述隔离层530形成在所述有源区520内。
54.所述隔离层530与所述有源区520互为反型，则所述隔离层530与所述有源区520能够形成pn结。例如，若所述隔离层530的导电类型为p型，则所述有源区520的导电类型为n型，所述隔离层530与所述有源区520能够形成pn结；若所述隔离层530的导电类型为n型，则所述有源区520的导电类型为p型，所述隔离层530与所述有源区520能够形成pn结。在本实施例中，所述隔离层530的导电类型为n型，所述有源区520的导电类型为p型，所述隔离层530与所述有源区520能够形成pn结。
55.所述字线结构550沿第二方向延伸，并依次穿过所述浅沟槽隔离结构540及所述有源区520。具体地说，所述字线结构550沿第二方向(如图4所示的art方向)延伸，并依次穿过所述浅沟槽隔离结构540及所述有源区520。
56.其中，所述字线结构550根据其经过路线可被分为第一部分551及第二部分552，所述第一部分551为穿过所述有源区520的部分，其后续会作为器件的栅极使用；所述第二部分为穿过两个相邻的有源区520之间的区域a部分，其为通过字线。所述第一部分551与所述第二部分552交替沿所述字线结构550的延伸方向排列。其中，所述第一方向(如图4所示的
arz方向)与所述第二方向(如图4所示的art方向)呈一锐角夹角。所述第一方向与所述第二方向的夹角可根据实际工艺设置，其可由有源区的制备工艺确定。
57.在所述区域a，所述字线结构的第二部分552与所述隔离层530对应。在第一方向(如图4所示的arz方向)上，所述隔离层530位于所述有源区520与所述字线结构550的第二部分552之间，则在经过所述区域a的字线结构开启时，所述隔离层530与所述有源区520形成的pn结形成内建电场，能够防止所述字线结构551开启而引起电子流动至所述有源区520，从而避免所述字线结构550的第二部分552与旁边的有源区520上未开启的字线结构之间诱导形成pn结，避免了寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能。
58.举例说明，请继续参阅图4，以字线结构550-1及字线结构550-2为例，字线结构550-1沿art方向延伸，并依次经过所述浅沟槽隔离结构540及所述有源区520，字线结构550-2沿art方向延伸，并依次经过所述浅沟槽隔离结构540及所述有源区520，当字线结构550-1启动而字线结构550-2未启动时，在所述字线结构550-1的第二部分经过的区域a，所述隔离层530与所述有源区520形成的pn结形成内建电场，能够防止所述字线结构550-1的开启而引起电子流动至所述有源区520，从而避免所述字线结构550-1的第二部分552与所述字线结构550-2的第一部分551之间诱导形成pn结，避免了寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能。
59.进一步，在本发明另一实施例中，请参阅图6，其为本发明另一实施例的半导体器件的剖面结构示意图，所述半导体器件还包括钝化层560，所述钝化层560覆盖所述字线结构550表面及所述浅沟槽隔离结构540表面，用于保护所述所述字线结构550及所述浅沟槽隔离结构540。所述钝化层560可为氮化物层，例如，氮化硅层。
60.本发明半导体器件利用隔离层530与有源区520形成的pn结而阻挡电子的流通，从而避免了寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能，提高半导体器件的良率。
61.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。