半导体结构的形成方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。


背景技术：

2.随着cmos半导体结构的尺寸越来越小，目前的finfet器件结构在 3纳米核心尺寸以下面临很多问题，因此新的全包围栅极(gate allaround，gaa)nanosheet器件结构出现，以实现cmos半导体结构尺寸的持续缩小。
3.gaa nanosheet不仅在静电学(short channel effect)上有很好的表现，而且它的工艺能最大程度地跟finfet工艺相互兼容。在gaananosheet工艺中，为了减小栅极到源极和漏极的寄生电容，需要在牺牲sige层外面形成一层内侧墙(inner spacer)。
4.但是目前inner spacer工艺复杂，而且inner spacer决定栅极长度的大小，对栅极长度均匀性有很大的挑战；同时inner spacer空洞的刻蚀需要选择比极高的工艺，同时对硅通道表面也会有损伤，决定了后续源极和漏极外延的质量。因此，有必要提供更有效、更可靠的技术方案。


技术实现要素：

5.本技术提供一种半导体结构的形成方法，能够简化形成内侧墙的工艺，减少对硅通道表面的损伤，提高源极和漏极的质量，从而提高器件可靠性。
6.本技术提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面包括若干依次堆叠的牺牲层和沟道层；在所述牺牲层和沟道层顶面形成伪栅极层；刻蚀所述伪栅极层两侧的牺牲层和沟道层至暴露所述半导体衬底表面，同时使所述伪栅极层下方的牺牲层侧壁形成凹陷；在所述牺牲层和沟道层侧壁形成氧化层，位于所述牺牲层侧壁的所述氧化层保持所述凹陷的形状；在所述牺牲层侧壁的氧化层的凹陷内形成内侧墙。
7.在本技术的一些实施例中，所述牺牲层的材料包括硅锗，所述沟道层的材料包括硅。
8.在本技术的一些实施例中，形成所述若干依次堆叠的牺牲层和沟道层的方法包括外延生长工艺。
9.在本技术的一些实施例中，在所述牺牲层和沟道层侧壁形成氧化层的方法包括湿氧化法。
10.在本技术的一些实施例中，所述湿氧化法的工艺参数包括：氧化温度为 500摄氏度至900摄氏度，氧化时间为15分钟至25分钟。
11.在本技术的一些实施例中，在所述氧化层的凹陷处表面形成内侧墙的方法包括：在所述氧化层侧壁形成内侧墙材料层；刻蚀去除位于所述沟道层侧壁的氧化层表面的侧墙材料层，暴露所述沟道层侧壁的氧化层。
12.在本技术的一些实施例中，刻蚀去除位于所述沟道层侧壁的氧化层表面的侧墙材料层的方法包括各向异性干法刻蚀。
13.在本技术的一些实施例中，所述半导体结构的形成方法还包括：刻蚀去除所述沟道层侧壁的氧化层至暴露所述沟道层侧壁；在所述半导体衬底表面以及所述沟道层侧壁以及内侧墙侧壁形成源极和漏极。
14.在本技术的一些实施例中，刻蚀去除所述沟道层侧壁的氧化层暴露所述沟道层侧壁的方法包括湿法刻蚀。
15.在本技术的一些实施例中，在所述半导体衬底表面以及所述沟道层侧壁以及内侧墙侧壁形成源极和漏极的方法包括外延生长工艺。
16.本技术所述的半导体结构的形成方法，利用牺牲层和沟道层刻蚀速率的不同，在牺牲层侧壁形成凹陷，然后利用牺牲层和沟道层氧化速率的不同进一步加深所述凹陷，最后在所述凹陷中形成内侧墙，能够简化形成内侧墙的工艺，减少对硅通道表面的损伤，提高源极和漏极的质量，从而提高器件可靠性。
附图说明
17.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
18.图1至图11为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
19.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
20.下面结合实施例和附图对本发明技术方案进行详细说明。
21.本技术的实施例提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面包括若干依次堆叠的牺牲层和沟道层；在所述牺牲层和沟道层顶面形成伪栅极层；刻蚀所述伪栅极层两侧的牺牲层和沟道层至暴露所述半导体衬底表面，同时使所述伪栅极层下方的牺牲层侧壁形成凹陷；在所述牺牲层和沟道层侧壁形成氧化层，位于所述牺牲层侧壁的所述氧化层保持所述凹陷的形状；在所述牺牲层侧壁的氧化层的凹陷内形成内侧墙。
22.图1至图11为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。其中，图1为立体图，图2至图11为沿图1中的虚线框所做的截面图。下面结合附图对本技术实施例所述的半导体结构的形成方法进行详细说明。
23.参考图1所示，提供半导体衬底100，所述半导体衬底100表面包括若干依次堆叠的牺牲层110和沟道层120。
24.在本技术的一些实施例中，最下面的一层为牺牲层110，最上面的一层也是牺牲层
110。在本技术的另一些实施例中，最下面的一层为牺牲层110，最上面的一层也可以是沟道层120。只要能够实现全包围栅极(gaa)结构特征即可。
25.此外，需要说明的是，本技术实施例中，附图1中仅以两层沟道层120和三层牺牲层110来作为示范，但这并不是对本技术的限制。所述沟道层120和所述牺牲层110的数量也可以是其他数量，只要能实现全包围栅极结构中金属栅极包围硅通道的特征即可。具体地，所述沟道层120和所述牺牲层110的数量可以根据工艺的难度以及整体结构的厚度来设计，在整体结构厚度不能太厚的情况下，可以在工艺允许的情况下设置更多层数，增加电子迁移效率。
26.在本技术的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等； (iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底100可以被掺杂(例如，p型衬底或n型衬底)。在本技术的一些实施例中，所述半导体衬底100可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。
27.在本技术的一些实施例中，所述牺牲层110的材料包括硅锗，所述沟道层 120的材料包括硅。
28.在本技术的一些实施例中，所述牺牲层110的材料为硅锗，所述沟道层120的材料为硅时，形成所述若干依次堆叠的牺牲层110和沟道层120的方法包括外延生长工艺。在本技术的另一些实施例中，也可以通过其他任何合适的方法(例如气相沉积工艺)来形成所述若干依次堆叠的牺牲层110和沟道层120。
29.参考图2至图3所示，在所述牺牲层110和沟道层120顶面形成伪栅极层130。所述伪栅极层130用于定义金属栅极的位置，在后续工艺中，所述伪栅极层130会被替换成金属栅极。
30.在本技术的一些实施例中，在所述牺牲层110和沟道层120顶面形成伪栅极层130的方法包括：参考图2，在所述牺牲层110和沟道层120顶面形成伪栅极材料层130a；参考图3，刻蚀所述伪栅极材料层130a形成所述伪栅极层130。
31.在本技术的一些实施例中，在所述牺牲层110和沟道层120顶面形成伪栅极材料层130a的方法包括化学气相沉积工艺或物理气相沉积工艺等。
32.在本技术的一些实施例中，刻蚀所述伪栅极材料层130a形成所述伪栅极层130的方法包括湿法刻蚀或干法刻蚀等。
33.在本技术的一些实施例中，所述伪栅极层130的材料为不容易氧化的牺牲材料，例如为氮化硅。
34.参考图4刻蚀所述伪栅极层130两侧的牺牲层110和沟道层120至暴露所述半导体衬底100表面，同时使所述伪栅极层130下方的牺牲层110侧壁形成凹陷111。由于所述牺牲层110和所述沟道层120是不同的材料，因此可以利用其不同的刻蚀速率，选择刻蚀牺牲层110更快的刻蚀溶液来进行刻蚀，这样由于刻蚀速率的区别，就会在牺牲层110的侧壁刻蚀出凹陷111，而所述沟道层120侧壁的刻蚀量极少，甚至可以忽略。
35.在一些半导体结构的形成方法中，是先刻蚀所述伪栅极层130两侧的牺牲层110和沟道层120至暴露所述半导体衬底100表面；然后再选择对牺牲层 110和沟道层120的刻蚀选择比极高的刻蚀溶液来单独刻蚀所述牺牲层110的。这样不仅工艺步骤更多，而且对刻蚀
溶液要求也高，并且可能损伤沟道层120。而本技术实施例所述的半导体结构的形成方法中，采用常规的普通刻蚀溶液就可以通过一次刻蚀形成所述凹陷111，可以简化工艺，并且减少对沟道层120 的损伤。在后续的工艺中再进一步扩大所述凹陷111，进而实现内侧墙的形成。
36.在本技术的一些实施例中，刻蚀所述伪栅极层130两侧的牺牲层110和沟道层120至暴露所述半导体衬底100表面，同时使所述伪栅极层130下方的牺牲层110侧壁形成凹陷111使用的刻蚀溶液可以为常规干法异性刻蚀溶液或原子层刻蚀溶液等能够刻蚀硅锗的刻蚀溶液。
37.参考图5所示，在所述牺牲层110和沟道层120侧壁形成氧化层140，所述伪栅极层130和所述半导体衬底100表面也形成了氧化层140，其中，位于所述牺牲层110侧壁的所述氧化层140保持所述凹陷111的形状。
38.在本技术的一些实施例中，所述湿氧化法的工艺参数包括：氧化温度为 500摄氏度至900摄氏度，例如为550摄氏度、600摄氏度、650摄氏度、700 摄氏度、750摄氏度、800摄氏度或850摄氏度等；氧化时间为15分钟至25 分钟，例如为18分钟、20分钟或23分钟等。
39.在本技术的一些实施例中，所述湿氧化法的氧化气体包括：氧气、氢气和氮气，所述氧气、氢气和氮气的比例为(1-3)∶(1-3)∶(12-20)。
40.通过氧化的方式在所述牺牲层110和所述沟道层120侧壁形成一层薄薄的氧化层140，由于所述牺牲层110氧化的速率低于所述沟道层120氧化的速率，即所述牺牲层110侧壁的氧化层比沟道层120侧壁的氧化层薄，这样又可以进一步使所述凹陷111加深，以便用于形成内侧墙。
41.在本技术的一些实施例中，在所述牺牲层110和沟道层120侧壁形成氧化层的方法包括湿氧化法。所述湿氧化法需要的工艺温度较低(一般低于900 摄氏度)，不会导致锗离子扩散。
42.参考图6至图7，在所述牺牲层110侧壁的氧化层140的凹陷111内形成内侧墙150。所述内侧墙150可以减小金属栅极到源极和漏极之间的寄生电容。
43.在本技术的一些实施例中，在所述氧化层140的凹陷111处表面形成内侧墙150的方法包括参考图6，在所述氧化层140侧壁形成内侧墙材料层150a；参考图7，刻蚀去除位于所述沟道层120侧壁的氧化层140表面的侧墙材料层 150a，暴露所述沟道层120侧壁的氧化层140，所述牺牲层110两侧凹陷中的剩余材料即为所述内侧墙150。同时，所述半导体衬底100表面的氧化层140 上以及伪栅极130顶面的氧化层140上的侧墙材料层150a也被去除。
44.在本技术的一些实施例中，在所述氧化层140侧壁形成内侧墙材料层 150a包括化学气相沉积工艺或物理气相沉积工艺等。
45.在本技术的一些实施例中，刻蚀去除位于所述沟道层120侧壁的氧化层 140表面的侧墙材料层150a的方法包括各向异性干法刻蚀。所述各向异性干法刻蚀可以仅去除所述沟道层120侧壁凸出的部分侧墙材料层，而不去除所述牺牲层110侧壁的侧墙材料层。
46.参考图8所示，在本技术的一些实施例中，所述半导体结构的形成方法还包括刻蚀去除所述沟道层120侧壁的氧化层140至暴露所述沟道层120 侧壁。由于所述沟道层120侧壁的氧化层140没有内侧墙150的保护，是完全暴露的，因此可以被刻蚀去除。同时，所述半导体衬底100表面的氧化层140和所述伪栅极130顶面的氧化层140也被去除。
47.在本技术的一些实施例中，刻蚀去除所述沟道层120侧壁的氧化层140 至暴露所述沟道层120侧壁的方法包括湿法刻蚀。
48.参考图9所示，在所述半导体衬底100表面以及所述沟道层120侧壁以及内侧墙150侧壁形成源极160和漏极170。所述源极160和漏极170 的位置可以是任意的，可以源极160位于左侧，也可以漏极170位于左侧。
49.在本技术的一些实施例中，在所述半导体衬底110表面以及所述沟道层 120侧壁以及内侧墙150侧壁形成源极160和漏极170的方法包括外延生长工艺。
50.在本技术的一些实施例中，所述半导体结构的形成方法还包括：参考图 10所示，去除所述伪栅极层130和所述牺牲层110形成空洞180；参考图 11所示，在所述空洞180中形成金属栅极190。
51.在本技术的一些实施例中，去除所述伪栅极层130和所述牺牲层110 形成空洞180的方法包括湿法刻蚀。
52.在本技术的一些实施例中，在所述空洞180中形成金属栅极190的方法包括化学气相沉积工艺或物理气相沉积工艺或原子层沉积工艺等。
53.在本技术的一些实施例中，所述金属栅极190的材料包括铝或其他功函数金属。
54.继续参考图11，在本技术的一些实施例中，所述金属栅极190侧壁的氧化层140和所述金属栅极190侧壁的氧化层140表面的剩余侧墙材料层可以共同作为所述金属栅极190的外侧墙。在本技术的另一些实施例中，也可以去除所述金属栅极190侧壁的顶面和氧化层以及去除所述金属栅极190 侧壁的顶面的氧化层表面的剩余栅极材料层，重新单独形成所述金属栅极 190的外侧墙。
55.本技术所述的半导体结构的形成方法，节省了inner spacer凹陷刻蚀的复杂工艺，通过薄膜沉积的简单工艺来实现，并且可以兼容常规的gaa 工艺。具体地，利用sige和si两种材料的刻蚀速率的微小差异，在源极和漏极回刻蚀的过程中同时形成sige凹陷作为inner spacer的起始端；然后又利用sige和si两种材料氧化速率的差异，进一步形成sige外侧和si表面突起的距离差，形成inner spacer要求的尺寸；最后在所有表面沉积侧墙材料层，并利用si表面侧墙材料层突起的高度差，利用各项异性干法刻蚀将si表面侧墙材料层全部刻蚀掉，露出氧化层，而sige和其他表面被侧墙材料层包裹，利用氧化层和侧墙材料层湿法刻蚀的差异，去除沟道层表面的氧化层，露出外延所需的沟道层，并同时形成内侧墙结构。
56.本技术所述的半导体结构的形成方法，利用牺牲层和沟道层刻蚀速率的不同，在牺牲层侧壁形成凹陷，然后利用牺牲层和沟道层氧化速率的不同进一步加深所述凹陷，最后在所述凹陷中形成内侧墙，能够简化形成内侧墙的工艺，减少对硅通道表面的损伤，提高源极和漏极的质量，从而提高器件可靠性。
57.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
58.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以
直接地连接或耦接至另一个元件，或者也可以存在中间元件。
59.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
60.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
61.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/ 或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。