一种横向PNP晶体管抗饱和结构及其应用的制作方法

一种横向pnp晶体管抗饱和结构及其应用
技术领域
[0001]
本发明属于单片双极模拟集成电路技术领域，具体涉及一种横向pnp晶体管抗饱和结构及其应用。


背景技术：

[0002]
随着电子系统工作频率的提高，对控制信号传输速度的要求越来越高。在采用双极型工艺的单片集成电路中(后面统一称作双极电路)，用于信号传输驱动的晶体管大部分都工作在饱和区，晶体管的存贮时间是影响信号传输延迟的主要因素，目前最为普遍的解决上述问题的方法是利用肖特基势垒二极管把输出晶体管的基极、集电极箝位在一个很低的正偏电压下。
[0003]
肖特基势垒二极管的制作工艺虽然兼容于标准双极工艺，但是一方面增加了标准双极工艺的复杂性，另一方面由于标准双极工艺p型衬底、n型外延的特点，肖特基势垒二极管通常只适用于降低npn型晶体管的导通饱和压降，而难以满足pnp型晶体管的抗饱和箝位要求。而在通常的单片双极模拟集成电路中，横向pnp管作为信号到电源之间的上拉晶体管被大量采用，这些横向pnp若进入深饱和区，对信号的传输速度是非常不利的。


技术实现要素：

[0004]
针对现有技术中存在的技术问题，本发明提供了一种横向pnp晶体管抗饱和结构及其应用，可以大大降低横向pnp晶体管导通时的饱和程度，从而大大缩短横向pnp晶体管退饱和时间，加快控制信号的传输速度。
[0005]
为了解决上述技术问题，本发明通过以下技术方案予以实现：
[0006]
一种横向pnp晶体管抗饱和结构，包括p型单晶片，所述p型单晶片上形成有通过p型隔离墙围成的n型外延岛，所述n型外延岛的n-外延层上设置有第一p+扩散区、第二p+扩散区、第三p+扩散区和n+扩散区，所述第一p+扩散区呈圆形，所述第二p+扩散区呈圆环形，所述第二p+扩散区沿所述第一p+扩散区圆周的周向设置，且所述第二p+扩散区与所述第一p+扩散区之间设置有间距；所述第三p+扩散区沿所述第二p+扩散区圆环外圆周的周向设置，且所述第三p+扩散区与所述第二p+扩散区之间设置有间距；所述n+扩散区设置在所述第三p+扩散区与所述p型隔离墙之间；
[0007]
所述第一p+扩散区、所述第二p+扩散区和所述n+扩散区形成第一横向pnp晶体管qp1，且所述第一p+扩散区和所述第二p+扩散区分别为所述第一横向pnp晶体管qp1的发射区和集电区；
[0008]
所述第二p+扩散区、所述第三p+扩散区和所述n+扩散区形成第二横向pnp晶体管qp2，且所述第二p+扩散区和所述第三p+扩散区分别为所述第二横向pnp晶体管qp2的发射区和集电区；
[0009]
所述第一p+扩散区、所述第三p+扩散区和所述n+扩散区形成第三横向pnp晶体管qp3，且所述第一p+扩散区和所述第三p+扩散区分别为所述第三横向pnp晶体管qp3的发射
区和集电区。
[0010]
进一步地，所述第一p+扩散区、所述第二p+扩散区和所述第三p+扩散区的扩散深度相同。
[0011]
进一步地，所述第二p+扩散区与所述第一p+扩散区之间的间距和所述第三p+扩散区与所述第二p+扩散区之间的间距相等。
[0012]
进一步地，所述p型隔离墙为p-隔离墙。
[0013]
一种横向pnp晶体管抗饱和结构的应用。
[0014]
一种横向pnp晶体管抗饱和结构在单片双极模拟集成电路中的应用。
[0015]
与现有技术相比，本发明至少具有以下有益效果：本发明提出的这种横向pnp晶体管抗饱和结构，因为第一p+扩散区和第二p+扩散区分别为第一横向pnp晶体管qp1的发射区和集电区，第二p+扩散区和第三p+扩散区分别为第二横向pnp晶体管qp2的发射区和集电区，第一p+扩散区和第三p+扩散区分别为第三横向pnp晶体管qp3的发射区和集电区，这样的结构设计，使得其一，qp1和qp3的v
be
电压相等；其二，qp3的基区宽度的尺寸较qp1和qp2大很多，因此qp3的电流放大倍数较小。因此当qp1不饱和时，可以认为qp3是不工作的。而当qp1饱和时，其ce电压(集电区-发射区电压差)较低，若通过外部的线路设计使得qp2的ce电压远大于qp1的ce电压时，由于v
ce_qp3
＝v
ce_qp1
+v
ce_qp2
，此时qp3的ce电压也远大于qp1的ce电压，同时由于qp3与qp1的v
be
电压相等，因此qp3的工作条件开启并开始工作，qp3的开启缓解了qp1集电极电压的继续升高，使qp1不进入深饱和状态，这样可以大大缩短信号转换时qp1的退饱和时间，从而加快控制信号的传输速度。
[0016]
本发明提出的这种横向pnp晶体管抗饱和结构，线路设计和版图设计简单、新颖，兼容于标准双极工艺，可广泛应用对信号传输速度有一定要求的所有单片双极模拟集成电路，具有良好的应用前景和经济效益。
[0017]
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0018]
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]
图1未采用抗饱和措施的一般版图设计；
[0020]
图2未采用抗饱和措施的一般版图结构剖面图；
[0021]
图3横向pnp晶体管抗饱和结构版图；
[0022]
图4横向pnp晶体管抗饱和结构剖面图；
[0023]
图5横向pnp晶体管抗饱和设计线路图实施例。
具体实施方式
[0024]
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是
全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0025]
本发明一种横向pnp晶体管抗饱和结构，通过如图3和图4所示的版图设计措施，抑制横向pnp晶体管导通时的饱和程度，使其不进入深饱和状态，从而大大缩短其退饱和时间，加快控制信号的传输速度。
[0026]
具体的，作为本发明的某一具体实施方式，结合图3和图4所示，一种横向pnp晶体管抗饱和结构，包括p型单晶片，在p型单晶片上形成有通过p型隔离墙围成的n型外延岛，在n型外延岛的n-外延层上设置有第一p+扩散区、第二p+扩散区、第三p+扩散区和n+扩散区，第一p+扩散区按圆形设计，第二p+扩散区按圆环形设计，第二p+扩散区沿第一p+扩散区圆周的周向设置，且第二p+扩散区与第一p+扩散区之间设置有间距；第三p+扩散区沿第二p+扩散区圆环外圆周的周向设置，且第三p+扩散区与第二p+扩散区之间设置有间距；n+扩散区设置在第三p+扩散区与p型隔离墙之间。
[0027]
本实施例中，如图3所示，第一p+扩散区、第二p+扩散区和第三p+扩散区为同心设置，第一p+扩散区设计为圆形状，第二p+扩散区为圆环状，第二p+扩散区与第一p+扩散区之间的间距和第三p+扩散区与第二p+扩散区之间的间距相等。
[0028]
如图4所示，第一p+扩散区、第二p+扩散区和第三p+扩散区的扩散深度相同，深度可设计为2～3μm。n+扩散区的扩散深度可以与第一p+扩散区、第二p+扩散区和第三p+扩散区的扩散深度不同。
[0029]
上述的第一p+扩散区、第二p+扩散区、第三p+扩散区和n+扩散区可形成三个横向pnp晶体管，具体结合图4所示，第一p+扩散区、第二p+扩散区和n+扩散区形成第一横向pnp晶体管qp1，且第一p+扩散区和第二p+扩散区分别为第一横向pnp晶体管qp1的发射区和集电区；第二p+扩散区、第三p+扩散区和n+扩散区形成第二横向pnp晶体管qp2，且第二p+扩散区和第三p+扩散区分别为第二横向pnp晶体管qp2的发射区和集电区；第一p+扩散区、第三p+扩散区和n+扩散区形成第三横向pnp晶体管qp3，且第一p+扩散区和第三p+扩散区分别为第三横向pnp晶体管qp3的发射区和集电区。
[0030]
换句话说，结合图3和图4所示，三个横向pnp晶体管qp1、qp2和qp3共同处于同一个隔离岛内，具有公共的基极引出端(n+扩散区，即qp1_b＝qp2_b＝qp3_b)，qp1、qp2和qp3的发射区和集电区采用同一种版层(p+扩散区)。版图设计时，将qp1的集电区扩散区(qp1_c)放置在qp1的发射区扩散区(qp1_e)和qp2的集电区扩散区(qp2_c)的中间，这样该p+扩散区就同时作为了qp1的集电区和qp2的发射区，即qp1_c＝qp2_e；同时，还形成横向pnp晶体管qp3，qp3的发射区扩散区即qp1的发射区扩散区，qp3的集电区扩散区即qp2的集电区扩散区。
[0031]
由于qp3的基区宽度的尺寸较qp1和qp2大很多，因此其电流放大倍数较小，当qp1不饱和时，可以认为qp3是不工作的。
[0032]
本发明一种横向pnp晶体管抗饱和结构在单片双极模拟集成电路中的应用，具体实施例如图5所示，完成了一款采用双极工艺的pwm控制器的设计，其输出级驱动电路采用了本发明横向pnp晶体管抗饱和结构，对其关键信号传输点的上拉横向pnp晶体管进行了抗饱和设计，通过抑制横向pnp型晶体管qp1导通时的饱和程度，使其不进入深饱和状态。
[0033]
图5所示的电路工作原理：当输入控制信号为低电平时，npn型晶体管qn1截止，图5
中的a点电位受到pnp型晶体管qp1的强力上拉，上升为高电平。由于本发明的线路设计，该点电位不可能太接近v
cc
电压。因为当a点电压与v
cc
电压的电压差(就是qp1的ce电压)接近vsat饱和压降时，由于qp2的ce电压恒等于2v
be
，即v
be_qp2
+v
be_qp4
，因此qp2的ce电压远大于qp1的ce电压(已达到饱和压降)，由于v
ce_qp3
＝v
ce_qp1
+v
ce_qp2
，此时qp3的ce电压也远大于qp1的ce电压，同时由于qp3与qp1的v
be
电压相等，因此，此时以qp1_e为发射极、以qp2_c(b点电位)为集电极的pnp晶体管qp3开始工作(qp3在版图设计时，基区宽度的尺寸较qp1和qp2大很多，因此其电流放大倍数较小，一般条件下可以认为不工作)，将a点电位箝位在(v
cc-vsat)电压以下，使qp1不进入深饱和。因此当输入控制信号再由低电平转换为高电平时，相比未对qp1采取抗饱和措施的设计，a点电位的下降速度可以明显加快。
[0034]
针对如图5所示的线路设计不变，对如图3和图4所示的采用了抗饱和结构的版图设计和如图1和图2所示的未采用抗饱和措施的版图设计进行了测试对比，其从输入控制信号到a点的传输延迟时间如表1所示。
[0035]
在未采用抗饱和措施的版图设计中，qp1_c与qp2_e是两块互不影响的p+扩散区，共用处于同一个岛内的晶体管基极，相互之间的等电位连接是通过接触孔和金属相连的，此时寄生的横向pnp晶体管qp3不再存在。当输入控制信号为低电平时，qn1截止，图5中的a点电位受到qp1的强力上拉，上升为高电平，此时由于不再存在qp3对a点电位的箝位作用，a点电位被拉至接近v
cc
电平，qp1进入深饱和状态。当输入控制信号再由低电平转换为高电平时，a点电位开始下降，但是由于qp1之前进入了深饱和，因此a点电位下降时间明显会慢很多。
[0036]
表1从输入控制信号到a点的传输延迟时间(单位：ns)
[0037][0038]
由表1可见，当输入控制信号由低变高时，a点电压由高变低，横向pnp晶体管qp1和qp2的版图设计未采用抗饱和措施时，从输入控制信号到a点的传输延迟时间为60ns，而在采用了本发明的抗饱和结构之后，该传输延迟时间缩短为30ns。同时，a点信号由低变高的信号传输延迟时间未受到明显的影响。
[0039]
验证结果表明，本发明成功提出了一种横向pnp晶体管抗饱和结构，在不增加工艺复杂度的前提下，可以明显的抑制横向pnp晶体管导通时的饱和程度，使其不进入深饱和状态，从而大大缩短了信号转换时的退饱和时间，加快控制信号的传输速度。本发明提出的这种设计结构简单、新颖，兼容于标准双极工艺，可广泛应用对信号传输速度有一定要求的所有双极型模拟电路中。
[0040]
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使
相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。