技术特征：
1.一种三维半导体存储器件，包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在所述基板上的多个下电极，所述下层叠结构包括在所述连接区上在第一方向上延伸的第一阶梯结构以及在所述连接区上在第二方向上延伸的第二阶梯结构，所述第二方向基本上垂直于所述第一方向；以及多个中间层叠结构，竖直地层叠在所述下层叠结构上，所述多个中间层叠结构的每个包括竖直地层叠在所述基板上的多个中间电极，所述多个中间层叠结构的每个包括在所述连接区上在所述第二方向上延伸的第三阶梯结构，其中所述第一阶梯结构的斜坡相对于所述基板的顶表面具有第一倾斜角，其中所述第二阶梯结构的斜坡相对于所述基板的所述顶表面具有第二倾斜角，其中所述多个中间层叠结构包括在所述连接区上在所述第一方向上延伸的第四阶梯结构，所述第四阶梯结构的斜坡相对于所述基板的所述顶表面具有第三倾斜角，以及其中所述第三倾斜角不同于所述第一倾斜角，所述第二倾斜角基本上等于所述第一倾斜角。2.根据权利要求1所述的三维半导体存储器件，其中所述多个下电极的每个包括通过所述多个下电极中的紧接着设置在其上的一个下电极暴露的下焊盘区，其中所述多个中间电极的每个包括通过所述多个中间电极中的紧接着设置在其上的一个中间电极暴露的中间焊盘区，以及其中所述下焊盘区中的一个下焊盘区在所述第一方向上的长度大于所述中间焊盘区中的一个中间焊盘区在所述第一方向上的长度。3.根据权利要求2所述的三维半导体存储器件，其中所述中间焊盘区的表面面积基本上彼此相等，以及其中所述多个中间层叠结构的每个的所述中间焊盘区在平面图中在所述第二方向上布置。4.根据权利要求2所述的三维半导体存储器件，其中所述下焊盘区的表面面积随着从所述基板起的竖直距离增加而减小。5.根据权利要求1所述的三维半导体存储器件，其中所述多个下电极的每个和所述多个中间电极的每个包括：在所述单元阵列区上在所述第一方向上延伸的多个电极部分，所述多个电极部分在所述第二方向上彼此间隔开；电极连接部分，在所述连接区上在所述第二方向上延伸以使所述多个电极部分水平地彼此连接；以及多个延伸部分，在所述第一方向上从所述电极连接部分延伸到所述连接区上，所述多个延伸部分在所述第二方向上彼此间隔开。6.根据权利要求1所述的三维半导体存储器件，还包括：上层叠结构，设置在所述多个中间层叠结构中的最上面的一个中间层叠结构上，其中所述上层叠结构包括竖直地层叠在所述多个中间层叠结构中的最上面的一个中间层叠结构上的多个上电极，以及其中所述上层叠结构包括在所述连接区上在所述第一方向上延伸的第五阶梯结构。
7.根据权利要求6所述的三维半导体存储器件，还包括：上虚设层叠结构，与所述上层叠结构水平地间隔开并且设置在所述连接区上，其中所述上虚设层叠结构包括竖直地层叠的多个上虚设电极，以及其中所述多个上虚设电极包括与所述多个中间层叠结构中的最上面的一个中间层叠结构的侧壁基本上竖直地对准的侧壁。8.根据权利要求7所述的三维半导体存储器件，其中所述多个上虚设电极具有在所述第一方向上的相应长度和在所述第二方向上的相应宽度，以及其中所述多个上虚设电极的所述长度和所述宽度随着从所述基板起的竖直距离增加而减小。9.根据权利要求1所述的三维半导体存储器件，还包括：多个垂直沟道，在所述单元阵列区上竖直地延伸穿过所述多个中间层叠结构和所述下层叠结构；以及数据存储层，设置在所述多个垂直沟道的每个与所述多个下电极之间以及在所述多个垂直沟道的每个与所述多个中间电极之间。10.根据权利要求1所述的三维半导体存储器件，其中所述第一阶梯结构的每个台阶的厚度不同于所述第四阶梯结构的每个台阶的厚度。11.根据权利要求1所述的三维半导体存储器件，其中所述第二阶梯结构的每个台阶的厚度基本上等于所述第三阶梯结构的每个台阶的厚度。12.一种三维半导体存储器件，包括：基板，包括单元阵列区和连接区；电极结构，在第一方向上从所述单元阵列区延伸到所述连接区上，所述电极结构包括下层叠结构和多个中间层叠结构，所述下层叠结构包括竖直地层叠在所述基板上的多个下电极，所述多个中间层叠结构竖直地层叠在所述下层叠结构上以包括在所述第一方向上的第一阶梯结构；上层叠结构，包括竖直地层叠在所述电极结构上的多个上电极；以及上虚设层叠结构，包括与所述上层叠结构水平地间隔开并且竖直地层叠在所述电极结构上的多个上虚设电极，其中所述多个中间层叠结构的每个包括竖直地层叠的多个中间电极，以包括在第二方向上延伸的第二阶梯结构，所述第二方向基本上垂直于所述第一方向。13.根据权利要求12所述的三维半导体存储器件，其中所述多个中间层叠结构的每个的所述多个中间电极包括所述多个中间电极中的最上面的一个中间电极以及所述多个中间电极中的位于所述基板与所述多个中间电极中的所述最上面的一个中间电极之间的其余中间电极，其中所述多个下电极包括所述多个下电极中的最上面的一个下电极以及所述多个下电极中的位于所述基板与所述多个下电极中的所述最上面的一个下电极之间的其余下电极，其中所述多个下电极中的所述其余下电极的每个包括在所述连接区上通过所述多个下电极中的紧接着设置在其上的一个下电极而暴露的下焊盘区，其中所述多个中间电极中的所述其余中间电极的每个包括在所述连接区上通过所述
多个中间电极中的紧接着设置在其上的一个中间电极而暴露的中间焊盘区，其中所述中间焊盘区在所述第一方向上的相应长度基本上彼此相等，其中所述中间焊盘区在所述第二方向上的相应宽度基本上彼此相等，其中所述下焊盘区具有在所述第一方向上的相应长度和在所述第二方向上的相应宽度，其中所述下焊盘区的所述长度和所述宽度随着从所述基板起的竖直距离增加而减小，以及其中所述多个中间层叠结构的每个的所述多个中间电极的所述中间焊盘区在平面图中在所述第二方向上布置。14.根据权利要求12所述的三维半导体存储器件，其中所述多个上电极包括所述多个上电极中的最上面的一个上电极以及所述多个上电极中的位于所述电极结构与所述多个上电极中的所述最上面的一个上电极之间的其余上电极，其中所述多个上电极中的所述其余上电极的每个包括通过所述多个上电极中的紧接着设置在其上的一个上电极而暴露的上焊盘区，以及其中所述上焊盘区在平面图中在所述第一方向上布置。15.根据权利要求14所述的三维半导体存储器件，其中所述多个上虚设电极包括在所述连接区上与所述多个中间层叠结构中的最上面一个中间层叠结构的侧壁基本上共面的侧壁，其中所述多个上虚设电极具有在所述第一方向上的相应长度和在所述第二方向上的相应宽度，以及其中所述多个上虚设电极的所述长度和所述宽度随着从所述基板起的竖直距离增加而减小。16.根据权利要求12所述的三维半导体存储器件，其中所述上层叠结构包括在所述连接区上在所述第一方向上延伸的第三阶梯结构。17.根据权利要求12所述的三维半导体存储器件，其中所述上虚设层叠结构包括在与所述第一方向相反的方向上延伸的第四阶梯结构以及在所述第二方向上延伸的第五阶梯结构。18.一种三维半导体存储器件，包括：基板，包括顺序设置在第一方向上的单元阵列区和连接区，所述连接区包括上焊盘区、下焊盘区和设置在所述上焊盘区与所述下焊盘区之间的中间焊盘区；以及第一和第二电极结构，在所述第一方向上延伸并在第二方向上彼此间隔开，所述第二方向基本上垂直于所述第一方向，其中所述第一和第二电极结构的每个包括：竖直地层叠在所述基板上的多个上电极，所述多个上电极包括在所述上焊盘区上的上焊盘结构；竖直地层叠的多个中间电极，所述多个中间电极包括在所述中间焊盘区上的中间焊盘结构；以及竖直地层叠在所述基板上的多个下电极，所述多个下电极包括在所述下焊盘区上的下
焊盘结构，其中所述第一电极结构关于所述第二电极结构镜像对称，其中所述上焊盘结构包括第一区和第二区，所述上焊盘结构的所述第一区包括在平面图中具有第一面积的第一上焊盘，所述上焊盘结构的所述第二区包括在平面图中具有小于所述第一面积的第二面积的第二上焊盘。19.根据权利要求18所述的三维半导体存储器件，其中所述上焊盘结构的所述第一区具有第一宽度，以及所述上焊盘结构的所述第二区具有小于所述第一宽度的第二宽度。20.根据权利要求18所述的三维半导体存储器件，其中所述上焊盘结构的所述第一区包括在所述第一方向上的第一上阶梯结构以及在所述第二方向上的第二上阶梯结构。