存储器的电容结构与其制作方法与流程

1.本发明涉及一种存储器电容结构，更具体言之，其涉及一种具有侧壁波纹的存储器电容结构及其制作方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory,dram)是以1个晶体管加上1个电容来存储1个位(1bit)的数据，因为其电容中的电荷会随着时间流失，故使用时必须要周期性地补充电源(refresh)来保持存储的内容，故称之为动态。dram的构造较为简单，单纯使用1个晶体管加上1个电容结构来存储1个位的数据，故其制作成本相对较低。电容结构是形成在存储单元区域上并经由电容连接垫来与下方的晶体管连接。
3.随着世代的演进，dram的集成度与存储密度越来越高，伴随而来的是元件的尺寸与工作电压越来越小。如此，要将dram的电容值维持在可接受的水平是一件不容易的事，设计者必须不断地想办法增加存储节点的电容值。对此，存储器电容结构的制作从早期的凹孔式制作方式演进到可提供较大导板面积的圆管式或柱体式制作方式。当半导体制作工艺演进到25纳米以下时，一般的圆管式或柱体式电容结构的电容值也不能满足现今存储器的需求。故此，如何进一步提升电容结构的导板面积成为了现在业界努力研究开发的课题。


技术实现要素：

4.有鉴于现今存储器电容结构的电容值不足的问题，本发明于此提出了一种新的制作方法，其经由形成波浪形态的电容结构侧壁来有效提升导板面积，进而提升电容值。
5.本发明的其一面向在于提出一种存储器的电容结构，其包含一基底、多个呈圆筒态样的下电极层，每个该下电极层的底端与该基底接触并从该基底上垂直向上延伸，该圆筒态样具有波纹截面型态的侧壁，且相邻的该下电极层的该波纹截面型态相同但在垂直方向偏移一段距离、一电容介电层位于该些下电极层上、以及一上电极层位于该电容介电层上。
6.本发明的另一面向在于提出一种存储器的电容结构的制作方法，其步骤包含：提供一基底，该基底上依序具有一介电层与一硬掩模层、在该硬掩模层上形成图案化光致抗蚀剂层以及位于该图案化光致抗蚀剂层的侧壁上的间隔壁、以该图案化光致抗蚀剂层与该间隔壁为蚀刻掩模进行第一蚀刻制作工艺移除未被遮盖的该硬掩模层，以形成第一图案化硬掩模层并且裸露出该介电层的第一部位、蚀刻该裸露出的第一部位，使得该第一部位的表面低于该介电层的其他部位的表面、移除该图案化光致抗蚀剂层、以该间隔壁为蚀刻掩模进行第二蚀刻制作工艺移除未被遮盖的该硬掩模层，以形成第二图案化硬掩模层并且裸露出该介电层的第二部位，其中该第二部位的表面高于该第一部位的表面、以及进行开孔蚀刻制作工艺，分别于该介电层的该第一部位与该第二部位形成第一开孔与第二开孔，其中该第一开孔与该第二开孔的侧壁具有波纹截面型态，且该第一开孔与该第二开孔的波纹截面型态相同但在垂直方向偏移一段距离。
7.本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
8.本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
9.图1～图5为本发明优选实施例一存储器电容结构中具有波纹型态侧壁的开孔的制作流程的截面示意图；
10.图6～图20为本发明优选实施例中以自对准双重图案技术制作具有多个相邻开孔的存储器电容结构的制作流程的截面示意图；
11.图21为本发明优选实施例中一存储器电容结构的开孔侧壁的截面放大示意图；以及
12.图22为本发明另一实施例中一存储器电容结构的开孔侧壁的截面放大示意图。
13.需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
14.符号说明
15.100
ꢀꢀꢀꢀ
基底
16.102
ꢀꢀꢀꢀ
图案化光致抗蚀剂层
17.104
ꢀꢀꢀꢀ
开口
18.106
ꢀꢀꢀꢀ
凹槽
19.108
ꢀꢀꢀꢀ
高分子衬层
20.110
ꢀꢀꢀꢀ
凹槽
21.200
ꢀꢀꢀꢀ
基底
22.202
ꢀꢀꢀꢀ
介电层
23.202a
ꢀꢀꢀ
第一部位
24.202b
ꢀꢀꢀ
第二部位
25.204
ꢀꢀꢀꢀ
支撑层
26.206
ꢀꢀꢀꢀ
硬掩模层
27.208
ꢀꢀꢀꢀ
图案化光致抗蚀剂层
28.210
ꢀꢀꢀꢀ
间隔壁
29.212
ꢀꢀꢀꢀ
凹槽
30.214
ꢀꢀꢀꢀ
(第一)开孔
31.216
ꢀꢀꢀꢀ
(第二)开孔
32.217,217a,217b
ꢀꢀꢀ
弧线
33.218,218a,218b
ꢀꢀꢀꢀ
下电极层
34.220
ꢀꢀꢀꢀ
平坦层
35.222
ꢀꢀꢀꢀ
图案化光致抗蚀剂层
36.224
ꢀꢀꢀꢀ
开口
37.226
ꢀꢀꢀꢀ
电容介电层
38.228
ꢀꢀꢀꢀ
上电极层
39.229
ꢀꢀꢀꢀ
电容叠层
40.230
ꢀꢀꢀꢀ
导体层
41.d1
ꢀꢀꢀꢀꢀ
高度
42.l1,l2ꢀꢀꢀ
长度
43.θ1,θ2ꢀꢀꢀ
弧度
具体实施方式
44.现在下文将详细说明本发明的示例性实施例，其会参照附图示出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本发明的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
45.阅者应能容易理解，本案中的「在
…
上」、「在
…
之上」和「在
…
上方」的含义应当以广义的方式被解读，以使得「在
…
上」不仅表示「直接在」某物「上」而且还包括在某物「上」且其间有居间特征或层的含义，并且「在
…
之上」或「在
…
上方」不仅表示「在」某物「之上」或「上方」的含义，而且还可以包括其「在」某物「之上」或「上方」且其间没有居间特征或层(即，直接在某物上)的含义。
46.此外，诸如「在
…
之下」、「在
…
下方」、「下部」、「在
…
之上」、「上部」等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。
47.阅者通常可以至少部分地从上下文中的用法理解术语。例如，至少部分地取决于上下文，本文所使用的术语「一或多个」可以用于以单数意义描述任何特征、结构或特性，或者可以用于以多个意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如「一」、「一个」、「该」或「所述」之类的术语同样可以被理解为传达单数用法或者传达多种用法。另外，术语「基于」可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确地描述的额外因素，这同样至少部分地取决于上下文。
48.阅者更能了解到，当「包含」与/或「含有」等词用于本说明书时，其明定了所陈述特征、区域、整体、步骤、操作、要素以及/或部件的存在，但并不排除一或多个其他的特征、区域、整体、步骤、操作、要素、部件以及/或其组合的存在或添加的可能性。
49.如本文中使用的，术语「层」是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水准、竖直和/或沿倾斜表面延伸。基底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。
50.本案的目的在于提出一种具有波纹型态的侧壁的存储器电容结构及其制作方法，
特别是圆管式或柱体式的dram电容结构。发明中的实施例会着重在如何制作出其特殊的波纹截面型态侧壁以及描述相关的细部结构特征。需注意，本发明的概念与原理也可以用来制作其他类型的存储器电容结构，并不限于文中或图中所揭露的型态。
51.现在请参照图1至图5，其绘示出了根据本发明优选实施例存储器的电容结构中一具有波纹截面型态侧壁的开孔的制作流程的截面示意图。首先，如图1所示，提供一基底100，其中内部预定要形成本发明实施例中具有波纹截面型态侧壁的开孔。基底100可以是一容易移除的层结构，如一氧化硅层。接着，在基底100上形成一图案化光致抗蚀剂层102(或者是图案化硬掩模层如一氮化硅层)。图案化光致抗蚀剂层102中具有开口104，其裸露出基底100预定要形成开孔的位置。开口104可以光刻制作工艺形成，其形状较佳为圆形，但不限于此。
52.接下来请参照图2。以图案化光致抗蚀剂层102为蚀刻掩模进行一蚀刻制作工艺，蚀刻从开口104裸露出的基底100，如此在基底100中形成一凹槽106。在本发明实施例中，此蚀刻制作工艺为一各向同性干蚀刻制作工艺，如bosch深反应性离子蚀刻制作工艺，其可通过通入六氟化硫(sf6)气体来蚀刻基底100。从图中可以看到，由于各向同性蚀刻的关系，所形成的凹槽106具有底切特征，其有部分侧向延伸到图案化光致抗蚀剂层102下方，使其具有弧形的侧壁截面。在实施例中，可以通过调整此蚀刻制作工艺的参数来决定所形成凹槽106的宽度与高度以及侧壁的弧度与长度，其较佳使此蚀刻制作工艺的性质主要为垂直蚀刻而部分为侧向蚀刻。
53.接下来请参照图3。在凹槽106形成后，接着在凹槽106与图案化光致抗蚀剂层102的表面形成一共形的高分子衬层108。例如，可以通过通入八氟环丁烷(c4f8)气体来在凹槽106表面形成一氟碳化合物材质的高分子衬层108。在实施例中，共形的高分子衬层108可以在后续制作工艺中提供侧向蚀刻的阻挡效果。
54.接下来请参照图4。在高分子衬层108形成后，接着重复前述图2的蚀刻步骤，以图案化光致抗蚀剂层102为蚀刻掩模进行各向同性干蚀刻制作工艺蚀刻基底100。在实施例中，凹槽106的底面会因为蚀刻制作工艺的主要垂直蚀刻特性而被蚀穿而在其正下方形成另一凹槽110，凹槽110与凹槽106垂直连接。所形成的凹槽110也会因为蚀刻制作工艺的部分侧向蚀刻特性而具有与凹槽106相同的弧形截面型态。另一方面，原有的凹槽106的侧壁则因为被高分子衬层108遮挡而不会受到该侧向蚀刻，维持其原有的凹槽106的宽度与侧壁形状。
55.接下来请参照图5。在凹槽110形成后，接着重复前述图3的步骤，在凹槽110与图案化光致抗蚀剂层102的表面再次形成共形的高分子衬层108，以在后续制作工艺中提供侧向蚀刻的阻挡效果。在本发明实施例中，不断重复图3形成高分子衬层108的步骤以及图4蚀刻出凹槽的步骤，如此可以形成多个连续的凹槽，该些垂直连接的凹槽会构成一垂直开孔，其具有如图4所示的波纹截面型态的侧壁。这样的波纹截面型态侧壁相较一般传统的垂直平滑侧壁会具有更大的面积，故在其上形成圆管式或柱体式存储器电容结构可以有效提升其电容值。须注意上述步骤可以在单道的bosch制作工艺中通过交替通入不同的制作工艺气体(如前述的c4f8气体与sf6气体)来完成。
56.现在请参照图6至图20，其绘示出了根据本发明优选实施例中以自对准双重图案技术(self-aligned double patterning,sadp)搭配上述制作工艺来制作具有多个相邻开
孔的存储器电容结构的制作流程的截面示意图。首先，如图6所示，提供一基底200，如一硅基底，其上可预先形成有主动(有源)区域、源极/漏极、存取晶体管、存储节点接触、位线接触、字符线以及位线等结构。由于上述结构都为一般存储器的现有结构且与本发明重点无关，故图中将不绘示出该些结构，仅以一基底200作为代表。
57.复参照图6，在基底200上依序形成介电层202、硬掩模层206以及图案化光致抗蚀剂层208等层结构，其中介电层202的中间可选择性形成一支撑层204。介电层202的内部预定要形成本发明实施例中多个相邻、具有波纹截面型态侧壁的开孔，其可为一容易移除的层结构，如一氧化硅层，其中的支撑层204的材料可为氮化硅，其可在电容结构制作完成后变为支撑结构提供电容结构结构性支撑。图案化光致抗蚀剂层208的图案较佳为圆形，但不限于此，其形成在硬掩模层206上预定要形成开孔的位置。图案化光致抗蚀剂层208的图案与图案之间会保持预定的间距，以利后续sadp制作工艺的间隔壁的形成并界定出所要的双重图案，并将该最终图案转移到下方氮化硅材质的硬掩模层206。在实施例中，介电层202、支撑层204以及硬掩模层206可以cvd方式形成，图案化光致抗蚀剂层208则以旋涂以及光刻制作工艺形成。
58.接下来请参照图7。在图案化光致抗蚀剂层208的侧壁上形成间隔壁210，其围绕在图案化光致抗蚀剂层208的周围并界定出sadp制作工艺所要的双重图案。在本发明实施例中，形成间隔壁210的步骤包括先在图案化光致抗蚀剂层208与硬掩模层206上形成一预定厚度、共形的间隔层，如一氧化硅层，接着进行一回蚀刻制作工艺移除部分的间隔层直至裸露出图案化光致抗蚀剂层208与硬掩模层206，如此即可形成位于图案化光致抗蚀剂层208侧壁上的间隔壁210。
59.接下来请参照图8。在间隔壁210形成后，接着以图案化光致抗蚀剂层208以及间隔壁210为蚀刻掩模进行第一次干蚀刻制作工艺蚀刻下方的硬掩模层206(可称为第一图案化硬掩模层)，如此将图案化光致抗蚀剂层208与间隔壁210的图案转移到硬掩模层206并裸露出介电层202的第一部位202a。此第一部位202a即为sadp制作工艺中双重图案的第一图案。
60.接下来请参照图9。在第一部位202a裸露出来后，接着进行一回蚀刻制作工艺蚀刻裸露出的介电层202第一部位202a，使得该第一部位202a的表面低于介电层202其他部位的表面，如图中所示，第一部位202a的表面与其他部位的表面相差一段高度d1，d1值可根据制作工艺以及设计需求设定。此回蚀刻制作工艺是本发明的重要特征，其使得实施例中后续sadp制作工艺所产生的双重图案会具有不同的高度基准，如此能够达到本发明相邻开孔的波纹截面型态在垂直方向偏移一段距离的发明诉求。此特征在后续实施例中会有进一步详细的解说。
61.接下来请参照图10。在回蚀刻制作工艺过后，接着移除图案化光致抗蚀剂层208，如此仅余留间隔壁210在经过第一图案化硬掩模层206上。图案化光致抗蚀剂层208可以一灰化制作工艺来加以移除。图案化光致抗蚀剂层208移除后所裸露出的硬掩模层206部位即为sadp制作工艺中双重图案的第二图案。
62.接下来请参照图11。图案化光致抗蚀剂层208移除后，接着以间隔壁210为蚀刻掩模进行第二次干蚀刻制作工艺蚀刻裸露出的硬掩模层206，如此将间隔壁210的图案转移到硬掩模层206(可称为第二图案化硬掩模层)并裸露出介电层202的第二部位202b。结合两次的干蚀刻步骤，介电层202上形成了具有间隔壁210图案的硬掩模层206，且该图案将介电层
202分成了交错的第一部位202a与第二部位202b，其中该第二部位202b的表面高于该第一部位202a的表面。在本发明实施例中，所界定的介电层202第一部位202a与第二部位202b内将形成相邻的电容结构，且该些相邻的电容结构的侧壁将会具有垂直偏移特征。此特征在后续实施例中会有进一步详细的解说。
63.接下来请参照图12。裸露出介电层202的第二部位202b后，接着以第二图案化硬掩模层206为蚀刻掩模进行一蚀刻制作工艺，同时蚀刻介电层202的第一部位202a与第二部位202b，如此在介电层202中形成一凹槽212。此步骤中如同前述图2的实施例，使用一各向同性干蚀刻制作工艺，形成如图中所示具有底切特征的凹槽212。不同的是，在此实施例中，由于第一部位202a与第二部位202b在蚀刻制作工艺之前就具有高度d1的差异，如此可以看到在此阶段第一部位202a所形成的凹槽212深度会大于第二部位202b所形成的凹槽212深度。
64.接下来请参照图13。通过重复图3形成高分子衬层步骤以及图4再次蚀刻出凹槽的步骤，如此可以形成如同图中所示多个连续的凹槽，该些垂直连接的凹槽会构成垂直开孔214/216，其具有波纹截面型态的侧壁，该波纹截面型态会由多个连续的弧线所构成。开孔214/216会穿过中间的支撑层204与下方的介电层202到达基底200。由于是在相同的制作工艺中形成，介电层202的第一部位中所形成的第一开孔214的侧壁与介电层202的第二部位中所形成的第二开孔216的侧壁具有相同的波纹截面型态，然而，由于在蚀刻制作工艺之前两部位就具有高低差，第一开孔214与第二开孔216的波纹截面型态会在垂直方向偏移一段距离。需注意在本发明实施例中，第一开孔214与第二开孔216可以错位排列的方式紧密地分布在基底面上。
65.上述偏移的波纹截面型态特征在图21的放大图中可以更明显看出，左半部位第一开孔214的侧壁与右半部第二开孔216的侧壁具有相同的波纹截面型态，然而构成其波纹截面的弧线217在垂直方向偏移了一段高度d1，此偏移的高度d1即是来自于图9实施例中所述对介电层202的第一部位202a进行回蚀刻所预先形成的高度差。
66.在相关的现有技术中，侧向相邻的电容凹槽会具有相对、未垂直偏移的弧面型态，在现今存储器存储节点密度极高的设计下，其弧面最接近的位置处的介电层相当地薄，很容易因为制作工艺变异而导致相邻凹槽之间的介电层被蚀穿，导致后续所形成的电容结构短路。本发明实施例中相邻波纹截面偏移错位的设计使得相邻凹槽可以在垂直方向上错开，避免其侧向延伸弧面过于接近导致蚀穿而连通。
67.由于本发明实施例中的凹槽212的宽度与高度以及其侧壁的弧度与长度可以通过调整蚀刻制作工艺的参数来决定，故开孔的波纹截面型态可以有多种不同的设计。请参照图22，其为根据本发明另一实施例中存储器电容结构的开孔侧壁的截面放大示意图。从图中可以看到，构成同一开孔的波纹截面型态的弧线217可以具有两种以上不同的长度与两种以上不同的弧度，如图中较大弧线217a的长度l1与弧度θ1分别大于较小弧线217b的长度l2与弧度θ2，多个连续的较小弧线217b可以对应相邻开孔中一个较大弧线217a。根据上述概念，本发明的开孔侧壁可以具有多种的波纹截面型态，并不限于实施例与图中所示者。
68.回到电容结构的制作流程，请参照图14。在第一开孔214与第二开孔216形成后，接着在所形成的第一开孔214与第二开孔216表面形成一共形的下电极层218。下电极层218会覆盖在余留的硬掩模层206与介电层202的表面上并与下方的基底200接触，如与基底200上预先形成的电容连接垫部位接触。下电极层218的材料可为氮化钛，其可以cvd方式形成。
69.接下来请参照图15。在下电极层218形成后，接着形成一平坦层220覆盖该下电极层218并填满第一开孔214与第二开孔216。平坦层220的材料可为碳硅氧化硅(sicoh)或碳氧化硅(sioc)，其可以填充性质良好的可流动化学气相沉积(fcvd)制作工艺形成并提供平坦表面。在平坦层220形成后，接着在平坦层220上形成一图案化光致抗蚀剂层222，其具有开口224裸露出部分的平坦层220。开口224的位置较佳与部分的硬掩模层206以及支撑层204重叠，以利后续制作工艺移除该些部位。
70.接下来请参照图16。以图案化光致抗蚀剂层222为蚀刻掩模进行一干蚀刻制作工艺，移除开口224正下方的硬掩模层206、平坦层220以及部分的下电极层218。此蚀刻制作工艺会使原本连续的下电极层218分开，划分出不同的电容单元，并裸露出其间的介电层202。从图中可以看到，在此实施例中，第一开孔中的下电极层218a变为一独立的下电极部位，其呈圆筒态样，底部与基底200接触并从其上垂直向上延伸，且具有波纹截面型态的侧壁。
71.接下来请参照图17。进行第一段的圆筒电极释出步骤，其步骤可包含进行一干蚀刻制作工艺移除裸露的介电层202与平坦层220，使得部分的下电极层218侧壁裸露出来。在具有支撑层204的场合，此步骤还可包含进行另一干蚀刻制作工艺移除从介电层202裸露出的支撑层204，并同时移除部分位于剩余硬掩模层206上的下电极层218以及部分的该剩余的硬掩模层206，使得下电极层218再次断开为不同的电容单元，如图中所示位于第二开孔216中的独立下电极层218b部位。
72.接下来请参照图18。在第一段圆筒电极释出步骤后，接着进行第二段的圆筒电极释出步骤，其步骤可包含进行一湿蚀刻制作工艺，如使用氢氟酸等蚀刻液，移除剩余的介电层202，使得圆筒态样的下电极的侧壁完整裸露出来。须注意在此蚀刻制作工艺中不会移除下电极层218a与218b之间的硬掩模层206与支撑层204。如此，剩余的硬掩模层206与支撑层204就可作为相邻下电极层218a与218b之间的支撑结构，分别连接相邻下电极层的中段与顶端，避免其倾斜倒塌而彼此接触短路。从图中可以看到，相邻的下电极层218a与218b具有相同但在垂直方向偏移一段距离的波纹截面型态。
73.接下来请参照图19。在圆筒电极释出步骤后，接着在裸露的下电极层218表面依序形成一电容介电层226与一上电极层228(见部位放大图)。电容介电层226的材料可以为高介电系数(high-k)材料，如氧化铝、氧化锆或是其交互叠层结构，其可采用原子层沉积法共形地形成在下电极层218的表面上，但不限于此。上电极层228的制作与下电极层218相同，其材料可为氮化钛，可采用cvd方式形成，但不限于此。为了图示简明之故，后续的图示都将以一电容叠层229来代表由该下电极层218、电容介电层226以及上电极层228所构成的电容部位。在本发明实施例中，电容介电层226与一上电极层228会沿着圆筒形的下电极层218的表面分布。由于下电极层的侧壁波纹截面型态，其会具有较现有垂直平滑的侧壁截面型态具有更大的电容面积，可以满足现今尺度小、高存储节点密度的存储器所需的电容值要求。
74.接下来请参照图20。在电容介电层226与上电极层228形成后，接着在上电极层228(图中以电容叠层229来表示)上形成一导体层230来覆盖电容结构126以及其间的空间。导体层230的材质可为硅、硅锗(sige)、或硅磷(sip)等，其可采用低压化学气相沉积(low-pressure chemical vapor deposition,lpcvd)的方式形成在电容叠层229中的上电极层124的表面上，并会填充电容叠层229之间的空隙。导体层230中还可以掺杂有硼或磷等元素来增进其电性表现。在本发明实施例中，还可进行一平坦化制作工艺移除部分的导体层
230，使得剩余的硬掩模层206裸露出来并断开不同电容单元间的电容介电层226与上电极层228。
75.导体层230形成后，之后还可能进行其他光刻制作工艺来图形化电容结构、形成上电极板以及移除周边区域上不需要的电容部件等。由于本发明的重点着重于针对电容结构本体的制作流程，故文中对于上述后续的制作工艺处理以及所形成的部位将不作过多的细节说明与图示说明，以避免模糊了本发明焦点。
76.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。