抵抗静电冲击的半导体激光器芯片及工艺的制作方法

本发明涉及半导体激光器，尤其涉及一种抵抗静电冲击的半导体激光器芯片及工艺。

背景技术：

半导体激光器芯片和电芯片都是静电敏感型器件，在芯片的生产，测试，运输，封装和使用中都面临着包含四种模式的静电冲击（electro-staticdischargeesd）的威胁。这四种模式的esd分别为人体放电模式、机器模式、元器件充电模式以及电场感应模式，其中人体放电模式和机器模式对半导体激光器芯片的影响最大。

以人体放电模式和脊波导型25g1310nmdfb光通信芯片为例，当人体携带大量的静电电荷接触该激光器芯片或封装好的to管脚时，静电电荷将主要加载到芯片表面电极金属上，并由金属导入脊波导结构半导体与金属的接触面，通过芯片有源区后注入下电极。静电电荷使芯片上下电极的电压瞬间提升至100伏以上，远远大于芯片正常工作时的电压，瞬间产生的大电流通过脊条处面积狭小的有源区时非常容易产生烧熔现象使器件失效。目前脊波导型激光器芯片在esd测试中失效模式的主要表现就是脊条位置出现穿孔，表明孔内的材料由于静电冲击而发生烧熔。

相对于光芯片，电芯片在抗静电冲击上已经进行了大量的改进，通常在电芯片设计中会考虑静电泄放回路用于保护功能型电路。光芯片相对于电芯片尺寸较小难以在芯片上集成专门的静电泄放回路，同时由于光芯片尺寸小，本身抗静电冲击的能力远远弱于尺寸较大的电芯片，因此光芯片面临更严重的静电冲击威胁。现有的光芯片抗esd方案，主要为在封装中增加静电泄放电路和在生产中进行设备及人员的esd防护，但是以上方案存在成本高，尺寸大，无法检测和无法避免等诸多缺点。

技术实现要素：

本发明的目的在于提供一种能有效提升芯片的抵抗esd的能力的半导体激光器芯片。

本发明为达上述目的所采用的技术方案是：

提供一种抵抗静电冲击的半导体激光器芯片，该半导体激光器芯片的电极台面区域上设有呈阵列排布的圆锥台结构，所述圆锥台结构的内部为n型反向层，圆锥台四周外壁依次包覆绝缘介电质层和p面电极层，圆锥台顶部的n型反向层外部依次覆盖上高掺杂p型接触层、环形p面电极层，环形p面电极层的中心为透光孔；圆锥台结构下方的电极台面区域自上而下依次包括下高掺杂p型接触层、p型上包层、量子阱有源区。

接上述技术方案，所述p面电极层、所述环形p面电极层与电极台面区域的电极均连通。

接上述技术方案，圆锥台结构在静电冲击时发射荧光信号，从该透光孔中透出；

接上述技术方案，所述量子阱有源区的下方区域依次为n型下包层、n型衬底、n面电极。

接上述技术方案，所述量子阱有源区为包含6层以上的algainas阱垒量子阱结构。

接上述技术方案，所述上高掺杂p型接触层的厚度为100~300nm，掺杂浓度大于1e19cm^-3。

接上述技术方案，所述下高掺杂p型接触层的厚度为100~300nm，掺杂浓度大于1e19cm^-3。

接上述技术方案，所述半导体激光器芯片为边发射或者面发射激光器芯片。

接上述技术方案，该半导体激光器芯片还包括发光区，该发光区的结构为脊波导、掩埋异质结、掩埋脊波导、布拉格反射镜垂直发射或者二阶光栅垂直发射的结构。

本发明还提供一种抵抗静电冲击的半导体激光器芯片的制作工艺，用于制作上述技术方案的抵抗静电冲击的半导体激光器芯片，具体包括以下步骤：

在半导体衬底材料上依次外延n型下包层，量子阱有源区，p型上包层，下高掺杂p型接触层，n型反向层和上高掺杂p型接触层；

利用光刻和干法刻蚀工艺，去除圆锥台结构外和脊波导附近的n型反向层和上高掺杂p型接触层，形成呈阵列排布的圆锥台结构；

利用光刻和干法刻蚀工艺，去除脊波导两侧的p型上包层和下高掺杂p型接触层，形成脊波导；

沉积一层绝缘介质膜材料，并通过光刻和干法刻蚀工艺去除脊波导、台面电极和圆锥台结构顶部的绝缘介质膜材料；

沉积p面电极金属材料；

减薄半导体衬底，并沉积n面电极金属材料，完成热处理和合金化。

接上述技术方案，还包括步骤，解离镀膜以及测试，具体测试以下三种情况：

在没有静电冲击的情况下，n型反向层和p型上包层形成反向pn结，电流不会流入有源区；

当静电冲击时，若圆锥台结构的侧壁偏压高于一定值，圆锥台侧壁的n型反向层连通上高掺杂p型接触层和下高掺杂p型接触层，使静电电荷迅速导入有源区直到n面电极；静电电荷作为注入载流子，在量子阱产生辐射复合发射荧光，荧光信号由n面电极反射，从圆锥台结构表面环形p面电极的中心输出；

当瞬间产生或注入的静电电荷超过一定值时，n型反向层和p型上包层形成的反向pn结被高电场击穿，静电电荷同时由台面电极，圆锥台结构以及脊波导处注入有源区，避免脊波导下有源区被大电流熔毁；此时导入有源区的静电电荷作为注入载流子，在量子阱产生辐射复合发射荧光，荧光信号由n面金属反射，从圆锥台结构表面环形p面电极的中心输出。

本发明产生的有益效果是：本发明的抵抗静电冲击的半导体激光器芯片增加了多个圆锥台结构，圆锥台结构中台面金属和半导体材料直接进行接触，由于半导体材料更有利于芯片散热，因此本发明的芯片有较强的散热能力，提升了芯片高温特性；在大量电荷注入时，静电荷还可以有多个通道进行泄露，提升了芯片本身抵抗esd的能力。

进一步地，通过在芯片生产，测试，运输，封装和使用中增加探测器监控圆锥台结构处发射的荧光信号，检测芯片出现esd失效的时间和位置，使芯片使用单位，生产单位明确产生esd的原因，针对性的采取防控esd的措施。

此外本发明的芯片工艺简单，完成兼容目前的芯片工艺设备和流程，在不增加芯片成本的基础上提升了芯片抵抗esd的能力。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明实施例抵抗静电冲击的半导体激光器芯片的截面结构示意图；

图2是本发明实施例抵抗静电冲击的半导体激光器芯片的表面结构示意图；

图3是本发明实施例侧面有偏压时产生反型层的圆锥台结构的截面示意图；

图4是本发明实施例呈阵列式排列的圆锥台结构的部分表面示意图。

图中：

1.p面电极层

2.上高掺杂p型接触层

3.绝缘介电质层

4.下高掺杂p型接触层

5.p型上包层

6.量子阱有源区

7.n型下包层

8.n型衬底

9.脊波导发光区

10.面阵型圆锥台结构

11.p型反型层

12.载流子

13.荧光信号

14.n型反向层

15.n面电极

16.环形p面电极层

17.透光孔

18.侧面金属电极。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

需要说明的是，附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所公知的形式。另外，虽然本文提供了包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。此外，以下实施例中提到的具体材料和厚度等参数只是用来说明而并非用来限制本发明。

为了检测半导体光芯片何时出现esd失效以及提升芯片的抵抗esd的能力，本发明提出了一种抵抗静电冲击的半导体激光器芯片。该半导体激光器芯片可以为边发射，面发射等多种材料和结构的半导体芯片。本发明中所描述的结构和激光器晶圆工艺兼容，适合批量生产，制备方式简单，可以在不增加芯片成本的情况下极高的提升芯片抗esd能力。

如图1、图4所示，本发明实施例的半导体激光器芯片的电极台面区域上设有呈阵列排布的面阵型圆锥台结构10，面阵型圆锥台结构10的内部为n型反向层14，圆锥台四周外壁依次包覆绝缘介电质层3和上高掺杂p面电极层1，圆锥台顶部的n型反向层14外部依次覆盖上高掺杂p型接触层2、环形p面电极层16、侧面金属电极18，环形p面电极层16的中心为透光孔17；圆锥台结构下方的电极台面区域自上而下依次包括下高掺杂p型接触层4、p型上包层5、量子阱有源区6，以及n型下包层7、n型衬底8、n面电极15。

本发明的圆锥台结构部分的环形p面电极层16和上高掺杂p型接触层2直接接触而不需要绝缘介质膜隔离两者。

呈阵列排布的面阵圆锥台结构位于激光器电极台面区域，面阵的总面积越大，圆锥台结构的数量越多，芯片的抗esd能力就越强。

圆锥台结构设置在半导体激光器芯片的脊波导发光区9附近，脊波导发光区9垂直结构从下至上分别为n面电极15，n衬底8，n型下包层7，量子阱有源区6，p型上包层5，下高掺杂p型接触层4，p面电极层1。

对于边发射激光器，发光区的结构可以有脊波导，掩埋异质结以及掩埋脊波导等结构，对于面发射激光器有垂直布拉格反射镜垂直发射，二阶光栅垂直发射等常见结构。

如图3、4所示，圆锥台结构的侧面依次为包裹的绝缘介电层3和p型金属电极层1，p型金属电极层1包括相连通的发光区域的环形p面电极层16和侧面金属电极18。圆锥台结构的表面和环形p面电极层16接触，环形p面电极层16和侧面金属电极18连通。圆锥台结构借由光刻和干法刻蚀工艺形成，刻蚀深度达到芯片垂直结构中的下高掺杂p型接触层4。

本发明工作方式如下所述：当器件正常工作时，稳定电流源为芯片提供额定工作电流和额定工作电压，电流和电压加载在芯片的p面电极层1上。虽然台面的p面电极层与上高掺杂p型接触层2直接接触，但是由于n型反向层14和p型上包层5形成了反向pn结结构，因此电流不会注入台面下层的量子阱结构，此时台面电极将注入的载流子12导入芯片的脊波导发光区9，使器件发射激光。

当芯片表面开始积累电荷或强制注入中量电荷时，环形p面电极层16和圆锥台结构侧面金属电极18的电压不断上升。当电压增加到圆锥台结构侧面的n型反向层14出现反型层时，反型层连通了上下高掺杂p型接触层，此时中量电荷可以由面阵型圆锥台结构10注入有源区，从而避免了发光结构由于大量电荷通过产生过高的热量。圆锥台结构在静电冲击时发射荧光信号13，从透光孔17中透出。即注入面阵型圆锥台结构10的载流子12在有源区形成增益，从顶部环形电极的中心区域（透光孔17）发射荧光，该荧光可以作为芯片经历esd现象的指示信号。

当芯片表面瞬间注入大量电荷时，环形p面电极层16和圆锥台结构的侧面金属电极18的反向pn结被同时击穿，大量电荷由以上两个区域大面积注入芯片结构。提高电荷注入面积就可以有效避免热击穿现象，避免热击穿对芯片带来的不可逆损伤。提高电荷注入面积也避免了大量电荷通过狭小的发光结构而产生的过高的热量。同时注入圆锥台结构的载流子在有源区形成增益，从顶部环形电极的中心区域发射荧光，该荧光也可以作为芯片经历esd现象的指示信号。

本发明的芯片，相对于正常激光器芯片工艺，仅仅增加了两层外延材料和一步光刻刻蚀工艺，无论从制备的方便程度或者成本上都有较大的优异性。

s1、以脊波导边发射激光器为例，本发明抵抗静电冲击的半导体激光器芯片具体的制备工艺可以简述为：

s2、取半导体常见的衬底材料，依次外延n型下包层，量子阱有源区，p型上包层，下高掺杂p型接触层，n型反向层和上高掺杂p型接触层；

s3、利用光刻和干法刻蚀工艺，去除圆锥台结构外和脊波导附近的n型反向层和上高掺杂p型接触层，形成面阵排列的圆锥台结构；

s4、利用光刻和干法刻蚀工艺，去除脊波导两侧的p型上包层和下高掺杂p型接触层，形成脊波导；

s5、沉积一层绝缘介质膜材料，并通过光刻和干法刻蚀工艺去除脊波导，台面电极和圆锥台结构顶部的绝缘介质膜材料；

s6、沉积电极金属材料；

s7、减薄半导体衬底，并沉积n面电极金属材料，完成热处理和合金化。

进一步地，还包括步骤：s8、解离镀膜以及测试。具体测试过程为测试上述激光器芯片的工作过程是否正常。

如图1和图2所示，本发明较佳实施例的半导体激光器结构为inp基衬底的脊波导型alingaas量子阱高速激光器，发射波长为1.31um。芯片垂直结构从下至上分为：300-500nm的augeni-aun面电极；减薄后的60-140um厚度的n型inp衬底；1-2um厚度n型掺杂的inp下包层；20-500nm的非故意掺杂下波导层；6层以上的algainas阱垒量子阱结构；20-500nm的非故意掺杂上波导层；10-100nm的p型光栅层；1-2um厚度p型掺杂的inp上包层，掺杂浓度大于1e18cm^-3；100-300nm的下高掺杂p型接触层，掺杂浓度大于1e19cm^-3；1-3um厚度n型掺杂的inp反型层，掺杂浓度大于2e18cm^-3；100-300nm的上高掺杂p型接触层，掺杂浓度大于1e19cm^-3；0.5-1.5um的sio2介质膜，1-4um厚度的tiptau金属电极。

除了脊波导的n型掺杂的inp反型层和上高掺杂p型接触层被去掉后，使下高掺杂p型接触层与金属电极直接接触，其他金属电极均与上高掺杂p型接触层接触。阵列圆锥台结构位于台面金属电极的下部，如图2所示。芯片整体尺寸为200um*200um,台面电极尺寸为110um*90um，阵列圆锥台结构总面积为40um*30um，独立的圆锥台结构直径为5um，一共排列有12个独立圆锥台结构。

当静电冲击时，圆锥台结构的截面结构如图3所示。当侧壁偏压约高于112v时，圆锥侧壁开始出现p型反型层11，反型层连通了上高掺杂p型接触层2和下高掺杂p型接触层4，使静电电荷从该通道迅速导入有源区直到n面电极15。静电电荷作为注入载流子12，在量子阱产生辐射复合发射荧光。荧光信号13由n面电极15反射，从圆锥台结构表面环形电极中心（即透光孔17）输出。

当瞬间产生或注入的静电电荷足够多时，芯片中1-3um厚度n型掺杂的inp反型层和1-2um厚度p型掺杂的inp上包层形成的反向pn结被高电场击穿，静电电荷同时由台面电极，圆锥台结构以及脊波导处注入有源区，避免脊波导下有源区被大电流熔毁。此时导入有源区的静电电荷作为注入载流子，在量子阱产生辐射复合发射荧光。荧光信号由n面金属反射，从圆锥台结构表面的透光孔输出。

而在没有静电冲击的情况下，由于inp反型层和p型掺杂的inp上包层形成反向pn结，因此p面台面电极和圆锥台结构环形电极的电流不会流入有源区。对脊波导alingaas量子阱高速激光器正常工作没有任何影响。

本发明的半导体激光器芯片结构主要有以下四个优点：

（1）可以通过在芯片生产，测试，运输，封装和使用中增加探测器监控圆锥台结构处发射的荧光信号，检测芯片出现esd失效的时间和位置，使芯片使用单位，生产单位明确产生esd的原因，针对性的采取防控esd的措施；

（2）提升了芯片本身抵抗esd的能力，大量电荷注入时，静电荷可以有多个通道进行泄露；

（3）是芯片工艺简单，完成兼容目前的芯片工艺设备和流程，在不增加芯片成本的基础上提升了芯片抵抗esd的能力；

（4）该芯片结构中台面金属和半导体材料直接进行接触，而通常的台面金属与半导体材料之会间隔一层介质材料，由于半导体材料更有利于芯片散热，因此本发明的芯片有较强的散热能力，提升了芯片高温特性。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。