一种无金属化连线的半导体器件阵列的制作方法

[0001]
本发明涉及集成电路制造技术领域，具体为一种无金属化连线的半导体器件阵列。


背景技术：

[0002]
集成电路的制造过程非常复杂，当前的先进工艺，一般都要包含上千步的工艺。由于集成电路的器件结构非常细小，这些电路在制造时，都必须放在超净间中进行，否则常规环境中的灰尘、杂质颗粒、化学污染物、腐蚀物等，就会损毁正在制造的产品；由于封闭性制造的要求不能暴露在常规环境下，通常上述的上千步的工艺步骤，需要在一个工厂或者车间的内部全部完成，无法对很长的流程进行分割，某几步在一个工厂制造，而另外几步工艺又换成另外的工厂来进行；
[0003]
客观上，将集成电路的制造过程，分为基础器件制造和金属化连线两个阶段，是非常有利的；前者依赖于非常先进的小尺寸器件工艺，例如7nm，5nm，3nm技术等等，而后者则并不强调绝对的细小线条，可以采用略低级端的半导体加工设备来实现；如果全流程能够进行适当切割，则前面的器件制造过程可以专门进行细小线条器件的加工方面的技术优化，而后面的金属化连线可以侧重制程管理方面的优化和提效因为此时细小加工技术方面的问题已经得到极大缓解；针对这些缺陷，设计一种无金属化连线的半导体器件阵列是很有必要的。


技术实现要素：

[0004]
本发明的目的在于提供一种无金属化连线的半导体器件阵列，以解决上述背景技术中提出的问题。
[0005]
为了解决上述技术问题，本发明提供如下技术方案：一种无金属化连线的半导体器件阵列，包括半导体器件电路板、半导体基础器件本体和基础器件电极，所述半导体器件电路板表面设置有若干个半导体基础器件本体，所述半导体基础器件本体表面设置有若干个基础器件电极。
[0006]
一种无金属化连线的半导体器件阵列的方法，包括步骤一，制作基础器件；步骤二，第一次钝化；步骤三，制作接触孔；步骤四，电极引出；步骤五，第二次钝化；步骤六，平坦化；
[0007]
其中上述步骤一中，制作基础器件包括以下步骤：
[0008]
1)人工根据需要制作的半导体器件阵列画出设计图，选择合适的电路板与基础器件；
[0009]
2)并将基础器件按照设计图焊接在电路板上，焊接完成后，静置冷却至室温；
[0010]
其中上述步骤二中，第一次钝化包括以下步骤：
[0011]
1)电路板在纵向上分成两层，底层为器件层，这些器件可以由最先进的工艺技术来制造形成，例如7nm工艺，5nm工艺，或更先进工艺等；
[0012]
2)器件层的上方为多层钝化层，其中包含基础器件的那些引出电极，将钝化材料电路板直接接触，使其钝化；
[0013]
其中上述步骤三中，人工将步骤二2)中钝化后的电路板放置在打孔机中，开启打孔机，根据设计图打孔，形成接触孔；
[0014]
其中上述步骤四中，电路板进行后续的金属化连线之前，需要去掉顶层钝化层，令所需要的进行连线的那些器件，其引出电极暴露出来，因而可以进行电极之间的金属连线，后续的金属化连线，采用多层金属化方案进行，工艺尺寸要大于基础器件，因此连线部分的工艺，可以采用略低配一些的工艺来进行；
[0015]
其中上述步骤五中，人工将步骤四中处理的电路板表面与第二次钝化材料接触，形成第二次钝化层；
[0016]
其中上述步骤六中，人工将步骤五中钝化后的电路板表面放置二氧化硅与氮化硅，形成第三次钝化，在后期金属化连线阶段，如果存在较宽的引线通道，引线通道下方的那些器件并不参与形成最终的电路功能，则这些器件可以不制造，或者虽然制造出来，但是不引出电极。
[0017]
根据上述技术方案，所述半导体器件电路板包含百千万乃至上亿、或更多的半导体基础器件本体，所述半导体基础器件本体规则排列构成阵列，并且对所有的这些基础器件进行多层钝化保护。
[0018]
根据上述技术方案，所述半导体器件电路板未对基础器件进行金属化连线。
[0019]
根据上述技术方案，所述半导体器件电路板在纵向上分成两层，底层为器件层，器件层的上方为多层钝化层，其中包含基础器件的那些引出电极。
[0020]
根据上述技术方案，所述半导体器件电路板进行后续的金属化连线之前，需要去掉顶层钝化层，即可进行电极之间的金属连线。
[0021]
根据上述技术方案，所述半导体基础器件本体都处在特定的格点位置处。
[0022]
与现有技术相比，本发明所达到的有益效果是：该一种无金属化连线的半导体器件阵列配置了最高端设备的工厂专门生产基础器件的阵列，而由设备配置略低的工厂来完成电路的连线，对集成电路的功能进行定义，以上两者相对隔离，可以分别进行适合于特定工业制造环境的产能优化，对于基础器件阵列的后续加工，由于基础器件阵列及各器件的电极，都是规则地排列在格点位置，因此也相应地带来集成电路设计方法上的简化。
附图说明
[0023]
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
[0024]
图1是本发明的整体结构示意图；
[0025]
图2是本发明的方法流程图；
[0026]
图中：1、半导体器件电路板；2、半导体基础器件本体；3、基础器件电极。
具体实施方式
[0027]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0028]
请参阅图1-2，本发明提供一种技术方案：一种无金属化连线的半导体器件阵列：
[0029]
实施例1：
[0030]
一种无金属化连线的半导体器件阵列，包括半导体器件电路板1、半导体基础器件本体2和基础器件电极3，半导体器件电路板1表面设置有若干个半导体基础器件本体2，半导体基础器件本体2表面设置有若干个基础器件电极3；其中半导体器件电路板1包含百千万乃至上亿、或更多的半导体基础器件本体2，所述半导体基础器件本体2规则排列构成阵列，并且对所有的这些基础器件进行多层钝化保护；半导体器件电路板1未对基础器件进行金属化连线；半导体器件电路板1在纵向上分成两层，底层为器件层，器件层的上方为多层钝化层，其中包含基础器件的那些引出电极；半导体器件电路板1进行后续的金属化连线之前，需要去掉顶层钝化层，即可进行电极之间的金属连线；半导体基础器件本体2都处在特定的格点位置处。
[0031]
一种无金属化连线的半导体器件阵列的方法，包括步骤一，制作基础器件；步骤二，第一次钝化；步骤三，制作接触孔；步骤四，电极引出；步骤五，第二次钝化；步骤六，平坦化；
[0032]
其中上述步骤一中，制作基础器件包括以下步骤：
[0033]
1)人工根据需要制作的半导体器件阵列画出设计图，选择合适的电路板与基础器件；
[0034]
2)采用7nmcmos工艺技术，制作配对的p型和n型finfet鳍形栅场效应晶体管器件，配对器件共制作2500万组，排列成5000行乘5000列的阵列，然后进行钝化及基础器件的电极引出，按如下过程进行；并将基础器件按照设计图焊接在电路板上，焊接完成后，静置冷却至室温；
[0035]
其中上述步骤二中，第一次钝化包括以下步骤：
[0036]
1)电路板在纵向上分成两层，底层为器件层，这些器件可以由最先进的工艺技术来制造形成，例如7nm工艺，5nm工艺，或更先进工艺等；
[0037]
2)器件层的上方为多层钝化层，其中包含基础器件的那些引出电极，将钝化材料电路板直接接触，使其钝化；
[0038]
其中上述步骤三中，人工将步骤二2)中钝化后的电路板放置在打孔机中，开启打孔机，根据设计图打孔，形成接触孔；
[0039]
其中上述步骤四中，电路板进行后续的金属化连线之前，需要去掉顶层钝化层，令所需要的进行连线的那些器件，其引出电极暴露出来，因而可以进行电极之间的金属连线，后续的金属化连线，采用多层金属化方案进行，工艺尺寸要大于基础器件，因此连线部分的工艺，可以采用略低配一些的工艺来进行；
[0040]
其中上述步骤五中，人工将步骤四中处理的电路板表面与第二次钝化材料接触，形成第二次钝化层；
[0041]
其中上述步骤六中，人工将步骤五中钝化后的电路板表面放置二氧化硅与氮化硅，形成第三次钝化，在后期金属化连线阶段，如果存在较宽的引线通道，引线通道下方的那些器件并不参与形成最终的电路功能，则这些器件可以不制造，或者虽然制造出来，但是
不引出电极。
[0042]
其中底层的钝化，采用二氧化硅材料，层厚不超过0.5μm；最顶层的钝化，采用二氧化硅加聚酰亚胺的复合层，二氧化硅层在下，总层厚5.0μm。
[0043]
实施例2：
[0044]
一种无金属化连线的半导体器件阵列，包括半导体器件电路板1、半导体基础器件本体2和基础器件电极3，半导体器件电路板1表面设置有若干个半导体基础器件本体2，半导体基础器件本体2表面设置有若干个基础器件电极3；其中半导体器件电路板1包含百千万乃至上亿、或更多的半导体基础器件本体2，所述半导体基础器件本体2规则排列构成阵列，并且对所有的这些基础器件进行多层钝化保护；半导体器件电路板1未对基础器件进行金属化连线；半导体器件电路板1在纵向上分成两层，底层为器件层，器件层的上方为多层钝化层，其中包含基础器件的那些引出电极；半导体器件电路板1进行后续的金属化连线之前，需要去掉顶层钝化层，即可进行电极之间的金属连线；半导体基础器件本体2都处在特定的格点位置处。
[0045]
一种无金属化连线的半导体器件阵列的方法，包括步骤一，制作基础器件；步骤二，第一次钝化；步骤三，制作接触孔；步骤四，电极引出；步骤五，第二次钝化；步骤六，平坦化；
[0046]
其中上述步骤一中，制作基础器件包括以下步骤：
[0047]
1)人工根据需要制作的半导体器件阵列画出设计图，选择合适的电路板与基础器件；
[0048]
2)确定某一部分为芯片内部的总线区，采用7nmcmos工艺技术，制作配对的p型和n型finfet鳍形栅场效应晶体管器件，配对器件共制作2500万组，排列成5000行乘5000列的阵列，然后进行钝化及基础器件的电极引出，按如下过程进行；并将基础器件按照设计图焊接在电路板上，焊接完成后，静置冷却至室温；
[0049]
其中上述步骤二中，第一次钝化包括以下步骤：
[0050]
1)电路板在纵向上分成两层，底层为器件层，这些器件可以由最先进的工艺技术来制造形成，例如7nm工艺，5nm工艺，或更先进工艺等；
[0051]
2)器件层的上方为多层钝化层，其中包含基础器件的那些引出电极，将钝化材料电路板直接接触，使其钝化；
[0052]
其中上述步骤三中，人工将步骤二2)中钝化后的电路板放置在打孔机中，开启打孔机，根据设计图打孔，形成接触孔；
[0053]
其中上述步骤四中，电路板进行后续的金属化连线之前，需要去掉顶层钝化层，令所需要的进行连线的那些器件，其引出电极暴露出来，因而可以进行电极之间的金属连线，后续的金属化连线，采用多层金属化方案进行，工艺尺寸要大于基础器件，因此连线部分的工艺，可以采用略低配一些的工艺来进行；
[0054]
其中上述步骤五中，人工将步骤四中处理的电路板表面与第二次钝化材料接触，形成第二次钝化层；
[0055]
其中上述步骤六中，人工将步骤五中钝化后的电路板表面放置二氧化硅与氮化硅，形成第三次钝化，在后期金属化连线阶段，如果存在较宽的引线通道，引线通道下方的那些器件并不参与形成最终的电路功能，则这些器件可以不制造，或者虽然制造出来，但是
不引出电极。
[0056]
其中底层的钝化，采用二氧化硅材料，层厚不超过0.5μm；最顶层的钝化，采用二氧化硅加聚酰亚胺的复合层，二氧化硅层在下，总层厚5.0μm。
[0057]
基于上述，本发明的优点在于，该发明使用时。
[0058]
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
[0059]
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。