LED外延的制备方法及LED外延结构与LED芯片与流程

led外延的制备方法及led外延结构与led芯片
技术领域
1.本发明涉及半导体领域，尤其涉及一种发光二极管(light
‑
emitting diode，简写为led)外延的制备方法及led外延结构与led芯片。


背景技术：

2.目前，主流的gan(氮化镓)基micro(微型)和mini led(迷你led)都是基于多量子阱(multiple quantum well，简写为mqw)实现发光的结构，多量子阱发光区由ingan(氮化铟镓)势阱层(well)和gan势垒层(barrier)周期性交替生长的方式组成，多量子阱发光区是载流子发生辐射复合发光的核心区域。ingan势阱层具有较小的宽度和较窄的带隙，会与多量子阱发光区内的gan势垒层形成量子阱的能带结构，此结构可以使注入有源区的电子和空穴被限制在一个近似二维的空间内实现辐射复合发光。有效的增大电子与空穴波函数的交叠，是目前提高电子和空穴在量子阱内辐射复合发光效率的有效途径之一。
3.但是，随着器件需求波长的增加，gan基micro或mini led器件的量子效率明显下降。这是因为构成多量子阱发光区的ingan势阱层(well)和gan势垒层(barrier)之间存在晶格失配，当波长增加，in组分增加，ingan/gan之间的晶格失配增大，从而多量子阱发光区中的应力随之增加，引起极化效应也随之加强，导致电子与空穴波函数的交叠区减小，最终影响发光效率。同时，inn和gan之间的混溶性差，使得in并入困难，过高的in组分会导致ingan势阱层中的in组分波动，造成异质结界面劣化。因此，难以得到高效的高in组分gan基micro和mini led。
4.因此，现有技术还有待于改进和发展。


技术实现要素：

5.鉴于上述现有技术的不足，本发明的目的在于提供一种led外延的制备方法及led外延结构，旨在解决现有难以得到高效的高in组分gan基micro和mini led的问题。
6.本发明的技术方案如下：
7.一种led外延的制备方法，其中，所述方法包括：
8.提供衬底；
9.在所述衬底上生长第一半导体层；
10.在所述第一半导体层上生长多量子阱发光层，所述多量子阱发光层包括交替层叠设置的ingan势阱层和gan势垒层，所述ingan势阱层的厚度为1.5～3nm；
11.在所述多量子阱发光层上生长第二半导体层。
12.可选地，所述ingan势阱层的生长温度小于730℃。
13.可选地，所述ingan势阱层的生长压力大于400mbar，载气为纯氮气。
14.可选地，所述gan势垒层的厚度为10～15nm，所述gan势垒层的生长温度大于880℃。
15.可选地，所述gan势垒层的生长压力大于400mbar，载气为纯氮气。
16.可选地，所述ingan势阱层和gan势垒层的交替周期小于等于9。
17.一种led外延结构，其中，所述led外延结构包括：
18.第一半导体层、第二半导体层和多量子阱发光层；
19.所述多量子阱发光层设置在所述第一半导体层和所述第二半导体层之间；
20.其中，所述多量子阱发光层包括交替层叠设置的ingan势阱层和gan势垒层，所述ingan势阱层的厚度为1.5～3nm。
21.可选地，所述ingan势阱层中in的摩尔含量为28～35％。
22.可选地，所述ingan势阱层和gan势垒层的交替周期小于等于9。
23.可选地，所述第一半导体层包括未掺杂的gan缓冲层、位于所述未掺杂的gan缓冲层上的u型gan层、及位于所述u型gan层上的n型gan层，所述多量子阱发光层位于所述n型gan层上；
24.所述第二半导体层包括位于所述多量子阱发光层上的p型algan电子阻挡层、及位于所述p型algan电子阻挡层上的p型gan层。
25.一种led芯片，其中，包括第一电极、第二电极和本发明所述的led外延结构，所述第一电极设置于所述第一半导体层上，所述第二电极设置于所述第二半导体层上。
26.有益效果：本发明通过减薄ingan势阱层的厚度，将该ingan势阱层的厚度设置为1.5～3nm，使得可以在更低的生长温度下实现ingan势阱层中in组分的增加，从而实现长波段(大于550nm)下gan基micro或mini led的外延生长。本发明中，基于薄的ingan势阱层(厚度为1.5～3nm)，该ingan势阱层的生长温度可以从主流生长温度小于750℃降低到小于730℃，ingan势阱层中in组分的摩尔含量可以增加到28～35％。另外，本发明采用超薄ingan势阱层，可以减小因ingan势阱层和gan势垒层晶格失配导致的应力，极化得到改善，从而有效增加了电子和空穴波函数的交叠区域，最终得到了长波段(大于550nm)下高内量子效率(大于50％)的led外延结构(即gan基micro或mini led)。
附图说明
27.图1为本发明实施例提供的一种led外延的制备方法的流程示意图。
28.图2为本发明实施例中多量子阱发光层的结构示意图。
29.图3是主流led外延的ingan/gan多量子阱(mqw)生长温度曲线和本发明led外延的ingan/gan多量子阱(mqw)生长温度曲线对比图。
30.图4为本发明实施例提供的一种led外延的制备方法的另一流程示意图。
具体实施方式
31.本发明提供一种led外延的制备方法及led外延结构与led芯片，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
32.本发明实施例提供一种led外延的制备方法，如图1所示，所述方法包括：
33.s10、提供衬底；
34.s20、在所述衬底上生长第一半导体层；
35.s30、在所述第一半导体层上生长多量子阱发光层，所述多量子阱发光层包括交替
层叠设置的ingan势阱层和gan势垒层(见图2所示)，所述ingan势阱层的厚度为1.5～3nm；
36.s40、在所述多量子阱发光层上生长第二半导体层。
37.需说明的是，所述多量子阱发光层中，每个ingan势阱层的厚度均为1.5～3nm，且各ingan势阱层的厚度可以为该厚度范围中同一厚度，也可以该厚度范围中不同厚度，只要各ingan势阱层的厚度在该范围内即可。除了厚度之外，其他如生长温度、生长压力等工艺参数，与上述类似。
38.本实施例通过减薄ingan势阱层的厚度，将该ingan势阱层的厚度设置为1.5～3nm，使得可以在更低的生长温度下实现ingan势阱层中in组分的增加，从而实现长波段(大于550nm)下led的外延生长。本实施例中，基于薄的ingan势阱层，可以降低ingan势阱层的生长温度，而因inn材料的生长温度较低，键能较弱，因此生长温度的降低可以增加ingan势阱层中in组分的含量。其中，基于薄的ingan势阱层(厚度为1.5～3nm)，该ingan势阱层的生长温度可以从主流生长温度小于750℃降低到小于730℃，此温度范围生长的ingan势阱层中in组分的摩尔含量可以增加到28～35％，见图3所示。进一步地，所述ingan势阱层的生长温度为700～730℃。当然生长ingan势阱层的温度范围可以不限于730～700℃，也可以是700℃以下。
39.另外，本实施例采用超薄ingan势阱层，可以减小因ingan势阱层和gan势垒层晶格失配导致的应力，极化得到改善，从而有效增加了电子和空穴波函数的交叠区域，最终得到了长波段(大于550nm)下高内量子效率(大于50％)的led外延结构，该led外延结构可以为gan基micro或mini led。
40.在一种实施方式中，所述ingan势阱层的生长压力大于400mbar，载气为纯氮气。进一步地，ingan势阱层的生长压力为400～500mbar，例如可以为400mbar、450mbar或500mbar等，此压力范围生长的ingan势阱层有更好的界面质量来提升产品的光电性能。此生长方法生长ingan势阱层的压力范围可以不限于400～500mbar，也可以是500mbar以上，如600mbar。
41.在一种实施方式中，所述gan势垒层的厚度为10～15nm，例如可以为10nm、14nm或15nm等。
42.在一种实施方式中，所述gan势垒层的生长温度大于880℃。进一步地，gan势垒层的生长温度为880～940℃，例如可以为900℃、920℃或940℃等。gan势垒层采用此温度范围可以保证此层具有更好的晶体质量。当然生长gan势垒层的温度范围可以不限于880～940℃，也可以是940℃以上，如1000℃。
43.在一种实施方式中，所述gan势垒层的生长压力大于400mbar，载气为纯氮气。进一步地，所述gan势垒层的生长压力为400～600mbar，例如可以为400mbar、450mbar或600mbar等，此压力范围生长的gan势垒层有更好的界面来和ingan势阱层形成陡峭的界面质量，从而利于将载流子限制在阱中发光。当然生长gan势垒层的压力范围可以不限于400～600mbar，也可以是600mbar以上，例如可以为700mbar等。
44.在一种实施方式中，所述ingan势阱层和gan势垒层的交替周期小于等于9，见图2所示。需说明的是，一个周期由一个ingan势阱层和位于该ingan势阱层上的一个gan势垒层构成。进一步地，ingan势阱层和gan势垒层的交替周期为6～9，例如可以为6、7或8等。
45.在一种实施方式中，衬底可为蓝宝石衬底。易于制作与获取。
46.在一种实施方式中，所述第一半导体层包括n型gan层。
47.在一种实施方式中，所述第一半导体层包括未掺杂的gan缓冲层、位于所述未掺杂的gan缓冲层上的u型gan层、及位于所述u型gan层上的n型gan层，所述多量子阱发光层位于所述n型gan层上。
48.在一种实施方式中，所述第二半导体层包括p型gan层。
49.在一种实施方式中，所述第二半导体层包括位于所述多量子阱发光层上的p型algan(氮化铝镓)电子阻挡层、及位于所述p型algan电子阻挡层上的p型gan层。
50.在一种实施方式中，所述led外延结构具体由依次层叠设置的衬底、未掺杂的gan缓冲层、u型gan层、n型gan层、多量子阱发光层、p型algan电子阻挡层和p型gan层组成；所述led外延的制备方法，如图4所示，具体包括以下步骤：
51.提供衬底；
52.在所述衬底上生长未掺杂的gan缓冲层；
53.在所述未掺杂的gan缓冲层上生长u型gan层(可记为u
‑
gan层)；
54.在所述u型gan层上生长n型gan层(可记为n
‑
gan层)；
55.在所述n型gan层上生长多量子阱发光层，所述多量子阱发光层包括交替层叠设置的ingan势阱层和gan势垒层(可记为ingan/gan mqw层)；
56.在所述多量子阱发光层上生长p型algan电子阻挡层(可记为p
‑
algan层)；
57.在所述p型algan电子阻挡层上生长p型gan层(可记为p
‑
gan层)，得到所述led外延结构。
58.本发明实施例提供一种led外延结构，其中，所述led外延结构包括：
59.第一半导体层、第二半导体层和多量子阱发光层；
60.所述多量子阱发光层设置在所述第一半导体层和所述第二半导体层之间；
61.其中，所述多量子阱发光层包括交替层叠设置的ingan势阱层和gan势垒层，所述ingan势阱层的厚度为1.5～3nm。
62.在一种实施方式中，所述ingan势阱层和gan势垒层的交替周期小于等于9。
63.在一种实施方式中，所述第一半导体层包括n型gan层。
64.在一种实施方式中，所述第一半导体层包括未掺杂的gan缓冲层、位于所述未掺杂的gan缓冲层上的u型gan层、及位于所述u型gan层上的n型gan层，所述多量子阱发光层位于所述n型gan层上。
65.在一种实施方式中，所述第二半导体层包括p型gan层。
66.在一种实施方式中，所述第二半导体层包括位于所述多量子阱发光层上的p型algan电子阻挡层、及位于所述p型algan电子阻挡层上的p型gan层。
67.在一种实施方式中，所述led外延结构具体包括：
68.衬底；
69.未掺杂的gan缓冲层，所述未掺杂的gan缓冲层位于所述衬底上；
70.u型gan层，所述u型gan层位于所述未掺杂的gan缓冲层上；
71.n型gan层，所述n型gan层位于所述u型gan层上；
72.多量子阱发光层，所述多量子阱发光层位于所述n型gan层上；
73.p型algan电子阻挡层，所述p型algan电子阻挡层位于所述多量子阱发光层上；
74.p型gan层，所述p型gan层位于所述p型algan电子阻挡层上。
75.关于led外延结构的其他相关细节见上文，在此不再赘述。
76.本发明实施例提供一种led芯片，其中，包括第一电极、第二电极和本发明实施例所述的led外延结构，所述第一电极设置于所述第一半导体层上，所述第二电极设置于所述第二半导体层上。本实施例采用所述led外延结构，实现了led芯片的高内量子效率。
77.综上所述，本发明提供的一种led外延的制备方法及led外延结构，本发明通过减薄ingan势阱层的厚度，将该ingan势阱层的厚度设置为1.5～3nm，使得可以在更低的生长温度下实现ingan势阱层中in组分的增加，从而实现长波段(大于550nm)下gan基micro或mini led的外延生长。本发明中，基于薄的ingan势阱层(厚度为1.5～3nm)，该ingan势阱层的生长温度可以从主流生长温度小于750℃降低到小于730℃，ingan势阱层中in组分的摩尔含量可以增加到28～35％。另外，本发明采用超薄ingan势阱层，可以减小因ingan势阱层和gan势垒层晶格失配导致的应力，极化得到改善，从而有效增加了电子和空穴波函数的交叠区域，最终得到了长波段(大于550nm)下高内量子效率(大于50％)的led外延结构。
78.应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。