一种薄膜晶体管及其制备方法、阵列基板和显示装置与流程

1.本技术涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。


背景技术：

2.薄膜晶体管(thin-film transistor，tft)作为像素单元充放电的开关，tft式显示屏(液晶屏)应用于各类笔记本电脑和台式机以及手机、平板的显示。
3.而近年来，在消费者更好的观看体验要求的驱动下，显示屏的功率消耗问题已越来越受到人们的关注。
4.其中，漏电流(ioff)大小是影响显示屏的功耗性能的重要参数之一。因为薄膜晶体管在给予栅极适当电压时，会使沟道感应出载流子以使源极和漏极导通，而关断状态下沟道内的载流子不会完全排出沟道，总会有些微小的电流漏出。这个电流通常很小，称为漏电流。大的漏电流会带来较大的损耗，特别在高压应用场合。
5.较高的漏电流使得显示屏的功耗较大，对于笔记本电脑和台式机来说，设备的功耗大，而对于手机、平板类来说，造成其待机时间较长，影响用户体验度。


技术实现要素：

6.本技术实施例的目的在于提供一种薄膜晶体管及其制备方法、阵列基板和显示装置，能够有效降低元器件的漏电流和功耗，提高器件的性能。
7.本技术实施例的一方面，提供了一种薄膜晶体管，包括在衬底基板上依次设置的第一金属层、第一绝缘层、有源层、第二绝缘层和第二金属层，有源层用于形成沟道，其中，第一金属层上形成的第一金属电极在层级设置方向的第一高度大于等于第二金属层上形成的第二金属电极在层级设置方向的第二高度，沟道包括相互连接的水平区域和高度连接区域，高度连接区域覆盖第一高度与第二高度之间的高度落差位置。
8.可选地，第一金属电极包括第一栅极。
9.可选地，还包括形成于第二绝缘层上的第二栅极，且与第一栅极的投影位置对应。
10.可选地，第一栅极包括多组，多组第一栅极直线排列间隔设置。
11.可选地，第二绝缘层上还形成有第二栅极，且第二栅极的投影覆盖多组第一栅极。
12.可选地，有源层为铟镓锌氧化物半导体层。
13.本技术实施例的另一方面，提供了一种薄膜晶体管的制备方法，包括在衬底基板上设置第一金属层，在第一金属层上形成第一金属电极；在形成有第一金属电极的衬底基板上依次形成第一绝缘层、有源层和第二绝缘层；在第二绝缘层上形成第二金属层，在第二金属层上形成第二金属电极，在第一金属电极与第二金属电极之间的有源层用于形成沟道；其中，第一金属电极在层级设置方向的第一高度大于等于第二金属电极在层级设置方向的第二高度。
14.可选地，在形成有第一金属电极的衬底基板上形成有源层之后，方法还包括：对有
源层上位于沟道两侧的区域离子注入，以形成激活区域。
15.可选地，第一金属电极包括第一栅极；在形成有第一金属电极的衬底基板上依次形成第一绝缘层、有源层和第二绝缘层之后，方法还包括：在第二绝缘层上形成第二栅极。
16.本技术实施例的又一方面，提供了一种阵列基板，包括多个阵列设置的上述的薄膜晶体管。
17.本技术实施例的再一方面，提供了一种显示装置，包括上述的阵列基板。
18.本技术实施例提供的薄膜晶体管及其制备方法、阵列基板和显示装置，薄膜晶体管包括衬底基板以及在衬底基板上依次形成第一金属层、第一绝缘层、有源层、第二绝缘层和第二金属层，第一金属层上的第一金属电极在层级设置方向的第一高度大于等于所述第二金属层上的第二金属电极在层级设置方向的第二高度，这样一来，使得有源层的沟道形成三维立体结构，相比现有平面沟道，增加了传输路径，在负偏压的关断状态下，增加的传输路径使电子更易排斥出沟道，大大降低了漏电流，也就降低了器件的功耗。而在正偏压的开电状态下，沟道内更易累积电荷，增大了器件工作状态时的开态电流，提升了器件整体的电学性能和特性。同时，将有源层设置为立体结构，增大了整个薄膜晶体管层级设置方向的厚度，在该方向上，薄膜晶体管的承力能力提高，一定程度上提高了器件的挠性，该器件可应用于硬性或柔性的显示产品，使显示产品的应用领域多，使用场景广。
附图说明
19.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
20.图1是现有薄膜晶体管结构示意图；
21.图2～图6是本实施例提供的薄膜晶体管不同实施例的结构示意图；
22.图7是本实施例提供的薄膜晶体管的电流特性示意图；
23.图8～图9是本实施例提供的薄膜晶体管的制备方法流程图；
24.图10～图27是本实施例提供的薄膜晶体管的制备方法步骤图。
25.图标：10-衬底基板；101-栅极；102、104-绝缘层；103-有源层；1031-沟道；105a-源极；105b-漏极；11-第一栅极；12-第一绝缘层；13-有源层；131-前沟道；1311-高度连接区域；1312-水平区域；132-背沟道；133-激活区域；14-第二绝缘层；15-第二栅极；15a-源极；15b-漏极；16-过渡层；h1-第一高度；h2-第二高度。
具体实施方式
26.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。
27.在本技术的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第
二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
28.还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
29.如图1所示，现有的薄膜晶体管在衬底基板10上依次形成有栅极101、绝缘层102、有源层103、绝缘层104，源极105a和漏极105b分别设在绝缘层104上，有源层103用于形成沟道1031。
30.当向栅极101施加电压时，现有的薄膜晶体管正向导通，源极105a经沟道1031向漏极105b充电，以导通源极105a和漏极105b。
31.但沟道1031为平面沟道，现有的薄膜晶体管在负偏压下关断后，导通时在沟道1031内累积的电子不易排斥出沟道1031，使得器件的漏电流大，会降低器件的电学性能。
32.为解决上述问题，本技术实施例提供一种薄膜晶体管，如图2所示，包括在衬底基板10上依次设置的第一金属层、第一绝缘层12、有源层13、第二绝缘层14和第二金属层，有源层13用于形成沟道，其中，第一金属层上形成的第一金属电极在层级设置方向的第一高度h1大于等于第二金属层上形成的第二金属电极在层级设置方向的第二高度h2，沟道包括相互连接的水平区域1312和高度连接区域1311，高度连接区域1311覆盖第一高度h1与第二高度h2之间的高度落差位置。
33.第一金属层形成于衬底基板10上，第一金属层用于形成有第一金属电极，示例地，第一金属电极可为图2中的第一栅极11，第一绝缘层12形成于第一金属层上，有源层13形成于第一绝缘层12上，第二绝缘层14形成于有源层13上，第二金属层形成于第二绝缘层14上，第二金属层上形成有第二金属电极，如图2所示，第一金属电极为第一栅极11，第二金属电极可以是源极15a和漏极15b，在第一金属电极和第二金属电极之间的有源层13作为沟道，用于在第一栅极11加压下，导通源极105a和漏极105b。
34.在层极设置方向，即图2中的竖直方向，第一金属电极的第一高度h1大于等于第二金属电极的第二高度h2，也就是说，将第一金属电极设置为凸起于衬底基板10的结构，并且第一金属电极凸出的高度至少要和第二金属电极的高度相等，也就是说第一高度h1≥第二高度h2。这样一来，在有源层13的沟道(前沟道131)就形成三维立体结构，三维立体结构的沟道包括与现有技术中平面的沟道1031相同的水平区域1312，还包括有高度连接区域1311，两个高度连接区域1311分别位于水平区域1312的两端，高度连接区域1311覆盖第一高度h1和第二高度h2之间的高度落差区域，水平区域1312和高度连接区域1311相互连接，形成的三维立体结构沟道不但覆盖了高度落差区域，而且通过空间高度的利用，有效的延长了源极105a和漏极105b之间的沟道宽度。
35.现有技术中，如图1所示，沟道1031为平面沟道，电流传输路径单一，现有的薄膜晶体管在负偏压下关断后，单一的传输路径使电子不易排斥出沟道1031，造成器件的漏电流增大，降低了器件的电学性能。
36.而本技术中通过设置第一高度h1和第二高度h2的高度关系，使得有源层13能够形成三维立体结构沟道，将现有平面传输路径变为多个不同平面传输路径组成的立体路径，即传输路径为两个高度连接方向和一个水平方向，沟道(前沟道131)形成三维立体结构，在
负偏压的关断状态下，增加了传输路径让电子更容易排斥出沟道，降低了漏电流，而在正偏压的开电状态下，使得沟道(前沟道131)内更易累积电荷，增大了开态电流。开态电流是器件工作状态时的电流，开态电流增大时，器件的工作性能增强。
37.此外，由于有源层13的沟道(前沟道131)为三维立体结构，当三维立体结构的沟道和现有平面沟道1031的路径宽度相等时，三维立体结构的沟道使得薄膜晶体管的尺寸减小，在同样的空间下，像素区可设置得更多，实现高ppi(pixels per inch，像素密度)。
38.器件尺寸减小后，还可一定程度上提高其挠性。当在衬底基板10上形成三维立体结构后，在层级设置方向上，可将器件进行一定程度的弯折，三维立体结构增加了增大了整个薄膜晶体管层级设置方向的厚度，层级设置方向上薄膜晶体管的承力能力提高，器件的挠性得以提高。
39.本实施例提供的薄膜晶体管，衬底基板10上依次形成第一金属层、第一绝缘层12、有源层13、第二绝缘层14和第二金属层，第一金属层上的第一金属电极在层级设置方向的第一高度h1大于等于第二金属层上的第二金属电极在层级设置方向的第二高度h2，这样一来，使得有源层13的沟道(前沟道131)形成三维立体结构，相比现有平面沟道1031，增加了传输路径，在负偏压的关断状态下，增加的传输路径使电子更易排斥出沟道，大大降低了漏电流，也就降低了器件的功耗。而在正偏压的开电状态下，沟道(前沟道131)内更易累积电荷，增大了器件工作状态时的开态电流，提升了器件整体的电学性能和特性。并且，将薄膜晶体管设置为三维立体结构，增大了整个薄膜晶体管层级设置方向的厚度，在该方向上，薄膜晶体管的承力能力提高，一定程度上提高了器件的挠性，该器件可应用于硬性或柔性的显示产品，使显示产品的应用领域多，使用场景广。
40.示例地，如图2所示，第一金属电极包括第一栅极11，第二金属电极可以是源极15a和漏极15b，源极15a接触有源层13的源极区域，漏极15b接触有源层13的漏极区域。第一栅极11在衬底基板10上的投影位于源极15a和漏极15b在衬底基板10上的投影之间。
41.即第一栅极11形成于衬底基板10上，第一栅极11凸出于衬底基板10且形成三维立体结构，有源层13的沟道(前沟道131)形成三维立体结构，第一栅极11在衬底基板10上的投影位于源极15a和漏极15b在衬底基板10上的投影之间，使第一栅极11可以实现凸出于衬底基板10形成三维立体结构，增加了传输路径，达到降低器件漏电流，增加开态电流的目的。
42.在上述将器件由现有平面结构变为本技术实施例的三维立体结构的前提下，还可以设置第二栅极15，使薄膜晶体管由单栅控制变为双栅控制。
43.下述以第二金属电极为源极15a和漏极15b举例说明，如图3所示，第二绝缘层14上还形成有第二栅极15，第二栅极15位于源极15a和漏极15b之间，且与第一栅极11的投影位置对应。
44.第二栅极15和源极15a、漏极15b之间分别具有间隔，增加了第二栅极15后，有源层13形成两条沟道，第一栅极11对应前沟道131，第二栅极15对应背沟道132，形成的双沟道内都能产生载流子，使得沟道内积累的电荷进一步增加，开态电流双倍增大，有益于电学性能提高。
45.并且，双沟道也同样双倍增大了电子传输路径，使得栅极对沟道的控制双倍增加，第一栅极11控制前沟道131，第二栅极15控制背沟道132，达到双倍降低漏电流的效果。
46.示例地，如图5所示，衬底基板10上形成有两个第一栅极11，两个第一栅极11均位
于源极15a和漏极15b之间，且直线排列间隔设置，第一绝缘层12、有源层13和第二绝缘层14依次设置，并覆盖两个第一栅极11，这样形成的沟道的传输路径相比图2中增大两倍，两个第一栅极11共同控制沟道的控制能力更强。
47.第一栅极11有多组时，那么相应地，第一绝缘层12、有源层13、第二绝缘层14和第二金属层也要相应地覆盖所有组的第一栅极11。
48.第二绝缘层14上还形成有第二栅极15，示例地，如图6所示，第二栅极15位于源极15a和漏极15b之间，且第二栅极15的投影覆盖多组第一栅极11。
49.第二栅极15的投影覆盖所有的第一栅极11，因为设置第二栅极15，形成了背沟道132，使得电流传输路径进一步增加，降低了漏电流，增大开态电流。
50.另外将沟道变为三维立体结构还可采用设置过渡层16的结构，如图4所示，在衬底基板10上增设过渡层16，在过渡层16上设置第一栅极11，使过渡层16和第一栅极11的总高度为第一高度h1。
51.增设的过渡层16为金属层，通过增设过渡层16将第一栅极11的高度升高，同样达到将沟道变为三维立体结构的目的。
52.进一步地，有源层13为铟镓锌氧化物半导体层。铟镓锌氧化物半导体具有迁移率高、均一性好、透明等优点，其较高的迁移率提高了沟道内载流子的迁移能力，进一步增大了开态电流。
53.并且，铟镓锌氧化物半导体薄膜对可见光透明，可采用其制备全透明的薄膜晶体管，能大大提高显示产品的开口率，显著改善显示产品的解析度，采用三维立体结构的沟道能有效节省空间，进一步加强改善解析度的效果。
54.本薄膜晶体管的电流特性如图7所示，对比低温多晶硅(ltps)、平面沟道结构(2d)和本三维立体沟道(3d)，将平面沟道变为三维立体结构沟道后，漏电流降低，开态电流增大。
55.本技术实施例还公开了一种阵列基板和显示装置，阵列基板包括多个阵列设置的上述的薄膜晶体管。显示装置包括上述的阵列基板。
56.阵列基板包括了多个上述的薄膜晶体管，因上述薄膜晶体管设置了三维立体结构的沟道，增加了传输路径，降低了漏电流和功耗，增大了器件工作状态时的开态电流，因此阵列基本和显示装置整体的电学性能和特性得以提升。
57.并且，当三维立体结构的沟道的长度和现有平面沟道1031的长度相等时，在有限的空间内可布置数量更多的薄膜晶体管，有效缩小了阵列基本和显示装置的尺寸，提高阵列基本和显示装置的分辨率。
58.此外，三维立体结构提高了薄膜晶体管层级设置方向上的受力程度，阵列基本和显示装置可进行一定程度的弯折，提高阵列基本和显示装置的挠性。
59.该阵列基板和显示装置包含与前述实施例中的薄膜晶体管相同的结构和有益效果。薄膜晶体管的结构和有益效果已经在前述实施例中进行了详细描述，在此不再赘述。
60.如图8和图9所示，本技术实施例提供了一种薄膜晶体管的制备方法，该方法包括：
61.s100：在衬底基板10上设置第一金属层，在第一金属层上形成第一金属电极。
62.衬底基板10作为机械支撑结构，还起着电气性能的作用，用于沉积各层级结构。衬底基板10是绝缘基板，衬底基板10还可以是透镜基板，例如衬底基板10为玻璃基板或石英
基板等，当应用与柔性显示时，衬底基板10可以是柔性的衬底材质，例如采用pet(polyethylene terephthalate，俗称涤纶树脂)薄膜或pi(polyimidefilm，聚酰亚胺)薄膜，本技术实施例对此不作具体限定，可根据实际需要设置。
63.在衬底基板10上设置第一金属层，第一金属层可为铜基金属、铝基金属、镍基金属等。
64.第一金属层用于形成第一金属电极，第一金属电极可为第一栅极11，第二金属电极可以是源极15a和漏极15b。
65.本实施例中各层极通过蚀刻形成，蚀刻通过曝光制版、显影后，将要蚀刻区域的保护膜去除，在蚀刻时接触化学溶液，达到溶解腐蚀的作用，形成凹凸或者镂空成型的效果。
66.蚀刻可以是干法蚀刻，可以是湿法蚀刻。或者，还可以是激光蚀刻、等离子体蚀刻等。
67.以第一金属电极为第一栅极11为例，如图10所示，在衬底基板10上蚀刻形成第一栅极11。
68.s110：在形成有第一金属电极的衬底基板10上依次形成第一绝缘层12、有源层13和第二绝缘层14。
69.如图11～图15所示，在第一栅极11上蚀刻形成第一绝缘层12，第一绝缘层12上蚀刻形成有源层13，激活有源层13位于沟道两侧的区域，使其成为激活区域133，然后在有源层13上蚀刻形成第二绝缘层14，在第二绝缘层14上蚀刻以露出沟道两侧的部分激活区域133，便于后续设置源极15a和漏极15b，形成如图16所示结构。
70.激活有源层13位于沟道两侧的区域可通过离子注入的方式对有源层13沟道两侧的区域进行处理，向有源层13掺杂杂质，以激活有源层13，使有源层13变为导体。
71.示例地，如图13和图22所示，激活区域133位于有源层13沟道两侧，图13和图22中激活区域133为水平粗线条及其中间的阴影区域，在后续还采用高温退火工艺，使注入的离子会进一步活化，使离子有效扩散直至覆盖全部的激活区域133，使有源层13变为导体，用于连通源极15a和漏极15b。
72.高温退火过程中不会往沟道的高度连接区域1311扩散，其原因是相对于水平面，高度连接区域1311势垒高，导致离子很难扩散到该区域，保证了有效沟道长度。
73.制备薄膜晶体管需两次高温退火，第一次在注入离子后、形成第二绝缘层14之前进行，第二次在形成整个薄膜晶体管结构后进行。
74.s120：在第二绝缘层14上形成第二金属层，在第二金属层上形成第二金属电极，在第一金属电极与第二金属电极之间的有源层13用于形成沟道；其中，第一金属电极在层级设置方向的第一高度h1大于等于第二金属电极在层级设置方向的第二高度h2。
75.当第一金属电极包括第一栅极11，第二金属电极包括源极15a和漏极15b；在形成有第一金属电极的衬底基板10上依次形成第一绝缘层12、有源层13和第二绝缘层14之后，该方法还包括：
76.如图17所示，s121：在第二绝缘层14上形成第二栅极15。
77.第二栅极15位于源极15a和漏极15b之间。如图17所示，形成双栅结构。在第二绝缘层14上蚀刻形成第二栅极15。
78.如图18所示，在第二金属层上蚀刻形成有源极15a和漏极15b。并且，使第一栅极11
的第一高度h1大于等于源极15a(漏极15b)的第二高度h2。
79.当形成多组第一栅极11时，以形成两组第一栅极11为例，如图19～图27所示，参照上述步骤依次形成，图22中分别在两组第一栅极11的两侧均形成激活区域133，其中两组第一栅极11之间的激活区域133连接，然后在有源层13上形成第二绝缘层14，如图24所示，刻蚀第二绝缘层14以露出部分激活区域133，用于连通源极15a和漏极15b，形成如图25所示结构。
80.如需形成第二栅极15，先在已刻蚀的第二绝缘层14形成第二栅极15，形成如图26所示的结构，再设置源极15a和漏极15b，形成如图27所示结构，具体此处不再赘述。
81.以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。