存储结构、三维存储器及其制造方法与流程

本发明涉及半导体制造技术领域，特别是涉及一种存储结构、三维存储器及其制造方法。

背景技术：

三维存储器是一种堆栈数据单元的技术，目前已可实现32层及以上数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

但是，三维存储器的制造过程步骤繁杂，几乎所有步骤均涉及到加热、冷却等热过程，每一个热过程都会造成衬底内部应力的变化，衬底应力的变化会引起衬底不同程度的翘曲，从而影响其成膜质量，及后续器件的良率；另外，在三维存储器的形成过程中，随着堆栈层数的增加，在器件制造过程中，会面临结构不稳定甚至坍塌的风险，严重影响成品率。对存储容量的需求以及处于成本的考虑，通常会增加堆栈层数，而层数增加就会面临结构不稳定以及衬底翘曲等问题，这就出现了存储容量与结构稳定及衬底翘曲之间的矛盾。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改进存储器区块之间的分隔结构的三维存储器的制造方法，用于解决上述技术问题。

为实现上述目的及其他相关目的，首先，本发明提供一种三维存储器的制造方法，包括步骤：

提供第一衬底；

在所述第一衬底上形成堆栈结构，所述堆栈结构包括层叠交替的第一介电层和伪栅极层，且所述堆栈结构包括沿第一方向相邻设置的台阶区和核心区，所述堆栈结构还包括沿第二方向相邻设置的多个块结构；

在所述块结构的内部形成若干沿第三方向贯穿所述堆栈结构的栅线分隔槽，且所述栅线分隔槽沿着所述第一方向在所述台阶区和所述核心区内断续分布；

沿着所述栅线分隔槽，去除所述伪栅极层，在所述块结构的边缘区域保留部分所述伪栅极层，并与所述第一介电层形成隔离结构，以将所述堆栈结构划分为多个所述块结构；

其中，在所述堆栈结构的堆栈平面内，所述第二方向垂直于所述第一方向，且所述第三方向同时垂直于所述第二方向与所述第一方向。

可选地，在形成所述堆栈结构之后，在形成所述栅线分隔槽之前，所述三维存储器的制造方法还包括步骤：

在所述台阶区中形成台阶结构，所述台阶结构包括多级台阶；

形成第二介电层，所述第二介电层覆盖所述台阶结构和所述核心区；

在所述核心区中形成导电沟道结构。

可选地，若干所述栅线分隔槽按照交替设置的第一间距和第二间距在所述第二方向上间隔排列，在所述第二方向上将所述伪栅极层划分为长度为所述第一间距和所述第二间距的若干伪栅极段，所述第一间距小于所述第二间距。

可选地，在形成所述栅线分隔槽之后，在刻蚀去除所述伪栅极层之前，所述三维存储器的制造方法还包括步骤：

形成顶部隔绝结构，所述顶部隔绝结构与所述隔离结构将所述堆栈结构划分为多个所述块结构。

可选地，形成所述顶部隔绝结构的步骤包括：

刻蚀所述堆栈结构，形成若干隔绝槽，所述隔绝槽沿着所述第一方向在所述台阶区和所述核心区内延伸，若干所述隔绝槽在所述第二方向上间隔排列，且每个所述隔绝槽沿着所述第三方向在所述堆栈结构上的投影位于长度为所述第二间距的所述伪栅极段的中部；

填充所述隔绝槽，形成所述顶部隔绝结构。

可选地，所述隔绝槽贯穿所述堆栈结构顶部的若干所述第一介电层和若干所述伪栅极层。

可选地，沿着所述栅线分隔槽，刻蚀去除所述伪栅极层时，在所述第二方向上，长度为所述第一间距的所述伪栅极段被完全去除，长度为所述第二间距的所述伪栅极段保留有一定宽度。

可选地，所述三维存储器的制造方法还包括步骤：

沿着所述栅线分隔槽，在所述伪栅极层的去除部位替换形成栅极层；

填充所述栅线分隔槽，形成栅线分隔结构。

可选地，所述三维存储器的制造方法还包括：

形成第一导电插塞及第二导电插塞，所述第一导电插塞及所述第二导电插塞均设置在所述第二介电层中，若干所述第一导电插塞贯穿所述第二介电层与所述台阶一一对应连接，所述第二导电插塞贯穿所述第二介电层至所述衬底；

形成第一键合接触部，所述第一键合接触部引出所述第一导电插塞、所述第二导电插塞及所述导电沟道结构。

可选地，所述三维存储器的制造方法还包括：

形成驱动控制结构，所述驱动控制结构包括第二衬底、驱动电路及第二键合接触部，所述驱动电路及所述第二键合接触部设置在所述第二衬底的正面上，所述第二键合接触部引出所述驱动电路；将所述第二键合接触部与所述第一键合接触部的键合连接。

可选地，所述三维存储器的制造方法还包括步骤：

从所述第一衬底的背面拾取所述第一衬底的阱区；

在所述第一衬底的背面形成所述三维存储器的外接焊盘。

可选地，所述三维存储器的制造方法还包括步骤：

从所述第一衬底的背面拾取所述第一衬底的阱区；

在所述第二衬底的背面形成所述三维存储器的外接焊盘。

可选地，所述三维存储器的制造方法还包括步骤：

从所述第一衬底的正面拾取所述第一衬底的阱区，并将所述阱区与所述驱动控制结构电连接；

在所述第一衬底的背面形成所述三维存储器的外接焊盘。

可选地，所述三维存储器的制造方法还包括步骤：

从所述第一衬底的正面拾取所述第一衬底的阱区，并将所述阱区与所述驱动控制结构电连接；

在所述第二衬底的背面形成所述三维存储器的外接焊盘。

为实现上述目的及其他相关目的，其次，本发明还提供一种存储结构，包括：

第一衬底，包括相对设置的正面和背面；

堆栈结构，设置在所述第一衬底的正面上，包括层叠交替的第一介电层和栅极层，且包括沿第一方向相邻设置的台阶区和核心区；

导电沟道结构，设置在所述核心区中并沿第三方向垂直贯穿所述堆栈结构；

将所述堆栈结构划分为多个块结构的隔离结构，沿所述第三方向垂直贯穿所述堆栈结构，且沿着所述第一方向在所述台阶区和所述核心区内延伸；

其中，在所述堆栈结构的堆栈平面内，所述第二方向垂直于所述第一方向，且所述第三方向同时垂直于所述第二方向与所述第一方向。

可选地，所述存储结构还包括设置在所述块结构内的栅线分隔结构，所述栅线分隔结构沿所述第三方向垂直贯穿所述堆栈结构，且所述栅线分隔结构沿着所述第一方向在所述台阶区和所述核心区内断续分布。

可选地，所述隔离结构包括：

层叠交替设置的若干所述第一介电层及伪栅极层。

可选地，所述存储结构还包括：

设于所述隔离结构上的顶部隔绝结构，所述顶部隔绝结构与所述隔离结构将所述堆栈结构划分为多个所述块结构。

可选地，所述顶部隔绝结构贯穿所述堆栈结构顶部的若干所述第一介电层和若干所述栅极层。

为实现上述目的及其他相关目的，此外，本发明还提供一种三维存储器，包括：

存储结构，包括第一衬底、堆栈结构及第一键合接触部，所述堆栈结构设置在所述第一衬底的正面上，所述第一键合接触部设置在所述堆栈结构上；

驱动控制结构，包括第二衬底、驱动电路及第二键合接触部，所述驱动电路及所述第二键合接触部设置在所述第二衬底的正面上，且所述第二键合接触部引出所述驱动电路；

所述第一键合接触部与所述第二键合接触部之间的键合界面，所述第一键合接触部在所述键合截面处与所述第二键合接触部接触，形成所述存储结构与所述驱动控制结构之间的电连接；

其中，所述存储结构还包括隔离结构和栅线分隔结构；所述隔离结构垂直贯穿所述堆栈结构，将所述堆栈结构划分为不同的块结构；所述栅线分隔结构垂直贯穿所述堆栈结构，对所述块结构的内部进行区划。

可选地，所述堆栈结构包括层叠交替堆栈的第一介电层和栅极层，所述隔离结构包括：

层叠交替设置的若干所述第一介电层及伪栅极层。

可选地，所述存储结构还包括设置在所述堆栈结构内且位于所述隔离结构上的顶部隔绝结构。

可选地，所述三维存储器还包括：

阱区拾取区，形成在所述第一衬底的背面；以及

外接焊盘，形成在所述第一衬底的背面。

可选地，所述三维存储器还包括：

阱区拾取区，形成在所述第一衬底的背面；以及

外接焊盘，形成在所述第二衬底的背面。

可选地，所述三维存储器还包括：

阱区拾取区，形成在所述第一衬底的正面；以及

外接焊盘，形成在所述第一衬底的背面。

可选地，所述三维存储器还包括：

阱区拾取区，形成在所述第一衬底的正面；以及

外接焊盘，形成在所述第二衬底的背面。

如上所述，本发明提供的存储结构、三维存储器及其制造方法，至少具有以下有益效果：

在沿着栅线分隔槽刻蚀去除伪栅极层时，在第二方向上，在块结构的边缘区域保留部分伪栅极层，保留的伪栅极层与对应堆栈的第一介电层形成了隔离结构，通过该隔离结构可区划隔绝不同的块结构；保留的伪栅极层将相邻的块结构连在一起，使结构更稳固，增加了对堆栈结构的支撑，提高了器件的良率；块结构之间的栅线分隔槽被省略，降低了栅线分隔槽的刻蚀工作量，减少了热过程，由此减少了衬底应力的改变，减少了衬底的翘曲，提高了成膜质量，进一步提高了器件的良率；此外，块结构之间的栅线分隔槽被省略，减小了栅线分隔槽的占用面积，在相同存储容量的基础上节省了芯片面积，有利于器件的高密度和结构小型化设计。

附图说明

图1-图2显示为一种三维存储器的结构示意图。

图3显示本发明实施例一中存储结构的制造方法的步骤示意图。

图4-图20显示为本发明实施例一中存储结构的制造方法的工艺流程图。

图21-图26显示为本发明实施例二中三维存储器的制造方法的工艺流程图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图26。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“中”、“第一”及“第二”等用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

发明人研究发现：在目前三维存储器的制作过程中，如图1及图2所示，通常采用形成栅线分隔槽gls的方式，去除堆栈结构2中的伪栅极层并替换形成栅极层，最后填充栅线分隔槽gls，形成块结构block的公共源极，并将存储结构划分成不同的块结构block，或者将块结构block内部划分成多个子区块，以分开不同子区块的电连接；该方法需要形成较多的栅线分隔槽gls，在通过栅线分隔槽gls去除伪栅极层的过程中，堆栈结构2的支撑支撑较为脆弱，容易造成结构的坍塌、崩塌等现象，进而影响器件的良率；另外，较多的栅线分隔槽gls增加了刻蚀工艺的负担，使堆栈结构2遭受更多的热过程，会引起更多的应力问题，增加了衬底1的翘曲或弯曲程度，最终导致衬底1无法在机台中进行后续制程。

基于此，本发明提出一种三维存储器的制作方法：将用来区划不同块结构block的栅线分隔槽gls去掉，仅保留对块结构block内部进行区划的栅线分隔槽gls，利用“通过栅线分隔槽gls刻蚀去除伪栅极层时的刻蚀距离有限”使得相邻两个块结构block之间残留有一定宽度的伪栅极层，在实现相邻两个块结构block之间的物理隔绝的同时，以强化堆栈结构的完整性，增强器件的结构支撑。

下面，通过具体实施例并结合附图详细描述本发明。

实施例一

本发明实施例提供一种三维存储器的制造方法，如图3所示，其包括步骤：

s1、提供第一衬底10；

s2、在第一衬底1上形成堆栈结构2，堆栈结构2包括层叠交替的第一介电层21和伪栅极层22，且堆栈结构2包括沿第一方向(即x轴正方向)相邻设置的台阶区2a和核心区2b，堆栈结构2还包括沿第二方向(即y轴正方向)相邻设置的多个块结构block；

s3、在块结构block的内部形成若干沿第三方向(即z轴负方向)贯穿堆栈结构2的栅线分隔槽gls，栅线分隔槽gls沿着第一方向在台阶区2a和核心区2b内断续分布；

s4、沿着栅线分隔槽gls，去除伪栅极层22，在块结构block的边缘区域保留部分伪栅极层22，并与第一介电层21形成隔离结构，以将堆栈结构2划分为多个块结构block；

其中，在堆栈结构2的堆栈平面(即xy平面)内，第二方向垂直于第一方向，且第三方向同时垂直于第二方向与第一方向。

详细地，如图4所示，在步骤s1中，第一衬底10具有相对设置的正面10a和背面10b，，且第一衬底10中形成有阱区(图中未示出)；其中，第一衬底10可以为单晶硅衬底、ge衬底、sige衬底、soi衬底或goi衬底等，可根据器件的实际需求选择合适的半导体材料，在此不作限定。

更详细地，如图4所示，第一衬底10为复合层结构，包括从下至上依次层叠设置的第一半导体层101、第二半导体层102及第三半导体层103。其中，第三半导体层103为牺牲层，后续会被替换掉。

详细地，如图5所示，在步骤s2中，在第一衬底10上形成多层层叠交替的第一介电层21和伪栅极层22，得到堆栈结构2，即堆栈结构2包括多层交替堆栈的第一介电层21和伪栅极层22，第一介电层21和伪栅极层22的堆栈层数可视情况灵活设计。其中，一层第一介电层21和相邻的一层伪栅极层22构成一层复合层，即堆栈结构2包括多层复合层。

更详细地，如图5所示，在步骤s2中，沿着第一方向，堆栈结构2包括台阶区2a和核心区2b；可以理解的是，在第一方向上台阶区2a和核心区2b的位置关系可以有多种情况，如台阶区2a两侧各存在一个核心区2b，或者核心区2b两侧各存在一个台阶区2a。

可选地，如图6-图8所示，在形成堆栈结构2之后，在形成栅线分隔槽gls之前，所述三维存储器的制造方法还包括步骤：

stp1、如图6所示，在台阶区2a中形成台阶结构3，台阶结构3包括多级台阶3a；

stp2、如图7所示，形成第二介电层23，第二介电层23覆盖台阶结构3和核心区2b；

stp3、如图8所示，在核心区2b中形成导电沟道结构4。

详细地，如图6所示，在步骤stp1中，刻蚀台阶区2a，在台阶区2a中形成台阶结构3，台阶结构3包括多级沿第一方向依次延伸的台阶3a，每级台阶台阶3a包括一层第一介电层21和一层伪栅极层22。

详细地，如图7所示，在步骤stp2中，形成第二介电层23，第二介电层23覆盖台阶结构3和核心区2b，对刻蚀形成的台阶结构3进行保护。

详细地，如图8所示，在步骤stp3中，刻蚀台阶区2a，通过先刻蚀形成沟道孔后分步沉积填充沟道孔等过程，在核心区2b中形成导电沟道结构4，导电沟道结构4的具体结构和形成工艺可参考现有技术，在此不再赘述。

详细地，如图9-图10所示，在步骤s3中，在块结构block的内部形成若干沿第三方向贯穿堆栈结构2的栅线分隔槽gls，栅线分隔槽gls沿着第一方向在台阶区2a和核心区2b内断续分布(图中未示出)，且若干栅线分隔槽gls按照交替设置的第一间距d1和第二间距d2在第二方向(即y轴正方向)上间隔排列，在第二方向上将伪栅极层22划分为长度为第一间距d1和第二间距d2的若干伪栅极段，第一间距d1小于第二间距d2。

其中，第一间距d1(或第二间距d2)特指在第二方向相邻的两个栅线分隔槽gls之间的距离。

详细地，如图11-图15所示，在形成栅线分隔槽gls之后，在刻蚀去除伪栅极层22之前，所述三维存储器的制造方法还包括步骤：

stp4、如图11所示，沿着栅线分隔槽gls，刻蚀去除第三半导体层103；

stp5、如图12所示，沿着栅线分隔槽gls，刻蚀去除导电沟道结构4位于第三半导体层103所在位置的外围介电层，暴露出导电沟道结构4的沟道层；

stp6、如图13所示，沿着栅线分隔槽gls，在第三半导体层103所在位置上形成第四半导体层104，形成存储阵列的共源极结构；

stp7、如图14所示，刻蚀堆栈结构2，形成若干隔绝槽t，隔绝槽t沿着第一方向在台阶区2a和核心区2b内延伸，若干隔绝槽t在第二方向上间隔排列，且每个隔绝槽t在堆栈结构2上的投影位于长度为第二间距d2的伪栅极段的中部；

stp8、如图15所示，填充隔绝槽t，形成顶部隔绝结构5。

更详细地，如图14所示，在步骤stp7中，隔绝槽t设置在堆栈结构2内且贯穿堆栈结构2顶部的若干第一介电层21和若干伪栅极层22。

更详细地，如图15所示，在步骤stp8中，用介电材料填充隔绝槽t，形成隔绝结构5。

详细地，如图9及图16所示，在步骤s4中，沿着栅线分隔槽gls，刻蚀去除伪栅极层22时，在第二方向上，长度为第一间距d1的伪栅极段被完全去除，而由于第二间距d2较大，刻蚀距离有限，长度为第二间距d2的伪栅极段中部位置保留有一定宽度。

详细地，如图17-图18所示，所述三维存储器的制造方法还包括步骤：

s5、如图17所示，沿着栅线分隔槽gls，在伪栅极层22的去除部位上替换形成栅极层24；

s6、如图18所示，填充栅线分隔槽gls，形成栅线分隔结构6，对块结构block的内部进行区划。

其中，栅极层24为复合层结构，包括金属阻挡层和金属导电层，具体结构和工艺可参考现有技术，在此不再赘述。

可选地，如图19-图20所示，所述三维存储器的制造方法还包括：

s7、如图19所示，形成第一导电插塞ct1及第二导电插塞ct2，第一导电插塞ct1及第二导电插塞ct2均设置在第二介电层23中，若干第一导电插塞ct1贯穿第二介电层23与台阶3a一一对应连接，第二导电插ct2塞贯穿第二介电层23至衬底1；

s8、如图20所示，形成第一键合接触部，第一键合接触部引出第一导电插塞ct1、第二导电插塞ct2及导电沟道结构4。

详细地，如图19-图20所示，在步骤s7中，若干第一导电插塞ct1与若干台阶3a一一对应连接，将每级台阶3a中的栅极层24电引出；第二导电插ct2塞贯穿第二介电层23，用于后续逻辑电路或者阱区的电连接等。

详细地，如图20所示，在步骤s8中，形成第一键合接触部，第一键合接触部通过金属连线引出第一导电插塞ct1、第二导电插塞ct2及导电沟道结构4。

经过上述一系列步骤，最终得到如图20所示的三维存储器中的存储结构，其包括：

第一衬底10，包括相对设置的正面10a和背面10b；

堆栈结构2'，设置在第一衬底10a的正面上，包括层叠交替的第一介电层21和栅极层24，且包括沿第一方向设置的台阶区2a和核心区2b，还包括沿第二方向相邻设置的多个块结构block；

导电沟道结构4，设置在核心区2b中并沿第三方向垂直贯穿堆栈结构2'；

隔离结构(图中虚线框所示)，沿第三方向垂直贯穿堆栈结构2'，且沿着第一方向在台阶区2a和核心区2b内延伸，将堆栈结构2'划分为不同的块结构block；

栅线分隔结构6，设置在块结构block内，沿第三方向垂直贯穿堆栈结构2'，且沿着第一方向在台阶区2a和核心区2b内断续分布，对块结构block的内部进行区划。

详细地，如图20中虚线框所示，隔离结构包括：

层叠交替设置的若干第一介电层21及伪栅极层22。

详细地，如图20所示，所述存储结构还包括：

设于隔离结构上的顶部隔绝结构5，顶部隔绝结构5与隔离结构将堆栈结构2'划分为多个块结构block。

由此可见，在本实施例中，将用来划分隔绝相邻两个块结构block的栅线分隔槽gls去掉之后，在通过其它栅线分隔槽gls对伪栅极层22进行湿法刻蚀时，利用刻蚀距离的限制使得伪栅极层22有部分残留，通过残留的伪栅极层22就能实现相邻两个块结构block之间的物理隔绝；同时，设置在堆栈结构2顶部的隔绝结构5，能在堆栈结构2的顶层出现过刻蚀去除所有的伪栅极22时，实现相邻两个块结构block之间的物理隔绝，进一步强化了两个块结构block之间的物理隔绝；保留的伪栅极层22将相邻的块结构block连在一起，使结构更稳固，增加了对堆栈结构2的支撑，提高了器件的良率；块结构block之间的栅线分隔槽gls被省略，降低了栅线分隔槽gls的刻蚀工作量，减少了热过程，由此减少了衬底应力的改变和翘曲程度，提高了成膜质量，进一步提高了器件的良率；此外，块结构block之间的栅线分隔槽gls被省略，减小了栅线分隔槽gls的占用面积，在相同存储容量的基础上节省了芯片面积，有利于器件的高密度和结构小型化设计。

实施例二

实施例一提供的三维存储器的制造方法实际上仅仅完成了三维存储器中存储结构的生产制造，并不涉及外围驱动控制结构的生产制造。因此，本发明实施例提供一种基于实施例一的三维存储器的制造方法，包括步骤：

sp1、形成存储结构，采用本发明实施例一中所述的三维存储器的制造方法在第一衬底10的正面上形成存储结构，存储结构的顶部形成有第一键合接触部；

sp2、形成驱动控制结构，驱动控制结构包括第二衬底20、驱动电路25及第二键合接触部，驱动电路25及第二键合接触部设置在第二衬底20的正面上，且第二键合接触部引出驱动电路25；

sp3、通过第一键合接触部与第二键合接触部的键合连接，实现存储结构与驱动控制结构的电连接。

其中，形成存储结构的步骤sp1可参照实施例一，在此不再赘述；存储结构的详细结构如图20所示，存储结构包括堆栈结构2'、导电沟道结构4、隔离结构(图中虚线框所示)、栅线分隔结构6及第一键合接触部等，且第一键合接触部设置在存储结构的顶部。

详细地，如图21所示，在步骤sp2中，提供第二衬底20，第二衬底20包括正面20a和背面20b，在第二衬底20的正面20a上形成驱动电路25、金属连线及第二键合接触部，驱动电路25可以包括多种半导体器件，例如，金属氧化物半导体场效应晶体管(mosfet)、双极结晶体管(bjt)、二极管、电阻器、电容器、电感器等。

其中，形成在驱动控制结构的裸露表面上的第二键合接触部通过金属连线对驱动电路25进行电引出，通过该第二键合接触部实现驱动电路25与外界的电连接。

详细地，如图22所示，在步骤sp3中，通过第一键合接触部与第二键合接触部的键合连接，实现存储结构与驱动控制结构的电连接。如图22所示，在可选实施例中，将驱动控制结构放在上方，存储结构置于下方进行键合。在第一键合接触部与第二键合接触部之间形成键合界面，在键合界面处，经通孔工艺形成连通第一键合接触部与第二键合接触部的电连接。

可选地，所述三维存储器的制造方法还包括步骤：

sp4、从第一衬底10的背面10b处拾取第一衬底10的阱区，形成阱区拾取区7；

sp5、在第一衬底10的背面10b形成三维存储器的外接焊盘9。

详细地，如图23所示，在步骤sp4中，将存储结构和驱动控制结构键合之后，对存储结构的第一衬底10的背面进行减薄(去除第一半导体层101及部分第二半导体层102)，然后在第一衬底10的背面10b进行阱区拾取，形成阱区拾取区7；在步骤sp5中，在第一衬底10的背面10b形成与阱区拾取区7电连接的阱区引出焊盘8，同时在第一衬底10的背面10b处引出外接焊盘9。

在此之前，还包括在减薄后的第一衬底10的背面10b处形成焊盘引出层110，可采用通孔技术形成贯穿焊盘引出层110并贯通至第一衬底10的阱区的第一通孔，然后在第一通孔中填充导电材料，形成阱区拾取区7，最后在焊盘引出层110表面形成与阱区拾取区7电连接的阱区引出焊盘8。与此同时，可采用通孔技术形成贯穿焊盘引出层110及第一衬底10的第二通孔，然后在第二通孔中填充导电材料，形成导电结构，导电结构电引出部分第二金属插塞ct2，最后在焊盘引出层110表面形成与导电结构电连接的外接焊盘9。在第一衬底10的背面10b处形成阱区拾取区7能够减少器件的整体体积，且对第一衬底10的应力也有改善作用。

在一可选实施例中，如图24所示，同样从第一衬底10的背面10b处拾取第一衬底10的阱区，形成阱区拾取区7及阱区引出焊盘8；然后在第二衬底的背面20b形成三维存储器的外接焊盘9。其中，在第二衬底的背面20b形成三维存储器的外接焊盘9的步骤包括：减薄第二衬底20的背面20b，在减薄后的第二衬底20的背面20b处形成焊盘引出层111，采用通孔技术形成贯穿焊盘引出层11及第二衬底20的第三通孔，然后在第三通孔中填充导电材料，形成导电结构，最后在焊盘引出层111表面形成与该导电结构电连接的外接焊盘9。

在另一可选实施例中，如图25所示，从第一衬底10的正面10a拾取第一衬底10的阱区，并将第一衬底10的阱区与驱动控制结构电连接；然后在第一衬底10的背面10b形成三维存储器的外接焊盘9。

在又一可选实施例中，如图26所示，从第一衬底10的正面10a拾取第一衬底10的阱区，并将第一衬底10的阱区与驱动控制结构电连接；然后在第二衬底20的背面20b形成三维存储器的外接焊盘9。

最终，于本发明实施例中得到如图23-图26所示的三维存储器，其包括：

存储结构，包括第一衬底10、堆栈结构2'及第一键合接触部，堆栈结构2'设置在第一衬底10的正面10a上，第一键合接触部设置在堆栈结构2'上；

驱动控制结构，包括第二衬底20、驱动电路25及第二键合接触部，驱动电路25及第二键合接触部设置在第二衬底20的正面20a上，且第二键合接触部引出驱动电路25；

第一键合接触部与第二键合接触部之间的键合界面，第一键合接触部在键合截面处与第二键合接触部接触，形成存储结构与驱动控制结构之间的电连接；

其中，存储结构2'还包括隔离结构和栅线分隔结构6；隔离结构沿第三方向垂直贯穿堆栈结构2'，将堆栈结构2'划分为不同的块结构block；栅线分隔结构6沿第三方向垂直贯穿堆栈结构2'，对块结构block的内部进行区划。

其中，堆栈结构2'包括层叠交替堆栈的第一介电层21和栅极层24，隔离结构包括：

层叠交替设置的若干第一介电层21及伪栅极层22。

详细地，存储结构还包括设置在堆栈结构2'内且位于堆栈结构2'顶部的顶部隔绝结构5，顶部隔绝结构5与隔离结构将堆栈结构2'划分为多个块结构block。

此外，所述三维存储器还包括阱区拾取区7和外接焊盘9，第一衬底10中阱区的拾取(即形成阱区拾取区7)以及外接焊盘9的形成可以有如图23-图26所示的多种方式，在此不再赘述。

本实施例中，存储结构与实施例一的存储结构具有相同的结构，因此具有相同的技术效果。另外，本实施例形成三维存储器时，存储结构的第一衬底10中阱区的拾取以及外接焊盘9的形成可以有多种方式，增加了器件设计的灵活性。

综上所述，在本发明所提供的存储结构、三维存储器及其制造方法中，将用来划分隔绝相邻两个块结构的栅线分隔槽去掉，仅保留对块结构内部进行区划的栅线分隔槽，在沿着栅线分隔槽刻蚀去除伪栅极层时，在第二方向上，长度为第二间距的伪栅极段保留有一定宽度，保留的伪栅极层及对应堆栈的第一介电层形成了隔离结构，通过该隔离结构可区划隔绝不同的块结构；保留的伪栅极层将相邻的块结构连在一起，使结构更稳固，增加了对堆栈结构的支撑，提高了器件的良率；块结构之间的栅线分隔槽被省略，降低了栅线分隔槽的刻蚀工作量，减少了热过程，由此减少了衬底应力的改变，减少了衬底的翘曲，提高了成膜质量，进一步提高了器件的良率；此外，块结构之间的栅线分隔槽被省略，减小了栅线分隔槽的占用面积，在相同存储容量的基础上节省了芯片面积，有利于器件的高密度和结构小型化设计。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。