一种沟槽式电容器件及制备方法与流程

本发明涉及半导体无源器件制造领域，更具体地，涉及一种沟槽式电容器件及制备方法。

背景技术：

电容是一种用于能量存储的无源器件，被广泛应用于耦合、滤波、谐振、积分和补偿等半导体电路中。现有技术的沟槽式电容器件光刻层数多于平板式电容，造成了制造工艺成本的上升，图1为现有技术的沟槽式电容器件的工艺流程，包括电容沟槽光刻、下极板光刻、电容介质层/上极板光刻、电容通孔光刻和互连金属光刻共5次光刻。而且在下极板光刻之前，需要在电容沟槽内进行底部抗反射层(barc)的涂布和反刻，即完成平坦化后才能进行下电极层的光刻。

图2所示为现有技术的沟槽式电容器件完成下电极层光刻后的截面图，通常采用干法或湿法去胶工艺去除沟槽内填充的barc和光刻胶，在采用干法工艺的过程中，等离子体容易造成下电极层的等离子体损伤。另外，为增加单位面积的电容，在增加沟槽式电容器件的深度的同时缩小沟槽开口，由此造成沟槽内的barc和光刻胶的去除困难，极易形成沟槽内barc残留和光刻胶残留，最终影响沟槽式电容器件的可靠性和成品率。

因此需要找到一种光刻层数较少、不需要barc填充和去除的沟槽式电容器件的制备方法。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，本发明第一方面提供一种沟槽式电容器件，包括：

衬底，所述衬底分设有第一电路区和第二电路区；

位于所述衬底表面的隔离介质结构以及位于所述隔离介质结构内的金属互连层，所述金属互连层包括第一金属互连层和第二金属互连层，所述第一金属互连层与所述第一电路区电连接，所述第二金属互连层与所述第二电路区电连接；

位于所述隔离介质结构表面的第一介质层；

位于所述第一金属互连层上的沟槽电容区，包括若干第一沟槽以及位于所述第一介质层上且填充所述第一沟槽的电容结构,所述第一沟槽贯穿所述第一介质层且终止于所述第一金属互连层；

贯穿所述第一介质层且终止于所述第二金属互连层的第二沟槽；

位于所述电容结构上的电极互连层；其中，

所述电容结构具有开口，所述电容结构包括位于所述第一介质层表面且覆盖所述第一沟槽的底部和侧壁的下电极层、位于所述下电极层表面的电容介质层以及位于所述电容介质层表面的上电极层，所述上电极层填充所述第一沟槽，所述下电极层电连接所述第一金属互连层；位于所述上电极层上的第二介质层，所述开口贯穿所述第二介质层且终止于所述上电极层；所述电极互连层位于所述第二介质层上且填充所述开口和所述第二沟槽，电连接所述上电极层和所述第二金属互连层。

优选地，所述开口贯穿所述第二介质层且延伸至所述上电极层内。

优选地，还包括，位于所述第二介质层表面的保护层，所述保护层还延伸覆盖位于所述第一介质层上的所述电容结构的侧壁表面，所述开口贯穿所述保护层，所述电极互连层覆盖部分所述保护层的表面。

优选地，所述第一电路区包括位于第一晶体管，所述第二电路区包括第二晶体管，所述第一金属互连层通过位于所述隔离介质结构内的第一通孔与所述第一电路区电连接，所述第二金属互连层通过位于所述隔离介质结构内的第二通孔与所述第二电路区电连接。

本发明第二方面提供一种沟槽式电容器件的制备方法，包括：

采用前道制造工艺，在衬底上形成第一电路区和第二电路区，然后采用后道制造工艺，在所述衬底表面形成隔离介质结构以及位于所述隔离介质结构内的金属互连层，所述金属互连层包括与第一电路区电连接的第一金属互连层和与第二电路区电连接的第二金属互连层；

在所述隔离介质结构表面形成第一介质层；

形成贯穿所述第一介质层的第一沟槽；

在所述第一介质层上和所述第一沟槽的侧壁和表面依次沉积下电极层、电容介质层和上电极层，所述上电极层填充所述第一沟槽；

在所述上电极层上沉积第二介质层；

在所述第二介质层上涂布光刻胶，通过光刻工艺定义电容图形；

以所述电容图形为掩模，刻蚀所述第二介质层、上电极层、电容介质层和下电极层；

去除所述第二介质层上的光刻胶，在所述第一电路区上形成初始电容结构；

在所述第一介质层和所述初始电容结构上形成保护层；

在所述保护层上涂布光刻胶，通过光刻工艺定义开口图形和第二沟槽图形；

以所述开口图形和第二沟槽图形为掩模，刻蚀所述保护层和第一介质层，形成具有开口的电容结构和第二沟槽；

去除所述保护层上的光刻胶；

在所述保护层上形成填充所述开口和所述第二沟槽的电极互连层。

优选地，所述第二介质层的材料包括氮化硅、氮氧化硅、碳化硅、含氮碳化硅中的一种或多种组合；所述下电极层和上电极层的材料包括金属化合物和金属材料，所述金属化合物包括氮化钛、氮化钽中的一种或两种组合；所述金属材料包括铝、钨、铜中的一种或多种组合；所述电容介质层的材料包括二氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝中的一种或多种组合；所述保护层的材料包括二氧化硅、氮氧化硅、氮化硅中的一种或多种组合。

优选地，所述第一介质层和所述第二介质层的之间的厚度比等于刻蚀速率比。

优选地，所述第一介质层的厚度为800nm，所述第二介质层的厚度为100nm；所述第一介质层和所述第二介质层的之间刻蚀速率比为8:1。

优选地，形成开口和第二沟槽的工艺包括：以所述开口图形和第二沟槽图形为掩模，采用第一刻蚀工艺刻蚀保护层，形成贯穿所述保护层的初始开口和初始第二沟槽；采用第二刻蚀工艺刻蚀所述初始开口底部的第二介质层和所述初始第二沟槽底部的第一介质层，形成贯穿所述第二介质层的开口和贯穿所述第一介质层的第二沟槽。

优选地，所述第一刻蚀工艺和所述第二刻蚀工艺包括干法刻蚀工艺。

本发明不需要额外的barc填充和反刻，也不需要对下电极层进行单独的光刻和刻蚀，避免了barc去除过程中的下电极层的等离子损伤，同时也防止了barc在所述第一沟槽的残留。而且，本发明通过在所述电容结构的侧壁形成保护层，进一步阻挡了所述上电极层和下电极层的短路，达到了提高器件性能和可靠性的目的，具有显著的意义。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的沟槽式电容器件的工艺流程

图2为现有技术的沟槽式电容器件完成下电极层光刻后的截面图

图3示出了本发明一较佳实施例的一种沟槽式电容器件的结构示意图

图4至图15示出了本发明一较佳实施例的一种沟槽式电容器件的制备过程的结构示意图

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图3，图3是本发明一较佳实施例的一种沟槽式电容器件的结构示意图，包括：

衬底100，所述衬底100分设有第一电路区和第二电路区，所述衬底100还设有隔离区，所述隔离区隔离所述第一电路区和所述第二电路区。位于所述衬底100表面的隔离介质结构110以及位于所述隔离介质结构110内的金属互连层，所述金属互连层包括第一金属互连层111和第二金属互连层112，所述第一金属互连层111与所述第一电路区电连接，所述第二金属互连层112与所述第二电路区电连接，在本实施中，所述第一电路区包括第一晶体管101，所述第二电路区包括第二晶体管102，所述第一金属互连层111通过位于所述隔离介质结构110内的第一通孔与所述第一晶体管101电连接，所述第二金属互连层112通过位于所述隔离介质结构110内的第二通孔与所述第二晶体管102电连接。在本实施例中，所述隔离介质结构110的表面、所述第一金属互连层111的表面以及所述第二金属互连层112的表面平齐。位于所述隔离介质结构110表面的第一介质层120，所述第一介质层120覆盖所述第一金属互连层111、第二金属互连层112以及所述隔离介质结构110的表面；位于所述第一电路区上的沟槽电容区，包括若干贯穿所述第一介质层120的第一沟槽以及位于所述第一介质层120上且填充所述第一沟槽的电容结构150，所述第一沟槽终止于所述第一金属互连层111的表面或终止于所述第一金属互连层111内。

所述电容结构150包括位于所述第一介质层120表面且覆盖所述第一沟槽的底部和侧壁的下电极层、位于所述下电极层表面的电容介质层以及位于所述电容介质层表面的上电极层，所述上电极层填充所述第一沟槽，所述下电极层电连接所述第一电路区；所述电容结构还包括位于所述上电极层上的第二介质层，所述第二介质层具有开口，所述开口的底部暴露出部分所述上电极层，而且，所述开口贯穿所述第二介质层且终止于所述上电极层的表面或所述上电极层内；位于所述第二电路区上的第二沟槽，所述第二沟槽贯穿所述第一介质层120且终止于所述第二金属互连层112的表面或所述第二金属互连层112内；位于所述电容结构150上的电极互连层160，所述电极互连层160填充所述第二沟槽且填充所述开口，所述电极互连层160连接所述上电极层和所述第二金属互连层112，所述电容结构通过所述电极互连层160电连接所述第二电路区。本发明的电容结构150所包括的下电极层、电容介质层和上电极层的膜层总厚度足以填充第一沟槽，因此，不需要额外的barc的填充所述第一沟槽以及回刻蚀工艺，避免了现有技术中barc去除过程中等离子体对下电极层的损伤，同时也避免了barc在第一沟槽中造成残留而导致电容可靠性和成品率的下降；同时，本发明通过对下电极层、电容介质层和上电极层同时刻蚀，也简化了工艺步骤。

本发明的沟槽式电容器件进一步可以包括，位于所述第二介质层表面的保护层131，所述保护层131还延伸覆盖位于所述第一介质层120上的所述电容结构的侧壁表面，所述开口贯穿所述保护层；所述电极互连层160覆盖部分所述保护层131的表面，横跨所述保护层131电连接所述上电极层和所述第二金属互连层112。通过在所述电容结构150的侧壁覆盖保护层131，防止所述电容结构150的上电极层与下电极层之间的短路。

为使本发明的目的、技术方案和优点更加清楚，下面进一步结合图4至图15示出了一种根据本发明实施例的一种沟槽式电容器件的制备过程的结构示意图。

首先，采用前道制造工艺，在衬底100上形成第一电路区和第二电路区，然后采用后道制造工艺，在所述衬底100表面形成隔离介质结构110以及位于所述隔离介质结构110内的金属互连层，所述金属互连层包括与所述第一电路区电连接的第一金属互连层111和与所述第二电路区电连接的第二金属互连层112。

如图4所示，先提供衬底100，所述衬底100包括n型或p型硅衬底中的一种，采用前道制造工艺，在衬底100上通过多晶硅材料淀积、光刻和刻蚀，在衬底100上分别形成第一晶体管和第二晶体管，然后在所述衬底100上沉积形成隔离介质结构110，所述隔离介质结构110可以是多层ono堆叠件、多层osio堆叠件、氧化物或氮化物。

然后，在隔离介质结构110中分别形成第一金属互连层111和第二金属互连层112，所述第一金属互连层111电连接所述第一晶体管，所述第二金属互连层112电连接所述第二晶体管。所述隔离介质结构110、所述第一金属互连层111和第二金属互连层112的形成工艺均为本领域的常规工艺，在此不做赘述。

如图5所示，在所述隔离介质结构110表面形成第一介质层120。

所述第一介质层120的形成工艺包括化学气相沉积工艺(cvd)、物理气相沉积工艺(pvd)或者外延生长工艺中的一种。

接着，形成贯穿所述第一介质层120的第一沟槽。

请参考图6，在本实施中，通过在第一介质层120上涂敷光刻胶层，所述光刻胶层经光刻工艺图形化后，以图形化的光刻胶层为掩模，刻蚀所述第一介质层120以形成第一沟槽，然后，去除光刻胶层。所述第一沟槽的横截面选自但不限于方形或者圆形或者长条形等任意形状，本实施例中，为了进一步减少后续形成的电容结构的面积，增大单位面积的电容值，所述第一沟槽的横截面优选为四边为直线的长条形。作为本发明的可变换实施例，所述长条形的四边还可以为曲线或折线，均可以实现本发明的目的，属于本发明的保护范围。在至少一个实施例中，使用消除尖角的圆形第一沟槽布局，并且第一沟槽的宽度为大约0.5μm至3μm，并且第一沟槽被间隔开大约0.3μm至1.5μm。第一沟槽的深度可以根据应用需要而更深或更浅，并且适合于电容器被集成到其中的工艺的参数，所述第一沟槽可以贯穿所述第一介质层120且终止于所述第一金属互连层111的表面或终止于所述第一金属互连层111内。

请参考图7，然后，在所述第一介质层120上和所述第一沟槽的侧壁和表面依次沉积下电极层121、电容介质层122和上电极层123，所述上电极层123填充所述第一沟槽；之后，在所述上电极层123上沉积第二介质层124。

所述下电极层121和上电极层123的材料包括金属化合物和金属材料，所述金属化合物包括氮化钛、氮化钽中的一种或两种组合；所述金属材料包括铝、钨、铜中的一种或多种组合。所述下电极层121的材料和上电极层123的材料可以相同也可以不同，具体视工艺条件而定，在此不做限定。所述电容介质层122的材料包括二氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝中的一种或多种组合。电容介质层122可以是氧化物-氮化物-氧化物(ono)层堆叠或多层osio堆叠件。所述电容介质层122的形成工艺包括原子层沉积工艺、化学气相沉积工艺(cvd)、物理气相沉积工艺(pvd)中的一种或多种组合。为确保第一沟槽侧壁和底部的沉积的均匀性，所述下电极层121和所述上电极层123的形成工艺优选原子层沉积工艺，所述电容介质层122的沉积工艺优选化学气相沉积工艺(cvd)。所述第二介质层124的材料包括氮化硅、氮氧化硅、碳化硅、含氮碳化硅中的一种或多种组合，所述第二介质层124的沉积工艺包括lpcvd、rtcvd和ald中的一种。所述第一介质层120和所述第二介质层124的之间的厚度比等于或接近刻蚀速率比，在本实施中，所述第一介质层120和所述第二介质层124的之间的厚度比等于刻蚀速率比，例如，所述第一介质层120和所述第二介质层124的之间刻蚀速率比为8:1，所述第一介质层120的厚度为800nm，所述第二介质层124的厚度为100nm。本实施例中的下电极层121、电容介质层122和上电极层123的膜层总厚度足以填充第一沟槽，因此，不需要额外的barc的填充以及回刻蚀工艺，避免了现有技术中barc去除过程中等离子体对下电极层的损伤，同时也避免了barc在第一沟槽中残留而导致电容可靠性和成品率的下降。

如图8所示，接着，在所述第二介质层124上涂布光刻胶，通过光刻工艺定义电容图形125。

在本实施中，通过刻蚀工艺对下电极层121、电容介质层122、上电极层123和第二介质层124进行同时刻蚀，简化了工艺步骤。所述刻蚀工艺包括各向异性的干法刻蚀工艺。

请参考图9，以所述电容图形(未图示)为掩模，刻蚀所述第二介质层、上电极层、电容介质层和下电极层；然后，去除所述第二介质层上的光刻胶，在所述第一电路区上形成初始电容结构130。

请参考图10，在所述第一介质层120和所述初始电容结构130上形成保护层131。

所述保护层131全面包覆所述初始电容结构130的表面和侧壁，所述保护层131的材料包括二氧化硅、氮氧化硅、氮化硅中的一种或多种组合。所述保护层131的形成工艺包括lpcvd、rtcvd或ald的一种或多种组合。在一实施例中，所述保护层131可以包括源自四乙氧基硅烷(teos)的氧化硅层。用于非等离子体沉积工艺的teos沉积可以包括在约300mtorr的压力和约700℃的温度下的低压cvd(lpcvd)。所述保护层131还可以包括有机硅酸盐玻璃(osg)、低k电介质(即，相对于二氧化硅更小的介电常数)、掺杂的电介质层(诸如氟掺杂的石英玻璃(fsg))。

请参考图11，在所述保护层131上涂布光刻胶，通过光刻工艺定义开口图形和第二沟槽图形。

所述开口图形用于后续在所述初始电容结构130的第二介质层内形成开口，所述开口的底部暴露出上电极层；所述第二沟槽图形用于在所述第一介质层120内形成第二沟槽，所述第二沟槽的底部暴露出第二金属互连层112第二金属互连层112。具体光刻工艺参照现有技术进行，在此不做详细的说明。

接着，以所述开口图形和第二沟槽图形为掩模，刻蚀所述保护层和第一介质层，形成开口和第二沟槽。在本实施中，形成开口和第二沟槽的工艺包括：以所述开口图形和第二沟槽图形为掩模，采用第一刻蚀工艺刻蚀保护层，形成贯穿所述保护层的初始开口和初始第二沟槽；采用第二刻蚀工艺刻蚀所述初始开口底部的第二介质层和所述初始第二沟槽底部的第一介质层，形成贯穿所述第二介质层的开口和贯穿所述第一介质层的第二沟槽。

如图12所示，先以所述开口图形和第二沟槽图形为掩模，采用第一刻蚀工艺刻蚀保护层131，形成贯穿所述保护层131的初始开口和初始第二沟槽。

所述第一刻蚀工艺包括各向异性的干法刻蚀工艺，通过所述第一刻蚀工艺刻蚀所述初始电容结构上的所述保护层131形成初试开口，所述初试开口的底部暴露出所述初始电容结构的部分第二介质层；所述第一刻蚀工艺还刻蚀位于第二金属互连层112上的保护层131形成所述初始第二沟槽，所述初始第二沟槽的底部暴露出所述第二金属互连层112上的部分第一介质层。

然后，如图13所示，采用第二刻蚀工艺刻蚀所述初始开口底部的第二介质层和所述初始第二沟槽底部的第一介质层，形成贯穿所述第二介质层的开口151和贯穿所述第一介质层的第二沟槽152。

所述开口151贯穿所述位于所述上电极层上的保护层131和第二介质层，所述第二刻蚀工艺包括各向异性的干法刻蚀工艺，所述第一介质层120和所述第二介质层124的之间的厚度比等于或接近刻蚀速率比，通过所述第二刻蚀工艺，采用一次刻蚀就可以同时形成所述开口和所述第二沟槽，简化了工艺步骤，提高了工艺的稳定性。所述第一刻蚀工艺和所述第二刻蚀工艺均为干法刻蚀工艺，从而利于微型化电容结构，提高器件的集成度。在形成所述第二沟槽152的过程中，位于所述第一介质层120表面的所述保护层131还覆盖所述电容结构的侧壁，避免了上电极层和下电极层的短路。

接着，如图14所示，去除所述保护层上的光刻胶。

本发明中的所述电容结构150的形成工艺仅包括4次光刻和刻蚀工艺，分别对应第一沟槽的形成、初始电容结构的形成、初始开口和初始第二沟槽的形成以及开口和第二沟槽的形成，相较于现有技术工艺流程大大简化，且工艺稳定性更好。

最后，如图15所示，在所述保护层131上形成填充所述开口和所述第二沟槽的电极互连层160。

所述电极互连层160可以使用铝或钨等金属材料，所述金属材料的形成工艺、光刻和刻蚀工艺均为现有技术，在此不再赘述。本发明所形成的电容结构的制备方法，其制备工艺完全同cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)制备工艺，不但能够与coms工艺可以完全融合，而且，工艺成熟、可靠性高、制造成本低。

本发明通过形成具有开口的电容结构，所述电容结构包括位于第一介质层表面且覆盖第一沟槽的底部和侧壁的下电极层、位于所述下电极层表面的电容介质层以及位于所述电容介质层表面的上电极层，所述上电极层填充所述第一沟槽，所述下电极层电连接第一电路区；位于所述上电极层上的第二介质层，所述第二介质层具有开口，所述开口的底部暴露出部分所述上电极层；所述电极互连层填充所述开口和位于第二电路区的第二沟槽，电连接所述上电极层和第二电路区。本发明只需使用4次光刻就完成所述电容结构的形成，简化了工艺步骤，节约了工艺制造成本。另外，本发明的不需要额外的barc填充和反刻，也不需要对下电极层进行单独的光刻和刻蚀，避免了barc去除过程中的下电极层的等离子损伤，同时，也防止了barc在所述第一沟槽的残留。而且，本发明通过在所述电容结构的侧壁形成保护层，进一步阻挡了所述上电极层和下电极层的短路，达到了提高器件性能和可靠性的目的，具有显著的意义。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。