新型SiCMOSFET功率器件的制作方法

本发明涉及半导体技术领域，具体涉及一种新型sicmosfet功率器件。

背景技术：

目前，sic功率mosfet器件类型主要有平面mosfet和沟槽mosfet，但是，平面mosfet的热生长氧化层与sic表面的低表面质量使得反型层迁移率只有体内的5％-10％，使器件沟道电阻很高，此外，沟槽mosfet也具有相似的问题。

技术实现要素：

本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本发明的目的在于提出一种新型sicmosfet功率器件，能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。

为达到上述目的，本发明实施例提出了一种新型sicmosfet功率器件，包括：衬底；漏极金属层，所述漏极金属层设置于所述衬底下；漂移区，所述漂移区设置于所述衬底上；源区，所述源区设置于所述漂移区上；阱区，所述阱区设置于所述源区上；沟道区，所述沟道区设置于所述源区上；沟槽，所述沟槽平行于所述沟道区中沟道电流方向设置，并且所述沟槽穿过所述沟道区并到达所述阱区；栅极金属层，所述栅极金属层设置于所述沟槽上；源极金属层，所述源极金属层设置于所述栅极栅极金属层上。

根据本发明实施例提出的新型sicmosfet功率器件，通过设置衬底，并在衬底下溅射形成漏极金属层，以及在衬底上外延形成漂移区和沟道区，并通过注入形成源区和阱区，并设置平行于沟道区中沟道电流方向的沟槽，并且沟槽穿过沟道区并到达阱区，还设有栅极金属层和源极金属层，由此，能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。

另外，根据本发明上述实施例提出的新型sicmosfet功率器件还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述源区包括第一源区和第二源区；所述阱区和所述沟道区的深度与所述沟槽的深度相同，并且在所述沟槽底部还设有第三源区。

根据本发明的一个实施例，所述第三源区的深度与所述第二源区的深度相同。

根据本发明的一个实施例，所述源区包括第一源区和第二源区；所述阱区和所述沟道区的深度大于所述沟槽的深度，并且所述第二源区的深度大于所述沟道区和所述阱区的深度。

根据本发明的一个实施例，所述沟槽底部设有浮空区，在所述浮空区周边还设有掺杂物质以形成掺杂区。

附图说明

图1为本发明实施例的新型sicmosfet功率器件的结构示意图；

图2为本发明一个实施例的新型sicmosfet功率器件的俯视图；

图3为本发明一个实施例的新型sicmosfet功率器件的a2a2’的截面示意图；

图4为本发明一个实施例的新型sicmosfet功率器件的b1b1’的截面示意图；

图5为本发明一个实施例的新型sicmosfet功率器件的b2b2’的截面示意图；

图6为本发明一个实施例的新型sicmosfet功率器件的b3b3’的截面示意图；

图7为本发明另一个实施例的新型sicmosfet功率器件新型sicmosfet功率器件的结构示意图；

图8为本发明另一个实施例的新型sicmosfet功率器件新型sicmosfet功率器件的a2a2’的截面示意图；

图9为本发明另一个实施例的新型sicmosfet功率器件的b1b1’的截面示意图；

图10为本发明另一个实施例的新型sicmosfet功率器件的b2b2’的截面示意图；

图11为本发明另一个实施例的新型sicmosfet功率器件的b3b3’的截面示意图；

图12为本发明另一个实施例的新型sicmosfet功率器件的b4b4’的截面示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例的新型sicmosfet功率器件的结构示意图。

如图1所示，本发明实施例的新型sicmosfet功率器件，包括衬底10；漏极金属层20；漏极金属层20设置于衬底10下；漂移区30，漂移区30设置于衬底10上；源区40，源区40设置于漂移区30上；阱区50，阱区50设置于源区40上；沟道区60，沟道区60设置于源区40上；沟槽70，沟槽70平行于沟道区60中沟道电流方向设置，沟槽70穿过沟道区60并到达阱区50；栅极金属层80，栅极金属层80设置于沟槽70上；源极金属层90，源极金属层90设置于栅极栅极金属层80上。其中，图1所示的沟道区60被沟槽70穿过，所以采用虚线示意沟道区60所在位置。

具体地，衬底10可为n+衬底，并可在衬底10，即n+衬底下溅射形成漏极金属层20；漂移区30可为n-漂移区，可外延形成于衬底10，即n+衬底上；源区40可为p+源区，可通过光刻注入形成于漂移区30，即n-漂移区上；阱区50可为n+阱区，可通过光刻注入形成于源区40，即p+源区上；沟道区60可为p-沟道区；沟槽70可通过蚀刻形成于栅极金属层80底部，并且平行于沟道区60中沟道电流方向设置，由此，能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。

在本发明的一个实施例中，如图1所示，源区40可包括第一源区401，即p+1源区和第二源区402，即p+2源区，阱区50和沟道区60的深度与沟槽70的深度相同，并且在沟槽70底部还设有第三源区100，即p+3源区。

需要说明的是，上述图1仅为本发明的新型sicmosfet功率器件的局部截面示意图，具体地，仅为图2的a1a1’的截面示意图，为了进一步说明本发明的新型sicmosfet功率器件结构，下面将结合图2中的a2a2’、b1b1’、b2b2’、b3b3’的截面示意图对本发明的新型sicmosfet功率器件结构进行说明。

结合图3，即图2中的a2a2’的截面示意图、图4，即图2中的b1b1’的截面示意图、图5，即图2中的b2b2’的截面示意图、图6，即图2中的b3b3’的截面示意图可知，第三源区，即p+3源区设置于沟槽70底部，并且第三源区，即p+3源区的深度与第二源区，即p+2源区的深度相同。

进一步需要说明的是，上述实施例图1所示的新型sicmosfet功率器件可通过下列两种工艺进行制作，下面将对这两种工艺分别进行阐述。

其一，上述实施例图1所示的新型sicmosfet功率器件的制作流程如下：1，外延，可在衬底，例如sic衬底表面外延形成漂移区，即n-漂移区和沟道区，即p-沟道区；2，掺杂区注入，可先光刻定义出掺杂区，即n+1区域，然后可通过注入不同能量氮离子或磷离子，使相应沟道区，即p-沟道区补偿为n型掺杂以形成n+1掺杂区；3，阱区光刻、注入，可先光刻定义出需要注入的区域，然后可通过在相应区域注入不同能量氮离子或磷离子，以形成n+阱区；4，第一源区光刻、注入，可先光刻定义出需要注入的第一源区，即p+1源区，然后可通过在相应区域注入不同能量铝离子，以形成p+1源区；5，第二源区光刻、注入，可先光刻定义出需要注入的第二源区，即p+2源区，然后可通过在相应区域注入不同能量铝离子，以形成p+2源区；6，沟槽腐蚀，光刻定义出沟槽区，进行碳化硅刻蚀；7，第三源区注入，可通过在相应区域注入不同能量铝离子，以形成有源区p+3源区；8，栅氧化，在硅表面使用热氧化生长一层氧化层，形成栅氧；9，多晶硅淀积，在栅氧上面淀积一层多晶硅，填充沟槽，形成多晶硅栅；10，多晶硅光刻和刻蚀，光刻定义出不同的多晶硅栅区域，并刻蚀掉不需要的多晶硅；11，介质层淀积，在表面淀积一层绝缘介质层，作为多晶硅与金属的电隔离；12，孔光刻和刻蚀，光刻定义出源区孔层和不同多晶硅栅上的孔层，并刻蚀掉不需要区域介质层；13，金属层淀积，在绝缘介质层上淀积一层金属；14，金属层光刻和刻蚀，光刻定义出有源层金属区域和栅极金属区域，进行刻蚀，形成器件的源极金属层和栅极金属层。

其中，需要说明的是，上述制作流程的步骤2-5可根据实际生产情况进行调整。

其二，上述实施例图1所示的新型sicmosfet功率器件的制作流程如下：1，外延，可在衬底，例如sic衬底表面外延形成漂移区，即n-漂移区；2，沟道区注入，可先光刻定义出p-区域，注入铝离子，形成p-沟道区；3，掺杂区注入，可先光刻定义出掺杂区，即n+1区域，然后可通过注入不同能量氮离子或磷离子，使相应沟道区，即p-沟道区补偿为n型掺杂以形成n+1掺杂区；4，阱区光刻、注入，可先光刻定义出需要注入的区域，然后可通过在相应区域注入不同能量氮离子或磷离子，以形成n+阱区；5，第一源区光刻、注入，可先光刻定义出需要注入的第一源区，即p+1源区，然后可通过在相应区域注入不同能量铝离子，以形成p+1源区；6，第二源区光刻、注入，可先光刻定义出需要注入的第二源区，即p+2源区，然后可通过在相应区域注入不同能量铝离子，以形成p+2源区；7，沟槽腐蚀，光刻定义出沟槽区，进行碳化硅刻蚀；8，第三源区注入，可通过在相应区域注入不同能量铝离子，以形成有源区p+3源区；9，栅氧化，在硅表面使用热氧化生长一层氧化层，形成栅氧；10，多晶硅淀积，在栅氧上面淀积一层多晶硅，填充沟槽，形成多晶硅栅；11，多晶硅光刻和刻蚀，光刻定义出不同的多晶硅栅区域，并刻蚀掉不需要的多晶硅；12，介质层淀积，在表面淀积一层绝缘介质层，作为多晶硅与金属的电隔离；13，孔光刻和刻蚀，光刻定义出源区孔层和不同多晶硅栅上的孔层，并刻蚀掉不需要区域介质层；14，金属层淀积，在绝缘介质层上淀积一层金属；15，金属层光刻和刻蚀，光刻定义出有源层金属区域和栅极金属区域，进行刻蚀，形成器件的源极金属层和栅极金属层。

其中，需要说明的是，上述制作流程的步骤2-6可根据实际生产情况进行调整。

在本发明的另一个实施例中，如7所示，源区40包括第一源区401和第二源区402，并且沟槽70底部设有浮空区200，例如p+4浮空区，并且在浮空区200周边还设有掺杂物质以形成掺杂区300，例如n+1掺杂区。

需要说明的是，上述图7仅为本发明的新型sicmosfet功率器件的局部截面示意图，具体地，仅为图2的a1a1’的截面示意图，为了进一步说明本发明的新型sicmosfet功率器件结构，下面将结合图2中的a2a2’、b1b1’、b2b2’、b3b3’、b4b4’的截面示意图对本发明的新型sicmosfet功率器件结构进行说明。

结合图8，即图2中的a2a2’的截面示意图、图9，即图2中的b1b1’的截面示意图、图10，即图2中的b2b2’的截面示意图、图11，即图2中的b3b3’的截面示意图、图12，即图2中的b4b4’的截面示意图可知，阱区50和沟道区60的深度大于沟槽70的深度，并且第二源区402的深度大于沟道区60和阱区50的深度。

进一步需要说明的是，上述实施例图7所示的新型sicmosfet功率器件可通过下列两种工艺进行制作，下面将对这两种工艺分别进行阐述。

其一，上述实施例图7所示的新型sicmosfet功率器件的制作流程如下：1，外延，可在衬底，例如sic衬底表面外延形成漂移区，即n-漂移区和沟道区，即p-沟道区；2，掺杂区注入，可先光刻定义出掺杂区，即n+1区域，然后可通过注入不同能量氮离子或磷离子，使相应沟道区，即p-沟道区补偿为n型掺杂以形成n+1掺杂区；3，第一源区光刻、注入，可先光刻定义出需要注入的第一源区，即p+1源区，然后可通过在相应区域注入不同能量铝离子，以形成p+1源区；4，浮空区注入，可先光刻定义出需要注入的浮空区，即p+4区，然后可在该区域注入铝离子，以形成浮空区，即p+4区；5，阱区光刻、注入，可先光刻定义出需要注入的区域，然后可通过在相应区域注入不同能量氮离子或磷离子，以形成n+阱区；6，第二源区光刻、注入，可先光刻定义出需要注入的第二源区，即p+2源区，然后可通过在相应区域注入不同能量铝离子，以形成p+2源区；7，沟槽腐蚀，光刻定义出沟槽区，进行碳化硅刻蚀；8，栅氧化，在硅表面使用热氧化生长一层氧化层，形成栅氧；9，多晶硅淀积，在栅氧上面淀积一层多晶硅，填充沟槽，形成多晶硅栅；10，多晶硅光刻和刻蚀，光刻定义出不同的多晶硅栅区域，并刻蚀掉不需要的多晶硅；11，介质层淀积，在表面淀积一层绝缘介质层，作为多晶硅与金属的电隔离；12，孔光刻和刻蚀，光刻定义出源区孔层和不同多晶硅栅上的孔层，并刻蚀掉不需要区域介质层；13，金属层淀积，在绝缘介质层上淀积一层金属；14，金属层光刻和刻蚀，光刻定义出有源层金属区域和栅极金属区域，进行刻蚀，形成器件的源极金属层和栅极金属层。

其中，需要说明的是，上述制作流程的步骤2-6可根据实际生产情况进行调整。

其二，上述实施例图7所示的新型sicmosfet功率器件的制作流程如下：1，外延，可在衬底，例如sic衬底表面外延形成漂移区，即n-漂移区；2，沟道区注入，可先光刻定义出p-区域，注入铝离子，形成p-沟道区；3，掺杂区注入，可先光刻定义出掺杂区，即n+1区域，然后可通过注入不同能量氮离子或磷离子，使相应沟道区，即p-沟道区补偿为n型掺杂以形成n+1掺杂区；4，第一源区光刻、注入，可先光刻定义出需要注入的第一源区，即p+1源区，然后可通过在相应区域注入不同能量铝离子，以形成p+1源区；5，浮空区注入，可先光刻定义出需要注入的浮空区，即p+4区，然后可在该区域注入铝离子，以形成浮空区，即p+4区；6，阱区光刻、注入，可先光刻定义出需要注入的区域，然后可通过在相应区域注入不同能量氮离子或磷离子，以形成n+阱区；7，第二源区光刻、注入，可先光刻定义出需要注入的第二源区，即p+2源区，然后可通过在相应区域注入不同能量铝离子，以形成p+2源区；8，沟槽腐蚀，光刻定义出沟槽区，进行碳化硅刻蚀；9，栅氧化，在硅表面使用热氧化生长一层氧化层，形成栅氧；10，多晶硅淀积，在栅氧上面淀积一层多晶硅，填充沟槽，形成多晶硅栅；11，多晶硅光刻和刻蚀，光刻定义出不同的多晶硅栅区域，并刻蚀掉不需要的多晶硅；12，介质层淀积，在表面淀积一层绝缘介质层，作为多晶硅与金属的电隔离；13，孔光刻和刻蚀，光刻定义出源区孔层和不同多晶硅栅上的孔层，并刻蚀掉不需要区域介质层；14，金属层淀积，在绝缘介质层上淀积一层金属；15，金属层光刻和刻蚀，光刻定义出有源层金属区域和栅极金属区域，进行刻蚀，形成器件的源极金属层和栅极金属层。

其中，需要说明的是，上述制作流程的步骤2-7可根据实际生产情况进行调整。

根据本发明实施例提出的新型sicmosfet功率器件，通过设置衬底，并在衬底下溅射形成漏极金属层，以及在衬底上外延形成漂移区和沟道区，并通过注入形成源区和阱区，并设置平行于沟道区中沟道电流方向的沟槽，并且沟槽穿过沟道区并到达阱区，还设有栅极金属层和源极金属层，由此，能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。