具有增大的有效通道宽度的晶体管的制作方法

1.本公开大体涉及图像传感器，且特定来说但非排他性地涉及用于图像传感器的源极跟随器及复位晶体管，及制造图像传感器的源极跟随器晶体管及行选择晶体管的方法。


背景技术：

2.图像传感器已经变得无处不在。其广泛应用于数码静态相机、蜂窝式电话、安全摄像头以及医疗、汽车及其它应用中。用于制造图像传感器的技术继续飞速发展。例如，高分辨率和低功耗的要求已促使这些装置进一步小型化且集成化。这些趋势也已促进像素计数增加。
3.在图像传感器中，随着像素计数增加，位线设置时间也归因于较高的位线负载而增加。为了维持高帧率操作，图像传感器源极跟随器晶体管的跨导(gm)可通过缩短源极跟随器通道的长度及/或通过增加源极跟随器通道的宽度而增加。类似地，图像传感器行选择晶体管的跨导(gm)可通过缩短行选择通道的长度及/或通过增加行选择通道的宽度而增加。但是，缩短源极跟随器通道长度及/或行选择通道长度可导致导致有害影响，例如短通道效应和非预期噪声(例如随机电报信号(rts))。加宽源极跟随器通道宽度及/或行选择通道宽度可导致像素大小的非预期增大。


技术实现要素：

4.本公开的方面提供一种图像传感器，其中所述图像传感器包括：光电二极管，其形成在衬底材料中；及晶体管，其耦合到所述光电二极管，所述晶体管包括：沟槽结构，其形成在所述衬底材料中且在通道宽度平面中具有多边形横截面，所述多边形横截面界定所述衬底材料的至少四个侧壁部分；隔离层，其放置在所述衬底材料上，使得所述隔离层邻近所述沟槽结构的每一侧壁部分放置；及栅极，其放置在所述隔离层上且延伸到所述沟槽结构中，其中所述晶体管具有在所述通道宽度平面中测量的有效通道宽度，其比所述晶体管的平面通道宽度更宽。
5.本公开的另一方面提供一种制造图像传感器的晶体管的方法，其中所述方法包括：提供衬底材料；在所述衬底材料上形成隔离层；在所述衬底材料中使凹陷形成到第一深度，所述凹陷对应于栅极区域且在通道长度方向及垂直于所述通道长度方向的通道宽度方向上延伸；通过使用各向同性工艺将所述凹陷加深到第二深度而在所述衬底材料中形成沟槽结构；在所述衬底材料上形成所述隔离层的栅极部分，使得所述隔离层的所述栅极部分延伸到所述沟槽结构中；及在所述隔离层上形成栅极，使得所述栅极延伸到所述沟槽结构中。
附图说明
6.参考下列图描述本发明的非限制性及非穷举性实施例，其中除非另外指定，否则贯穿各个视图的类似元件符号指代类似部分。
7.图1是说明具有像素阵列的代表性图像传感器的图表。
8.图2说明根据本公开的教示的实例像素。
9.图3说明根据本公开的教示的代表性晶体管的在通道宽度平面中取得的实例横截面视图。
10.图4说明图3的代表性晶体管的部分横截面视图。
11.图5说明具有根据本公开的教示形成的多个晶体管的代表性电路的部分的在通道长度平面中取得的实例横截面视图。
12.图6说明图3的代表性电路的部分横截面视图。
13.图7到图10说明根据本公开的教示的制造代表性晶体管的代表性方法。
14.图11说明根据本公开的教示的制造两个代表性晶体管的方法的代表性流程图。
具体实施方式
15.本公开涉及用于图像传感器的晶体管，例如，源极跟随器晶体管及行选择晶体管。为了促进理解，本公开描述互补金属氧化物半导体(“cmos”)图像传感器的背景内容中的此类晶体管。但是，将了解，本发明不应限于用于cmos图像传感器的晶体管，而是可应用于非cmos图像传感器。在下列描述中，陈述许多特定细节以提供对实例的通透理解。但是，相关领域的技术人员将认识到；本文描述的技术可在没有一或多个特定细节的情况下或用其它方法、组件、材料等实践。在其它例子中，不详细展示或描述众所周知的结构、材料或操作以避免混淆某些方面。
16.贯穿此说明书的对“实施例”或“一些实施例”的参考意味着结合实施例描述的特定特征、结构或特性包含在本发明的至少一个实施例中。因此，贯穿此说明书出现在各种位置的短语“在一些实施例中”或“在实施例中”未必都指代相同实例。此外，实施例的特定特征、结构或特性可在一或多个实例中以任何适当方式组合。
17.在本公开中，术语“半导体衬底”或“衬底”是指用于在其上形成半导体装置的任何类型的衬底，包含单晶衬底、绝缘体上半导体(soi)衬底、掺杂硅块体衬底及半导体上外延膜(epi)衬底等。此外，虽然将主要针对与基于硅的半导体材料(例如，硅和硅与锗及/或碳的合金)兼容的材料和工艺来描述各种实施例，但是本公开技术在这方面不受限制。而是，可使用任何类型的半导体材料实施各种实施例。
18.本公开涉及关于不同实施例(包括设备和方法)的若干术语。具有相同名称的术语对于不同的实施例具有相同的含义，除非明确指出。类似地，本公开利用若干技术术语。这些术语具有其在其所出自的领域中的一般含义，除非在本文具体定义或其使用的上下文将另外清楚地暗示。应注意，在整个此文件中可互换地使用元件名称和符号(例如，si对硅)；但是，二者具有相同含义。
19.图1是说明具有像素104的像素阵列102的代表性图像传感器100的一个实例的图表。如展示，像素阵列102经耦合到控制电路106及读出电路108，所述读出电路108经耦合到功能逻辑110。
20.像素阵列102是像素104(例如，像素p1、p2、
…
、pn)的二维(“2d”)阵列。在一个实施例中，每一像素104是互补金属氧化物半导体(“cmos”)成像像素。像素阵列102可实施为正面照明图像传感器阵列或背面照明图像传感器阵列。在一些实施例中，像素104包含一或多
个晶体管，如下文描绘。如说明，像素104经布置成行(例如，行r1到ry)及列(例如，列c1到cx)中以获得人员、位置或物体的图像数据，其可接着用于呈现人员、位置或物体的2d图像。
21.在一些实施例中，在像素104已经获得其图像数据或图像电荷之后，图像数据通过读出电路108读出且转移到功能逻辑110。读出电路108可包含放大电路，例如，差分放大器电路、模数(“adc”)转换电路或其它。在一些实施例中，读出电路108可沿着读出列线一次读出一行图像数据(所说明)或可使用各种其它技术(未说明)(例如，串行读出所有像素或同时全部并行读出所有像素)读出图像数据。
22.功能逻辑110包含用于存储图像数据或甚至通过应用图像后效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)而操纵图像数据的逻辑及存储器。
23.控制电路106耦合到像素104，且包含用于控制像素104的操作特性的逻辑及存储器。例如，控制电路106可产生用于控制图像获取的快门信号。在一些实施例中，快门信号是用于同时启用所有像素104以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在一些实施例中，快门信号是滚动快门信号，借此在连续获取窗期间循序启用像素104的每一行、每一列或每一群组。
24.图2示意性地展示根据本公开的教示形成的代表性像素200的一个实例。像素200可用于图像传感器(例如图1的图像传感器100)中。像素200具有多个光电二极管202、将电荷从光电二极管202转移到多个浮动扩散206中的一者的多个转移栅极204(转移晶体管)、复位晶体管208、源极跟随器晶体管210和行选择晶体管212。
25.光电二极管202中的每一者经配置成响应于在图像传感器的集成周期期间接收到的入射光而产生并累积电荷。(例如)在图像传感器的集成周期期间积累在光电二极管202的电荷累积区域(例如，转移晶体管的源极)中的电荷(例如，光电子)可取决于施加到相应转移晶体管的转移栅极204的电压选择性地转移到相关联的浮动扩散206(例如，转移晶体管的漏极)。在一些实施例中，光电二极管202具有钉扎光电二极管配置。
26.复位晶体管208耦合在电源线和浮动扩散202之间，且经配置以在复位周期期间在复位栅极处接收到的复位信号的控制下复位(例如，将耦合的浮动扩散206放电或充电到预定电压，例如电源电压v
dd
)。在实施例中，复位晶体管208通过对应转移晶体管进一步耦合到相应光电二极管202，以在复位周期期间将相应光电二极管202选择性复位为预定电压。浮动扩散206经耦合到源极跟随器晶体管210的源极跟随器栅极。源极跟随器晶体管210耦合在电源线与行选择晶体管212之间。源极跟随器晶体管210操作以基于接收到的浮动扩散206的电压调制图像信号输出，其中图像信号对应于在耦合光电二极管的栅极处的集成周期期间在耦合光电二极管的电荷累积区域中累积的光电子量。行选择晶体管212在行选择信号的控制下，将源极跟随器晶体管210的输出(例如，图像信号)选择性地耦合到读出列线。
27.在操作中，在图像传感器的集成周期(也称为曝光或累积周期)期间，光电二极管202吸收相应电荷累积区域上的入射光。在光电二极管202的电荷累积区域中累积的光生电荷指示累积的电荷上的入射光的量。在集成周期之后，转移晶体管当在转移栅极204处接收到转移信号(例如，正偏压电压)时，将光生电荷从耦合光电二极管202转移到相应浮动扩散206。源极跟随器晶体管210基于由耦合浮动扩散206输出的电压产生图像信号。耦合到源极跟随器晶体管210的行选择晶体管212接着将信号选择性地读出到列位线上以用于后续图
像处理。
28.在一些实施例中，像素200包含本文未详细描述的额外元件，例如一或多个额外光电二极管、晶体管、浮动扩散等。本公开大体涉及源极跟随器晶体管及行选择晶体管，例如分别为源极跟随器晶体管210和行选择晶体管212。例如，本公开提供源极跟随器晶体管及行选择晶体管，各具有高效通道宽度。但是，所属领域的技术人员将了解，本公开不限于源极跟随器晶体管及行选择晶体管。而是，本公开的教示(例如如下文描述的具有多边形横截面的沟槽结构)可用于增加其它晶体管的有效通道宽度，例如期望更高跨导但不希望较大像素尺寸的晶体管。
29.图3展示根据本公开形成的晶体管300的一个代表性实例的横截面。在一些实施例中，晶体管300是源极跟随器晶体管、行选择晶体管或另一晶体管。图像传感器(例如，图1的图像传感器100)及/或像素(例如，图2的像素200)可包含晶体管300中的一或多者，例如作为共同电路的部分形成的源极跟随器晶体管和行选择晶体管，根据下文描述的结构和方法形成一个或两个晶体管。在具有根据本公开形成的超过一个晶体管的此类实施例中，一个晶体管的一或多个特性(例如，多边形横截面、侧壁尺寸等)可不同于另一晶体管的对应特性。
30.为了引导读者，图3展示电子在源极与漏极之间流动穿过(例如，进/出页面)的电子通道的横截面。图3的截面切割垂直于电流流动方向取得，即在通道宽度平面302中取得。通过比较，通道长度平面在进/出页面的方向上定向，即垂直于通道宽度平面302。
31.晶体管300形成在衬底材料304中，且可操作地耦合到也形成在衬底材料304中的多个光电二极管306。晶体管300包含形成在衬底材料304中且在通道宽度平面302中具有多边形横截面的沟槽结构308(在本实施例中，菱形沟槽结构)。多边形横截面界定衬底材料304的许多侧壁部分310。隔离层312放置在衬底材料304上，使得其延伸到沟槽结构308中，且邻近每一侧壁部分310放置。栅极314放置在隔离层312上且也延伸到沟槽结构308中。在一些实施例中，隔离层312称为栅极氧化物层。如下文详细描述，此晶体管的电子通道穿过侧壁部分310，使得有效通道宽度相对于平面通道宽度320增加。
32.在进一步描述本公开的结构和方法之前，澄清相关术语是有帮助的。本公开中讨论电子通道的若干测量：平面通道宽度、有效通道宽度和通道长度。仍然参考图3，平面通道宽度320通常对应于在通道宽度平面302中测量的栅极314的线性宽度。通过比较，“有效通道宽度”通常指在通道宽度平面302中进行的非线性测量，其对应于电流流动穿过的衬底材料304的部分。例如，晶体管300经配置使得电流流动穿过邻近沟槽结构308的衬底材料304的每个侧壁部分310。因此，晶体管300的有效通道宽度至少是在通道宽度平面302中测量的个别侧壁部分310的侧壁尺寸(例如，最长侧壁尺寸)的总和。本公开的晶体管300通常具有超过平面通道宽度的有效通道宽度。作为另一比较，“通道长度”通常对应于栅极314的线性长度，如在垂直于通道宽度平面302的通道长度平面中测量(例如，如图5中展示)。
33.仍参考图3，衬底材料304是半导体衬底，例如硅衬底、掺杂硅衬底(例如n型掺杂硅衬底或p型掺杂衬底)、绝缘体上硅衬底等。在图3中，展示衬底材料304的p型阱部分。衬底材料304具有背面316和相对的正面318。在图3中，晶体管300是图像传感器(例如，图1的图像传感器100)的部分，且光电二极管306经配置以通过背面316接收入射光，且因此背面316可被称为照明面，而正面318可被称为非照明面。
34.光电二极管306将入射光转换为电荷。如本文所使用，每一光电二极管306例如通过在正面318上的离子植入形成在衬底材料304中。在一些实施例中，光电二极管306是形成在p型硅衬底材料304中的n型光电二极管。在一些实施例中，极性可颠倒；例如，光电二极管306是形成在n型硅衬底材料304中的p型光电二极管。一些实施例包含单个光电二极管306而不是多个。在具有多个光电二极管306的一些实施例中，至少两个光电二极管306具有不同的全阱容量、像素大小和/或曝光面积。
35.沟槽结构308形成在衬底材料304中，且具有有利地增加晶体管300的电子通道的有效通道宽度而不过度地增加平面通道宽度320的特性。例如，在图3中，沟槽结构308在通道宽度平面302中具有菱形多边形横截面，此在衬底材料304中产生若干侧壁部分310。在例如图3的一些实施例中，多边形横截面形成至少四个侧壁部分310或至少五个侧壁部分310。在图3中，多边形横截面具有5边菱形形状，使得若干侧壁部分310各相对于衬底材料304的背面316或正面318呈对角。除了对角侧壁部分310之外，沟槽结构308还形成与背面316或正面318大致平行的底部侧壁部分310。在一些实施例中，对角侧壁部分310和底部侧壁部分310是用于形成沟槽结构308的至少部分的各向同性工艺(例如，湿蚀刻工艺)的结果。例如，在一些实施例中，侧壁部分310中的一或多者(例如，侧壁部分310中的两者或两者以上)相对于衬底材料304的背面316或正面318形成介于约40度到约60度之间(例如，约54度)的角度α。尽管图3的沟槽结构308具有5边菱形形状，但在一些实施例中，沟槽结构308具有不同的多边形横截面，例如，没有图3的底部侧壁部分310的4边菱形形状、倒梯形形状或三角形形状。在图3中，每一侧壁部分310是线性的；但是，在一些实施例中，一或多个侧壁部分310是非线性的。
36.参考图4，每一侧壁部分310在通道宽度平面302中具有侧壁尺寸，例如d1、d2、d3、d4和d5。每一侧壁部分310的侧壁尺寸可为通道宽度平面302中所述侧壁部分的最长尺寸，其可对应于在通道宽度平面302中测量的侧壁部分310的长度。如下文描述，电子通道的有效通道宽度是个别侧壁尺寸的函数。一般来说，增加的侧壁尺寸促成增加的有效通道宽度，其它条件相同。在例如图4的一些实施例中，d1约等于d2，且d3约等于d4。在一些实施例中，d1、d2、d3及d4大约相等。在一些实施例中，d1、d2、d3、d4及d5全部不同。在一些实施例中，d1和d4等于约0.100um到约0.200um，例如，约0.150um。在一些实施例中，d3和d4等于约0.050um到约0.100um，例如，约0.070um。在一些实施例中，d5等于约0.030um到约0.050um，例如，约0.040um。
37.仍参考图4，沟槽结构308延伸到衬底材料304中的第一深度a。在一些实施例中，第一深度a约为0.150um到约0.200um，例如，约0.180um。在具有菱形多边形横截面的实施例中(例如图4中)，沟槽结构308也由第二深度b界定，所述第二深度b是两个邻近对角侧壁部分310相交的深度。在一些实施例中，第二深度b为约0.030um到约0.100um。在一些实施例中，第二深度b对应于在形成沟槽结构308之前的制造方法(例如，通过各向异性工艺)期间在衬底材料304中形成的凹陷的深度。
38.再次参考图3，隔离层312至少部分地由电介质材料形成，例如氧化物或高介电常数材料，例如具有大于约3.9的介电常数的材料(例如，al2o3或hfo2)。在一些实施例中，隔离层312具有约0.005um到约0.10um的厚度，例如，约0.01um到约0.05um。在一些实施例中，隔离层312由两个或两个以上制造步骤形成，但形成大体上连续的层。
39.栅极314放置在隔离层312上，使得其填充在衬底材料304中形成的沟槽结构308。因此，栅极314在隔离层312的相对侧上与每一侧壁部分310介接。栅极314至少部分地由导电材料(例如多晶硅、金属或其它导电材料)形成。在一个实施例中，对于n通道晶体管，栅极314由n型掺杂多晶硅形成。在一个实施例中，对于p通道晶体管，栅极314由p型掺杂多晶硅形成。栅极314包含邻近衬底材料304的正面318形成的平面部分和延伸到沟槽结构308中的沟槽部分。
40.隔离植入物322是衬底材料304的可选掺杂部分，其将电子通道与光电二极管306隔离。例如，隔离植入物322放置在沟槽结构308的相对侧上的衬底材料304中，使得隔离植入物322放置在沟槽结构308与光电二极管306之间。一些实施例具有单个隔离植入物322，例如，耦合到单个光电二极管306的晶体管300。隔离植入物322的组合物可在不同实施例之间变化。例如，在放置在n型衬底材料304中或放置在n型光电二极管306之间的晶体管300中，隔离植入物322可各为与衬底材料304具有相同导电类型的隔离植入物，例如p型隔离植入物，例如高浓度p型隔离植入物。在晶体管300放置在n型衬底材料304中的一些实施例中，隔离植入物322可各为n型隔离植入物。在一些实施例中，隔离植入物322包含在衬底材料304中放置在隔离层312与光电二极管306之间的高度集中的钉扎层。
41.可选间隔件324放置在栅极314周围，例如，以改进晶体管300的电流和电压参数的配置。在一些实施例中，间隔件324大体上环绕栅极314。在一些实施例中，间隔件324由类似于隔离层312的电介质材料形成。间隔件324可为由氧化物、氮化物或其组合形成的单层或多层堆叠结构。
42.可选的接触插头326和接触垫328(例如)通过金属互连结构将晶体管300电连接到电压源。在晶体管300是源极跟随器晶体管的一些实施例中，接触插头326和接触垫328将晶体管300电连接到浮动扩散(例如，图2的浮动扩散206)。在晶体管300是行选择晶体管的一些实施例中，可能不存在连接到栅极314的接触插头326或接触垫328。此外，至少一个可选电介质层330(例如，层间电介质)进一步将晶体管300与像素的周围元件和像素放置其中的图像传感器绝缘。电介质层330由与隔离层312的电介质材料类似或相同的电介质材料(例如氧化硅)形成。
43.在使用中，上述结构产生晶体管300，其具有作为多边形沟槽结构308的侧壁部分310的侧壁尺寸的函数的有效通道宽度。即，有效通道宽度至少与侧壁部分310的个别侧壁尺寸的总和一样大。有利地，有效通道宽度可比平面通道宽度320更宽，此在没有更大像素尺寸的情况下实现更大的gm。在图4中，有效通道宽度至少与d1+d2+d3+d4+d5一样宽，其比平面通道宽度320更宽。在图3及图4中展示的结构的一个实例中，d1＝d2＝约0.150um，d3＝d4＝约0.070um，且d5＝约0.040um，从而产生至少约0.480um的有效通道宽度。给定约0.200um的平面通道宽度320，这是有效通道宽度比平面通道宽度增加2.4倍，而像素宽度没有对应增加。在沟槽结构308不具有底部侧壁部分310的一些实施例中，有效通道宽度至少约为d1+d2+d3+d4。在例如图3的晶体管300的一些实施例中，电子通道穿过每个侧壁部分310的整体。在一些实施例中，电子通道穿过一些侧壁部分310的整体，但仅穿过其它侧壁部分310的部分。在一些实施例中，电子通道穿过每一侧壁部分310的至少部分。在一些实施例中，利用选择性植入到衬底材料304中以实现这些变化。
44.图5展示根据本公开的教示形成的电路500的代表性部分的一个实例的横截面。图
像传感器(例如，图1的图像传感器100)和/或像素(例如，图2的像素200)可包含电路500的经说明部分。图5展示沿着垂直于通道宽度平面(例如图3的通道宽度平面302)的通道长度平面502的电路500。
45.电路500具有第一晶体管及第二晶体管，其两者具有类似于图3的晶体管300的构造。第一晶体管和第二晶体管经配置以经由形成在衬底材料504(例如，硅衬底材料)中的多个植入物536彼此电通信并且与多个电压源电通信。在一些实施例中，第一晶体管和第二晶体管具有共同的有效通道宽度。在一些实施例中，第一晶体管和第二晶体管具有不同的有效通道宽度。
46.在一些实施例中，图5的第一晶体管是源极跟随器晶体管506，且第二晶体管是行选择晶体管526，其两者都是根据本公开的教示形成。在一些实施例中，第一晶体管及/或第二晶体管为不同晶体管，例如，图像传感器的复位晶体管或另一晶体管。正电源电压518、负电源电压520和接地522经由对应接触垫和接触插头可操作地连接到电路500。在具有晶体管的不同选择及/或布置的实施例中，电路500可具有额外、更少及/或不同的电压源。在一些实施例中，植入物536是形成于p型硅衬底材料504中(例如，形成于衬底材料504的p型阱中)的n型植入物(例如，高浓度n型植入物)，以形成用于第一晶体管和第二晶体管的源极和漏极区域。在一些实施例中，极性可颠倒；例如，植入物536是形成在n型衬底材料504中的p型植入物。
47.图6展示根据本公开的教示形成的电路500的代表性部分的另一实例的横截面。源极跟随器晶体管506具有类似于图3的晶体管300的构造。即，源极跟随器晶体管506形成在衬底材料504中，且可操作地耦合到多个光电二极管，所述光电二极管也形成在衬底材料504中，但是归因于其置于不同的平面中而未在图5中展示。源极跟随器晶体管506包含形成在衬底材料504中且在通道长度平面502中具有多边形横截面的沟槽结构508，所述多边形横截面界定关于图6所描述的衬底材料504的许多侧壁部分。因为源极跟随器晶体管506具有类似于图3的晶体管300的结构，所以沟槽结构508在通道宽度平面中也具有多边形横截面，这在图5中未展示。隔离层512放置在衬底材料504上，使得其延伸到沟槽结构508中，且邻近每一侧壁部分放置。栅极514放置在隔离层512上且延伸到沟槽结构508中。可选间隔件524放置在栅极514周围以进一步改进晶体管性能。
48.行选择晶体管526也具有类似于图3的晶体管300的构造，且在衬底材料504中形成为与源极跟随器晶体管506电通信。特定来说，行选择晶体管526包含形成在衬底材料504中且在通道长度平面502中具有多边形横截面的沟槽结构508，所述多边形横截面界定关于图6所描述的衬底材料504的许多侧壁部分。因为行选择晶体管526具有类似于图3的晶体管300的构造，所以沟槽结构528在通道宽度平面中也具有多边形横截面，这在图5中未展示。放置在衬底材料504上的隔离层512也延伸到沟槽结构528中，且邻近每一侧壁部分放置。栅极534放置在隔离层512上且延伸到沟槽结构528中。可选间隔件524放置在栅极514周围以进一步改进性能。
49.可选电介质层530(例如，层间电介质)以将源极跟随器晶体管506和行选择晶体管526与电路500的周围元件绝缘的配置放置在栅极514及栅极534上方。
50.如在图5及图6中展示，沟槽结构508及沟槽结构528两者在通道长度平面502中具有多边形横截面。如上文提及，沟槽结构508及沟槽结构528两者在通道宽度平面中也具有
多边形横截面。与图3的沟槽结构308类似，沟槽结构508和沟槽结构528的通道长度平面502中的多边形横截面分别在靠近栅极514和栅极534的衬底材料504中产生若干侧壁部分510。源极跟随器晶体管506和行选择晶体管526中的每一者的电子通道穿过这些侧壁部分510。
51.在图5及图6中，沟槽结构508及沟槽结构528具有类似多边形横截面，但尺寸不同。即，两个多边形横截面形成至少四个侧壁部分510或至少五个侧壁部分510。另外，两个多边形横截面具有5边菱形形状，各具有相对于衬底材料504的背面516呈对角的若干侧壁部分510及与背面516大致平行的底部侧壁部分510。在一些实施例中，沟槽结构508和沟槽结构528具有相同的多边形横截面形状和相同的尺寸。在一些实施例中，沟槽结构508和沟槽结构528中的一者或两者具有与图5及图6所展示不同的侧壁尺寸或比例的侧壁部分。在一些实施例中，源极跟随器晶体管506和行选择晶体管526具有共同的有效通道宽度。在一些实施例中，源极跟随器晶体管506和行选择晶体管526具有不同的有效通道宽度。例如，在一些实施例中，行选择晶体管526具有比源极跟随器晶体管506更小的有效通道宽度。
52.在一些实施例中，对角侧壁部分510来源于用于形成沟槽结构508及沟槽结构528的至少部分的各向同性工艺(例如，湿蚀刻工艺)。在一些实施例中，利用相同的各向同性工艺来形成沟槽结构508和沟槽结构528的至少部分。在此类实施例中，沟槽结构508和沟槽结构528的侧壁部分510中的一或多者(例如，每一沟槽结构508和沟槽结构528的两个或两个以上侧壁部分)相对于背面516形成约40度到约60度之间(例如，约54度)的共同角度α(例如，图3中展示的角度α)。在一些实施例中，沟槽结构508和/或沟槽结构528具有不同的多边形横截面，例如没有底部侧壁部分510的4边菱形。
53.虽然侧壁部分510促成增加的有效通道宽度(如图3中展示)，但是源极跟随器晶体管506和行选择晶体管526中的每一者的通道长度保持不受多边形横截面的影响，因为电子通常平行于通道长度平面502移动。因此，源极跟随器晶体管506和行选择晶体管526具有分别对应于栅极514和栅极534的平面长度的通道长度。此特性组合(即，增加的有效通道宽度和有限的通道长度)有利地促成增加的gm，而不会增加非预期短通道效应或rts的可能性。
54.图7到图10说明根据本公开的教示的制造用于图像传感器及/或像素的晶体管700的代表性方法的一个实例。关于此代表性方法所利用以及具有用于描述图1到图6的代表性图像传感器、像素和晶体管的结构术语的共同名称的术语与所述术语具有共同的含义。在一些实施例中，图7到图10的方法用于形成源极跟随器晶体管及/或行选择晶体管。在一些实施例中，在源极跟随器晶体管的第一例子中且在行选择晶体管的第二例子中(在与第一例子相同或大体上相同的时间)执行下列的每一步骤，以便在共同衬底材料上形成两个晶体管。因此，图7到图10的方法可在源极跟随器晶体管的第一例子中执行，且大体上与第一例子同时在行选择晶体管的第二例子中执行。代表性方法可包含，或者可经修改以包含一或多个步骤，以根据上文提供的所述元件的描述赋予结构元件一或多个性质(例如，尺寸)。
55.参考图7(在通道宽度平面702中取得)，提供衬底材料704。在衬底材料704中形成一或多个光电二极管706，且在衬底材料704上(例如，在衬底材料704的正面上)形成隔离层712。在衬底材料704中形成凹陷732，例如，至约为0.030um到约0.100um的深度b。在一些实施例中，使用各向异性工艺(例如，干蚀刻工艺)来形成凹陷732。凹陷732在通道宽度平面702中延伸，而且也在源极与漏极之间在通道长度方向上延伸。在一些实施例中，方法包含使用掩模734来界定栅极区域，即，在平面通道宽度方向和通道长度方向上的凹陷732的尺
寸。光刻工艺或类似工艺可用于形成掩模734。在形成凹陷732之后，移除掩模734。
56.参考图8，通过使用各向同性工艺(例如利用nh4oh、四甲基氢氧化铵或类似蚀刻剂的湿蚀刻工艺)将凹陷732从深度b加深到深度a而在衬底材料704中形成沟槽结构708。在一些实施例中，深度a为约0.150um到约0.200um。各向同性工艺在许多方向上从衬底材料704移除材料，借此使沟槽结构708在通道宽度平面702中增大，使得其形成多边形横截面。在一些实施例中，各向同性工艺以相对于衬底材料704的背表面716的约40度到约60度或另一角度α(例如54度)从衬底材料704移除材料。作为各向同性工艺的结果，沟槽结构708在通道宽度平面702中具有多边形横截面，例如，图8中展示的5边菱形。此外，各向同性工艺在沟槽结构708中形成多个侧壁部分710，此赋予沟槽结构708相对较大的有效通道宽度。在一些实施例中，各向同性工艺作为时间的函数被控制，(例如)以实现具有期望边侧壁部分尺寸的多边形横截面。在一些实施例中，湿蚀刻工艺包含控制通道宽度平面702中的蚀刻速率比。在形成沟槽结构708之后，衬底材料704可植入有一或多个植入物，(例如)以将电子通道与邻近光电二极管绝缘。在一些实施例中，衬底材料704植入有p型植入物(例如，pw植入物)。
57.参考图9，在形成沟槽结构708之后，隔离层712的栅极部分形成在衬底材料704上，使得其延伸到沟槽结构708中，且邻近每一侧壁部分710放置。隔离层712的栅极部分可由与隔离层712相同或相似的材料形成，并且在衬底材料704上形成连续的隔离层712。在形成隔离层712之后，通过在隔离层712上沉积导电材料(例如，多晶硅、金属等)，填充沟槽结构708并覆盖对应于栅极区域736的衬底材料704的至少部分而在隔离层712上形成栅极714。栅极714包含在隔离层712上邻近衬底材料704的表面形成的平面部分和延伸到沟槽结构708中的沟槽部分。
58.参考图10，栅极714经重新塑形并重新定大小到其最终配置，例如，使用光刻工艺来移除栅极714的多余材料，使得栅极714占据栅极区域736。任选地，间隔件724通过光刻和电介质材料沉积工艺在栅极714的相对侧或周围形成。在一些实施例中(例如，当晶体管700是源极跟随器晶体管时)，形成接触插头726和接触垫728，(例如)以将晶体管700电连接到电压源。任选地，在栅极714上方放置例如层间电介质的电介质层730，(例如)以便将晶体管700与像素的周围元件和像素放置其中的图像传感器绝缘。可选隔离层722可经形成以将电子通道与晶体管700的其它元件隔离。
59.图11是代表性方法1100的流程图，所述方法总结如应用于在共同衬底材料上同时形成行选择晶体管和源极跟随器晶体管的图7到图10的方法。在说明的方法中，关于行选择晶体管执行的步骤与关于源极跟随器晶体管的对应步骤大体上同时执行(即，通过相同的基本过程，而不对过程步骤、方法等进行明显更改)。尽管以下描述涉及若干离散步骤，但是所描述的动作可在更多或更少的步骤内执行。
60.在步骤1102，提供源极跟随器晶体管和行选择晶体管两者共同的衬底材料，并且在衬底材料上形成隔离层。
61.在步骤1104，在衬底材料上方界定分别对应于行选择晶体管和源极跟随器晶体管的第一栅极区域和第二栅极区域。由光刻工艺(或类似工艺)形成的掩模可用于界定可具有相同或不同尺寸的第一和第二栅极区域。
62.在步骤1106，例如用各向异性工艺在对应于第一栅极区域的衬底材料中形成第一凹陷。第一凹陷形成到第一深度b。第二凹陷也形成于对应于第二栅极区域的衬底材料中。
第二凹陷形成到第一深度b'。第一深度b和b'可相同或不同。
63.在步骤1108，第一沟槽结构(对应于行选择晶体管)通过使用各向同性工艺(例如，湿蚀刻工艺)加深第一凹陷而在衬底材料中形成到第二深度a。第二沟槽结构(对应于源极跟随器晶体管)通过将第二凹槽加深到第二深度a'而在衬底材料中形成。第二深度a和a'可相同或不同。
64.在步骤1110，形成隔离层的第一栅极部分和隔离层的第二栅极部分，使得其分别延伸到第一沟槽结构和第二沟槽结构中。隔离层的栅极部分与步骤1102的先前形成的隔离层形成连续隔离层。
65.在步骤1112，在第一沟槽结构中形成第一栅极，且在第二沟槽结构中形成第二栅极。第一栅极和第二栅极中的每一者具有形成在衬底材料704的表面上的平面部分和分别延伸到第一沟槽结构和第二沟槽结构中的沟槽部分。
66.在可选步骤1114，在相对侧上或第一栅极周围形成第一间隔件。类似地，可在相对侧上或第二栅极周围形成可选第二间隔件。在一些实施例中，方法包含形成第一间隔件，而不是第二间隔件，或反之亦然。在一些实施例中，方法不包含形成第一间隔件或第二间隔件。在一些实施例中，相对于对应于源极跟随器晶体管的第二栅极形成接触插头和接触垫(或其它接触结构)。可选电介质层(例如，层间电介质)放置在第一栅极和第二栅极上方。
67.因此，本公开提供晶体管，其具有相对于平面通道宽度增加的有效通道宽度，而不增加通道长度，此在不增加随机电报信号、短通道效应和其它有害特性的可能性的情况下实现更高的gm。本文提供的晶体管在不增加像素大小的情况下也实现更高的gm。
68.本发明的所说明实例的以上描述(包含在摘要中描述的内容)并不希望是穷举的或将本发明限制于所揭示的精确形式。虽然在本文中出于说明的目的描述本发明的特定实例，但如相关领域的技术人员将认识到，各种修改在本发明的范围中是可能的。
69.鉴于以上具体实施方式，可对本发明做出这些修改。用于下列权利要求书中的术语不应被解释为将本发明限制于说明书中揭示的特定实例。而是，完全通过下列权利要求书确定本发明的范围，其将根据权利要求书解译的既定原则进行解释。