一种功率模块的结构设计及其实现方法

1.本发明涉及一种功率模块，尤其涉及一种运用于高速开关和高频领域的碳化硅功率模块的结构设计及其实现方法。


背景技术：

2.大功率、高频以及高速度开关是碳化硅器件的主流发展趋势，充分发挥碳化硅大功率器件高速开关和高频运行的性能优势正成为碳化硅器件扩大市占的核心优势。功率模块方案成为碳化硅器件的大功率化的必经之路，大功率意味着模块内部并联的芯片数量更多，如果这些并联芯片的栅
‑
源极路径彼此之间出现较大的差异，那么碳化硅功率模块在高速开关和高频运用中并联芯片在开关瞬态容易出现不均流的问题。
3.寻找一个优化的结构设计或者功率芯片并联路径布局方案对于充分发挥碳化硅功率模块的高速开关和高频运行的性能优势来说非常的必要。因此，提高碳化硅功率模块内部并联芯片栅
‑
源极路径之间或者漏
‑
源极路径之间的对称性和均一性成为提高功率模块在开关瞬态的动态均流的重要方法。


技术实现要素：

4.为了解决上述现有技术的一个或多个技术问题，本发明提出了一种运用于高速开关和高频领域的碳化硅功率模块的栅
‑
源极路径的实现方案及其结构设计，即上下桥差异化的栅
‑
源极路径布线和电阻相结合的模块设计方案。
5.根据本发明一实施例提出了一种功率模块，包括：热沉底板；第一焊料层，位于热沉底板上表面；dbc结构，位于所述第一焊料层上表面，其中的dbc结构包括下层铜箔、中间陶瓷层和上层铜箔；第二焊料层，位于dbc结构上层铜箔的上表面；功率芯片，位于第二焊料层上表面；以及半桥拓扑结构电路，位于dbc结构中间陶瓷层的上方，包括功率芯片、金属引线、信号端子、铜桥以及dbc结构上层铜箔中的栅极条和源极条；其中所述的功率模块的栅
‑
源极路径包括信号端子、栅极条、源极条、栅极电阻和金属引线，其中上桥栅
‑
源极路径的布局方案中栅极条和源极条呈“i”形布局，下桥栅
‑
源极路径的布局方案中栅极条和源极条呈“t”形布局。
6.进一步地，其中上桥栅
‑
源极路径的布局方案中栅极条和源极条平行于功率模块的短轴中心线且紧挨着功率模块信号端子布局；下桥栅
‑
源极路径的布局方案中与模块长轴中心线平行且紧挨模块长轴中心线的栅极条和源极条将栅源极控制信号由信号端子引到功率模块的下桥区域，栅源极控制信号到达下桥区域后再通过与模块短轴中心线平行的栅极条和源极条将栅源极控制信号引入到下桥的功率芯片。
7.进一步地，其中功率模块中单一桥臂对应的dbc结构上层铜箔图案设计，其包括布局功率芯片和布局栅
‑
源极路径以及布局其它结构的dbc结构上层铜箔所组合成的图案设计。
8.进一步地，其中所述功率模块的栅
‑
源极路径的布局方案和结构设计所对应的全
部dbc结构的上层铜箔所组合成的图案设计。
9.进一步地，其中栅极电阻布局于栅极条上，每个栅极电阻都对应一个功率芯片，且上桥的功率芯片的栅极电阻的阻值不低于下桥的功率芯片所对应的栅极电阻的阻值。
10.进一步地，其中功率模块内部栅
‑
源极路径中，栅源极控制信号在未到达芯片并联路径前布局一个单一的栅极电阻，且上桥栅
‑
源极路径中该单一的栅极电阻的阻值不低于下桥中对应的单一的栅极电阻的阻值。
11.根据本发明又一实施例提出了一种功率模块，包括：热沉底板；第一焊料层，位于热沉底板上表面；dbc结构，位于所述第一焊料层上表面，其中的dbc结构包括扩下层铜箔、中间陶瓷层和上层铜箔；第二焊料层，位于dbc结构上层铜箔的上表面；功率芯片，位于第二焊料层上表面；以及半桥拓扑结构电路，位于dbc结构中间陶瓷层的上方，包括功率芯片、金属引线、信号端子、铜桥以及dbc结构上层铜箔中的栅极条和源极条；其中上桥栅
‑
源极路径的布局方案中栅极条和源极条平行于功率模块的短轴中心线且紧挨着功率模块信号端子布局；下桥栅
‑
源极路径的布局方案中与模块长轴中心线平行且紧挨模块长轴中心线的栅极条和源极条将栅源极控制信号由信号端子引到功率模块的下桥区域，栅源极控制信号到达下桥区域后再通过与模块短轴中心线平行的栅极条和源极条将栅源极控制信号引入到下桥的功率芯片。
12.本发明提出的功率模块的栅
‑
源极路径的布局方案及其结构设计，可以布局上桥的栅
‑
源极路径中栅极条和源极条均呈“i”形平行于模块短轴中心线且紧挨信号端子布局，每个功率芯片对应的栅极电阻布局在栅极条上；下桥的栅
‑
源极路径中栅极条和源极条均呈“t”形对称分布于模块长轴中心线两侧。所述功率模块栅
‑
源极路径布局方案及其结构设计改善了碳化硅功率模块的动态均流特性。相比驱动电路pcb层级的优化设计解决方案，本发明具有容易实施且成本较低的优点，对于碳化硅功率模块进入电动汽车、电力机车等高频大功率应用场景有显著的实用价值。
附图说明
13.图1为根据本发明一实施例的功率模块的结构设计示意图1000；
14.图2为根据本发明一实施例的模块横截面结构示意图2000；
15.图3为根据本发明一实施例的功率模块的电路拓扑结构示意图3000；
16.图4为根据本发明一实施例的功率模块的栅
‑
源极路径设计的平面布局结构示意图4000。
具体实施方式
17.下面将结合附图详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了便于对本发明的透彻理解，阐述了大量特定细节。然而，本领域普通技术人员可以理解，这些特定细节并非为实施本发明所必需。此外，在一些实施例中，为了避免混淆本发明，未对公知的电路、材料或方法做具体描述。
18.在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。
因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图均是为了说明的目的，其中相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
19.本发明所述的功率模块所使用的功率芯片种类上包括但不限于碳化硅基(sic)功率芯片，也包括硅基(si)功率芯片、其他的宽禁带半导体基(wide band
‑
gap semiconductor)功率芯片，比如氮化镓基(gan)功率芯片、金刚石基(diamond)功率芯片等。
20.图1所示为本发明一实施例的功率模块的结构设计示意图1000，所述功率模块包括“dc+”功率电极1、“dc
‑”
功率电极2、“ac”功率电极3、上桥栅极信号端子4、上桥源极信号端子5、下桥栅极信号端子6、下桥源极信号端子7、连接上桥和下桥的铜桥8、金属引线9、热沉底板10、功率芯片50、功率芯片51、栅极电阻55、上桥栅
‑
源极路径中的栅极条101、下桥栅
‑
源极路径中的源极条302、下桥栅
‑
源极路径中的栅极条301、以及实现功率电极和dbc结构电气连接的焊料层结构211等。此外，功率模块的结构还包括覆盖于如图1所述的功率芯片、dbc结构上铜层或者热层板上方的绝缘覆盖物和热固性塑料外壳等附属结构。
21.信号端子(如图1中的4、5、6和7)并列的布局在功率模块的侧边且与模块短轴中心线平行，功率电极(如功率模块结构设计示意图1000中的功率电极1、2和3)并列地布局在模块长轴的中心线位置。
22.图2所示为功率模块的横截面结构示意图2000，由下往上依次为热沉底板10、第一焊料层20、dbc下层铜箔层30、dbc中间陶瓷层31、dbc上层铜箔层32、第二焊料层40和功率芯片50。
23.本发明一实施例所述的功率模块中第一焊料层20位于热沉底板10的上表面；dbc结构位于第一焊料层20的上表面，其中dbc结构为覆铜陶瓷板(direct bond copper，dbc)，其主要包括下层铜箔30、中间陶瓷层31和上层铜箔32；第二焊料层40位于dbc上层铜箔32的上表面；功率芯片50和功率芯片51位于第二焊料层40的上表面。
24.功率模块的半桥拓扑电路结构包括上桥的栅极信号端子4、上桥源极信号端子5、下桥栅极信号端子6、下桥的源极信号端子7、实现上桥和下桥连接的铜桥8、功率芯片50和51、金属引线9和dbc上层铜箔结构中的栅极条、源极条、“dc+”功率电极1、“dc
‑”
功率电极2和“ac”功率电极3，该半桥拓扑电路位于dbc结构中间陶瓷层31的上方。
25.图3所示为功率模块的半桥电路拓扑结构示意图3000，端口“dc+”和端口“dc
‑”
分别用于连接直流母线的高电位和低电位，分别对应功率模块的“dc+”功率电极1和“dc
‑”
功率电极2；而端口“ac”主要用于输出交流电流信号“ac”，对应功率模块的“ac”功率电极3。虚线框结构21为上桥的功率芯片，并联数n代表功率芯片的并联数为n。半桥电路拓扑结构的上桥包括端口“dc+”、n个并联的结构21、端口“ac”和相互之间的连接线。虚线框结构22为下桥的功率芯片，并联数n代表下桥功率芯片的并联数为也是n。半桥电路拓扑结构的下桥包括端口“ac”、n个并联的结构22、端口“dc
‑”
和相互之间的连接线。
26.半桥拓扑电路中的上桥或者下桥也被称为半桥电路的桥臂，因此，半桥电路也被认为是包括两个桥臂，其中一个桥臂为上桥，另外一个桥臂为下桥。
27.图4所示为本发明一实施例的功率模块的栅
‑
源极路径设计的平面布局结构示意
图4000。上桥栅
‑
源极路径包括栅极信号端子4、栅极条101、栅极条201、栅极电阻55、功率芯片50、功率芯片51、源极条102、源极条202、源极信号端子5和金属引线。下桥栅
‑
源极路径包括栅极信号端子6、栅极条203、栅极条401、栅极条301、栅极电阻55、功率芯片50、功率芯片51、源极条103、源极条302、源极条402、源极信号端子7和金属引线。
28.上桥栅
‑
源极路径的布局方案中dcb结构100中的栅极条101和dbc结构200中的栅极条102通过金属引线实现电气连接，两栅极条101和201均平行于功率模块的短轴中心线；同样的，dcb结构100中的源极条102和dbc结构200中的源极条202，也通过金属引线实现电气连接，两源极条也平行于功率模块的短轴中心线。上桥的dbc结构100和dbc结构200中的栅极条和源极条呈“i”形紧挨信号端子(如图4中的信号端子4、5、6和7所示)布局，平行于模块短轴中心线的同时，对称的分布于模块长轴中心线的两侧。
29.下桥栅
‑
源极路径的布局方案中dcb结构100中的栅极条203和dbc结构400中的栅极条401通过金属引线实现电气连接，将控制信号由下桥信号端子6引入到功率模块的下桥的功率芯片，然后再通过dbc结构400中的源极条402和dbc结构300中的源极条302，以及上桥的dcb结构100中的源极条103，将电信号返回到下桥的源极信号端子7。
30.下桥栅
‑
源极路径中栅极条和源极条整体呈“t”形布局，其中栅极条203和源极条103平行于模块的长轴中心线，并对称的分布在模块长轴中心线两侧，实现将栅源极控制信号传输到下桥；栅源极控制信号到达下桥区域后再通过与模块短轴中心线平行的栅极条和源极条将栅源极控制信号引入到下桥的功率芯片。如图4所示的直角弯折状的栅极条401和源极条302中较短的边均平行于模块的短轴中心线，且对称的分布于模块长轴中心线的两侧，实现将栅源极控制信号引入到下桥的功率芯片。dbc结构200中的栅极条203和dbc结构400中的栅极条401组成下桥栅
‑
源极路径“t”形图案的一半，dbc结构100中的源极条103和dbc结构300中的源极条302组成下桥栅
‑
源极路径“t”形图案的另外一半，两半图案对称的分布于模块长轴中心线两侧，共同的组成下桥栅
‑
源极路径的布局特征。
31.如图4所示，上桥栅
‑
源极路径的布局方案中栅极条和源极条平行于功率模块的短轴中心线且紧挨着输入信号端子布局；下桥栅
‑
源极路径的布局方案中与模块长轴中心线平行且紧挨模块中心线的栅极条和源极条将栅源极控制信号由输入信号端子引到功率模块下桥区域，到达下桥区域后再通过与模块短轴平行的栅极条和源极条将栅源极控制信号引入到下桥的功率芯片。
32.如图4所示，本发明一实施例所述的功率模块的栅
‑
源极路径可以包括四个dbc结构中的栅极条和源极条，这四个dbc结构分别是dbc结构100、dbc结构200、dbc结构300和dbc结构400。
33.本发明一实施例所述的栅
‑
源极路径的设计，包括栅
‑
源极路径的布局方案和dbc结构上层铜箔图案的设计。其中dbc结构上层铜箔图案包括布局功率芯片和布局栅
‑
源极路径以及布局其它结构的dbc结构上层铜箔所共同组成的图案。
34.本发明一实施例所述的功率模块的dbc结构的上层铜箔(对应于图2中的结构32)，包括之前所述的栅极条(比如101、201、203、301和401)和源极条(比如102、202、103、302和402)外；也包括布局功率芯片50和功率芯片51的矩形状结构，比如图4所示的dbc结构100中的矩形结构105、dbc结构200中的矩形结构205、dbc结构300中的矩形结构305和dbc结构400中的矩形结构405；还包括布局其他结构的dbc结构上层铜箔，比如图4中的矩形状结构106、
矩形状结构306和矩形状406。
35.dbc结构上层铜箔结构32的图案设计由布局功率芯片50和51的矩形状结构105、205、305和405，实现控制信号传输功能的栅极条和源极条、以及布局其它结构的矩形状结构106、306和406的图样等共同组成。
36.dbc结构100的上层铜箔层布局图案是指由栅极条101、源极条102、布局功率芯片的矩形状结构105以及布局其它结构的矩形状106等组合而形成的图案。dbc结构200的上层铜箔层布局图案是指由栅极条201、源极条202、布局功率芯片的矩形状结构205以及布局其它的结构的矩形状结构等组合而形成的图案。dbc结构300的上层铜箔层布局图案是指由栅极条301、源极条302、布局功率芯片的矩形状结构305以及布局其它结构的矩形状结构306等组合而形成的图案。dbc结构400的上层铜箔层布局图案是指由栅极条401、源极条402、布局功率芯片的矩形状结构405以及布局其它结构的矩形状结构406等组合而形成的图案。
37.上桥对应的dbc结构的上层铜箔图案设计是指由dbc结构100和dbc结构200的上层铜箔图案共同组成的布局图案设计；下桥对应的dbc结构的上层铜箔图案设计是指由dbc结构300、dbc结构400的上层铜箔图案以及dbc结构200中的栅极条203、dbc结构100中的源极条103等共同组成的布局图案设计。
38.本发明所述的功率模块的栅
‑
源极路径的布局方案和结构设计所对应的全部dbc结构的上层铜箔所组合成的图案设计，包括上桥所对应的dbc结构上层铜箔图案和下桥所对应的dbc结构上层铜箔图案设计。其特征包括布局栅
‑
源极路径的上层铜箔图案相对于功率模块中心线的对称性布局，也包括布局功率芯片的上层铜箔图案相对于模块长轴中性线的对称性布局，还包括布局其它结构的上层铜箔图案相对于功率模块中心线的对称性布局。
39.本发明所述的功率模块的栅
‑
源极路径中还包括栅极电阻的布局设计，栅极电阻布局在栅极条上，且每个栅极电阻对应一个功率芯片。在同一个桥臂内，栅极电阻的规格相同，但是用于上桥的栅极电阻的阻值不低于下桥中的栅极电阻的阻值。
40.如图4所示的本发明一实施例中所述的栅极电阻是贴片电阻，栅极电阻均被布局在栅极条上，栅极电阻的一端和栅极条使用类似锡焊的方式连接，而栅极电阻的另一端使用和芯片互连用的引线键合工艺实现连接。本发明所述的栅极电阻也可以是其它类型的电阻，栅极电阻两端和dbc结构上层铜箔的连接方式也可以是其它方式。
41.本发明所述的栅极电阻设计方案，还包括栅极电阻可以布局在栅
‑
源极路径的其他区域、可以使用其他类形的电阻和上桥的栅极电阻的阻值不低于下桥的栅极电阻的阻值。
42.本发明所述的功率模块内部栅
‑
源极路径中的栅极电阻也可以只采用了一个总的栅极电阻，该栅极电阻可以布局在栅源极控制信号未到达功率芯片并联路径前的路径中，比如，下桥栅
‑
源极路径中在栅极条203和栅极条401相互连接的区域布局栅极电阻。
43.虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。