显示面板和显示装置的制作方法

1.本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。


背景技术：

2.显示面板目前被广泛的应用于手机、掌上电脑等便携式电子产品中，例如：薄膜晶体管液晶显示器(thin film transistor
‑
liquid crystal display，tft
‑
lcd)、有机发光二极管显示器(organic light emitting diode，oled)、低温多晶硅(low temperature poly
‑
silicon，ltps)显示器以及等离子体显示器(plasma display panel，pdp)等。
3.显示器诸如有机发光二极管显示器具有基于发光二极管的显示器像素阵列。在这种类型的显示器中，每个显示器像素包括发光二极管和用于控制向发光二极管施加信号的薄膜晶体管。薄膜显示驱动器电路通常被包括在显示器中。例如，显示器上的栅极驱动器电路和解复用器电路可由薄膜晶体管形成。
4.目前随着显示技术的发展，在市场竞争的推动下，显示效果更优越、的显示装置受到了越来越多的追捧。而显示器的像素密度(pixels per inch也叫像素密度，表示每英寸范围所拥有的像素数量)已成为衡量显示器显示效果的一项重要指标，ppi数值越高，即代表显示屏能够以越高的密度显示图像，拟真度就越高。
5.因此，如何进一步提升显示面板的ppi，进而使显示效果更优越，使产品更具有优势，是本领域技术人员亟待解决的技术问题。


技术实现要素：

6.有鉴于此，本发明提供了一种显示面板和显示装置，以解决现有技术中显示器的像素密度得不到进一步提高，显示效果有待改进的问题。
7.本发明公开了一种显示面板包括衬底基板；第一晶体管和第二晶体管，第一晶体管与第二晶体管形成于衬底基板上，第一晶体管包括第一有源层、第一栅极、第一源极和第一漏极，第一有源层包含硅；第二晶体管包括第二有源层、第二栅极、第二源极和第二漏极，第二有源层包含氧化物半导体；第一晶体管的沟道区的长度为l1，在垂直于衬底基板的方向上，第一栅极与第一有源层之间的间距为d1，第一面积s1＝l1
×
d1；第二晶体管的沟道区的长度为l2，在垂直于衬底基板的方向上，第二栅极与第二有源层之间的间距为d2，第二面积s2＝l2
×
d2；其中，s1＜s2；显示面板包括像素电路和为像素电路提供驱动信号的驱动电路，其中，驱动电路包括第二晶体管，像素电路包括第一晶体管或者驱动电路包括第一晶体管。
8.基于同一发明构思，本发明还公开了一种显示装置，该显示装置包括上述显示面板。
9.与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
10.本发明提供的显示面板，设置在垂直于衬底基板的方向上，第一晶体管的第一栅
极与第一有源层之间的间距为d1，第一面积s1＝l1
×
d1；第二晶体管的第二栅极与第二有源层之间的间距为d2，第二面积s2＝l2
×
d2；且s1＜s2，由于硅晶体管的第一晶体管具有较好的响应能力，因此为了充分提升显示面板的ppi，本发明利用硅晶体管和氧化物半导体晶体管各自的优势，将两种类型的晶体管的沟道区的长度也尽可能设计得小，从而有利于节省电路空间，进而有利于提升显示面板的ppi。本发明设置在垂直于显示面板的衬底基板的方向上，第一面积s1＜第二面积s2，其中，第一面积s1＝l1
×
d1，第二面积s2＝l2
×
d2，硅晶体管的第一晶体管的第一栅极与第一有源层之间的间距为d1，氧化物半导体晶体管的第二晶体管的第二栅极与第二有源层之间的间距为d2，从而可以充分利用硅晶体管与氧化物半导体晶体管各自的特点和优势，在保证晶体管稳定性和正常工作的同时，节省显示面板的空间，提升显示面板的ppi，进而有利于提升显示面板的显示品质，使显示效果更优越，使产品更具有竞争优势。
11.当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
12.通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
13.被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
14.图1是本发明实施例提供的显示面板的平面结构示意图；
15.图2是图1中a区域的局部膜层剖面结构图；
16.图3是图1中b区域的局部膜层剖面结构图；
17.图4是本实施例提供的驱动电路的一种电路连接框图；
18.图5是图2中第一晶体管和第二晶体管的俯视结构示意图；
19.图6是图3中第一晶体管和第二晶体管的俯视结构示意图；
20.图7是图1中a区域的另一种局部膜层剖面结构图；
21.图8是本发明实施例提供的一种像素电路的结构示意图；
22.图9是图8中的像素电路的工作时序图；
23.图10是图1中a区域的另一种局部膜层剖面结构图；
24.图11是图1中b区域的另一种局部膜层剖面结构图；
25.图12是图1中a区域的另一种局部膜层剖面结构图；
26.图13是图1中b区域的另一种局部膜层剖面结构图；
27.图14是本发明实施例提供的显示面板的另一种平面结构示意图；
28.图15是图14中的c区域的局部膜层剖面结构图；
29.图16是图14中的c区域的另一种局部膜层剖面结构图；
30.图17是图14中的c区域的另一种局部膜层剖面结构图；
31.图18是图14中的c区域的另一种局部膜层剖面结构图；
32.图19是图14中的c区域的另一种局部膜层剖面结构图；
33.图20是图14中的c区域的另一种局部膜层剖面结构图；
34.图21是图14中的c区域的另一种局部膜层剖面结构图；
35.图22是本发明实施例提供的显示面板的另一种平面结构示意图；
36.图23是图22中的d区域的局部膜层剖面结构图；
37.图24是本发明实施例提供的显示面板的另一种平面结构示意图；
38.图25是图24中的e区域的局部放大图；
39.图26是图24中的e区域的另一种局部放大图；
40.图27是本发明实施例提供的一种显示装置的平面结构示意图。
具体实施方式
41.现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
42.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
43.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
44.在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
45.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
46.请参考图1
‑
图3，图1是本发明实施例提供的显示面板的平面结构示意图，图2是图1中a区域的局部膜层剖面结构图，图3是图1中b区域的局部膜层剖面结构图(可以理解的是，图2和图3仅是示意性画出一个第一晶体管和一个第二晶体管的局部膜层图，是为了清楚示意第一晶体管和第二晶体管的技术特征，将第一晶体管和第二晶体管画在一起示意，并非表示显示面板中第一晶体管和第二晶体管的实际设置位置，具体实施时，第一晶体管和第二晶体管的设置位置和连接关系根据驱动电路和像素电路的布设而定)，本实施例提供的显示面板000，包括：衬底基板10；
47.第一晶体管20和第二晶体管30，第一晶体管20与第二晶体管30形成于衬底基板10上，第一晶体管20包括第一有源层201、第一栅极20g、第一源极20s和第一漏极20d，第一有源层201包含硅；第二晶体管30包括第二有源层301、第二栅极30g、第二源极30s和第二漏极30d，第二有源层301包含氧化物半导体；可选的，本实施例以第一晶体管20和第二晶体管30均为顶栅结构的晶体管为例进行示例说明，具体实施时，第一晶体管20和第二晶体管30还可以为其他底栅结构的晶体管等；
48.第一晶体管20的沟道区的长度为l1，在垂直于衬底基板10的方向z上，第一栅极20g与第一有源层201之间的间距为d1，第一面积s1＝l1
×
d1；
49.第二晶体管30的沟道区的长度为l2，在垂直于衬底基板10的方向z上，第二栅极30g与第二有源层301之间的间距为d2，第二面积s2＝l2
×
d2；其中，
50.s1＜s2；
51.显示面板000包括像素电路40和为像素电路40提供驱动信号的驱动电路50，其中，第一晶体管20和第二晶体管30可以为驱动电路中的晶体管，即驱动电路50包括第一晶体管
20或者第二晶体管30；此外，第一晶体管20和第二晶体管30也可以为像素电路中的晶体管，即像素电路包括第一晶体管20或者第二晶体管30，如第二晶体管30位于像素电路中，其可以为驱动晶体管，也可以为开关晶体管；
52.在一些可选的实施方式中，驱动电路50包括第二晶体管30，像素电路40包括第一晶体管20或者驱动电路50包括第一晶体管20。
53.具体而言，本实施例的显示面板000包括像素电路40和为像素电路40提供驱动信号的驱动电路50，可选的，驱动电路50可以为栅极驱动电路，用于为显示面板000的扫描线g提供扫描驱动信号，栅极驱动电路可在衬底基板10上形成，例如，设置于显示面板000的左边缘(可以理解的是，本实施例的图1仅以框图示例性画出一种驱动电路50在显示面板上的结构，但不仅限于此，本实施例对于驱动电路50的具体连接结构不作限定)和右边缘、仅在显示面板000的单个边缘上，或者在显示面板000中的其他位置。驱动电路50还可以为解复用器电路(未附图示意，解复用器电路可以位于显示面板000的绑定区与显示区之间)，用于将数据信号从绑定区的驱动芯片或柔性线路板解复用到多个对应的数据线s上。显示面板000可以包括多个显示像素400，每个显示像素400可以包括像素电路40，显示面板000的扫描线g和数据线s交叉绝缘限定出显示像素400所在的区域，可以理解的是，本实施例的图1未示意出像素电路40的连接结构，仅以框图表示，像素电路40可以为包括多个晶体管和存储电容的电路结构，本实施例不作具体限定，仅需满足能够为显示像素400提供显示驱动信号即可。本实施例的图2示意了驱动电路50包括第二晶体管30，像素电路40包括第一晶体管20，图3示意了驱动电路50包括第二晶体管30和第一晶体管20，具体实施时，像素电路40和驱动电路50的结构不仅限于此。本实施例对于像素电路40和为像素电路40提供驱动信号的驱动电路50的电路结构不作具体限定，仅需满足驱动电路50包括第二晶体管30，像素电路40包括第一晶体管20或者驱动电路50包括第一晶体管20，使显示面板000的衬底基板10上至少有两个类型的晶体管即可，具体实施时，可根据相关技术中，显示面板000为了实现显示功能所设计的像素电路和驱动电路的结构进行理解。
54.本实施例的第一晶体管20与第二晶体管30形成于衬底基板10上，第一晶体管20包括第一有源层201、第一栅极20g、第一源极20s和第一漏极20d，第一有源层201包含硅，即第一晶体管20为硅晶体管，硅可以使用低温方法来沉积的多晶硅，即ltps(low temperature poly
‑
silicon)或低温多晶硅。第一晶体管20的沟道区的长度为l1，其中，第一晶体管20的沟道区为第一晶体管20的第一有源层201与第一栅极20g交叠的区域，第一晶体管20的沟道区的长度即为第一晶体管20的沟道区在第一源极20s和第一漏极20d之间的电流传输方向上的长度。第二晶体管30包括第二有源层301、第二栅极30g、第二源极30s和第二漏极30d，第二有源层301包含氧化物半导体，即第二晶体管30为氧化物半导体晶体管，氧化物半导体材料如非晶态的氧化铟镓锌，即igzo(indium gallium zinc oxide)。第二晶体管30的沟道区的长度为l2，其中，第二晶体管30的沟道区为第二晶体管30的第二有源层301与第二栅极30g交叠的区域，第二晶体管30的沟道区的长度即为第二晶体管30的沟道区在第二源极30s和第二漏极30d之间的电流传输方向上的长度。
55.本实施例提供的显示面板000，设置在垂直于衬底基板10的方向z上，第一栅极20g与第一有源层201之间的间距为d1，第一面积s1＝l1
×
d1；第二栅极30g与第二有源层301之间的间距为d2，第二面积s2＝l2
×
d2；且s1＜s2，可选的，可以设置第一栅极20g与第一有源
层201之间的间距d1小于第二栅极30g与第二有源层301之间的间距d2，也可以设置第一晶体管20的沟道区的长度l1小于第二晶体管30的沟道区的长度l2，还可以设置第一栅极20g与第一有源层201之间的间距d1小于第二栅极30g与第二有源层301之间的间距d2，且第一晶体管20的沟道区的长度l1小于第二晶体管30的沟道区的长度l2，以实现第一面积s1小于第二面积s2。由于本实施例的第一晶体管20为硅晶体管，第二晶体管30为氧化物半导体晶体管，硅晶体管的第一晶体管20相对于氧化物半导体晶体管的第二晶体管30而言，第一晶体管20的载流子迁移速率较快，且第一晶体管20的第一有源层201包括硅，而第二晶体管30中的第二有源层301包括氧化物半导体，硅晶体管对于外界环境中的氢元素、水氧等没有氧化物半导体晶体管敏感，因此，可以将第一晶体管20的第一栅极20g与第一有源层201之间的间距d1设置的比第二晶体管30的第二栅极30g与第二有源层301之间的间距d2更小一些(如图2和图3所示)；由于硅晶体管的第一晶体管20具有较好的响应能力，因此，为了充分提升显示面板000的ppi，本实施例利用硅晶体管和氧化物半导体晶体管各自的优势，将两种类型的晶体管的沟道区的长度也(l1和l2)尽可能设计得小，从而有利于节省电路空间，进而有利于提升显示面板000的ppi(pixels per inch，像素密度，表示每英寸范围所拥有的像素数量)。本实施例设置在垂直于显示面板000的衬底基板10的方向z上，第一面积s1＜第二面积s2，其中，第一面积s1＝l1
×
d1，第二面积s2＝l2
×
d2，硅晶体管的第一晶体管20的第一栅极20g与第一有源层201之间的间距为d1，氧化物半导体晶体管的第二晶体管30的第二栅极30g与第二有源层301之间的间距为d2，从而可以充分利用硅晶体管与氧化物半导体晶体管各自的特点和优势，在保证晶体管稳定性和正常工作的同时，节省显示面板的空间，提升显示面板的ppi，进而有利于提升显示面板000的显示品质，使显示效果更优越，使产品更具有竞争优势。
56.需要说明的是，前述的以及后文中出现的沟道区的宽度和长度，其中，沟道区的长度指沟道区中的载流子在源极和漏极之间迁移的方向上的尺寸，如定义这一方向为第二方向，则沟道区的宽度指沟道区在第三方向上的尺寸，其中，第二方向可与第三方向垂直。
57.另外，需要说明的是，本实施例的图1
‑
图3仅是示例性画出了显示面板000的平面结构和局部膜层的剖面结构，显示面板000包括的结构不仅限于此，还可以包括其他能够实现显示面板相关功能的膜层结构，如各个绝缘层、发光层、电极层(有机发光显示面板)等，本实施例在此不作赘述，具体实施时，可参考相关技术中显示面板的结构进行理解。
58.在一些可选实施例中，请结合参考图1
‑
图3和图4，图4是本实施例提供的驱动电路的一种电路连接框图，本实施例中，驱动电路50包括输入模块501、逻辑传输模块502和输出模块503，输入模块501连接于输入端in与逻辑传输模块502之间，输出模块503连接于逻辑传输模块502与输出端out之间；逻辑传输模块502连接于高电平信号端vgh或者低电平信号端vgl，输出端out与像素电路40连接；其中，
59.逻辑传输模块502包括第二晶体管30或者输入模块501包括第二晶体管30，且输出模块503包括第一晶体管20。
60.本实施例解释说明了驱动电路50可以为栅极驱动电路，用于通过扫描线g与像素电路40连接，为像素电路40提供扫描驱动信号。驱动电路50可以包括输入模块501、逻辑传输模块502和输出模块503，输入模块501一端与驱动电路50的输入端in连接，另一端与逻辑传输模块502连接，输入端in可以通过连接驱动芯片或柔性线路板为输入模块501提供输入
信号；逻辑传输模块502连接于高电平信号端vgh或者低电平信号端vgl，一般包括与非门及或非门电路等，通常为高电平信号端vgh与低电平信号端vgl的选通电路；逻辑传输模块502另一端与输出模块503连接，输出模块503连接有驱动电路50的输出端out，输出端out与像素电路40连接，以实现通过驱动电路50为像素电路40提供扫描驱动信号。本实施例设置驱动电路50的逻辑传输模块502包括第二晶体管30，或者驱动电路50的输入模块501包括第二晶体管30，且输出模块503包括第一晶体管20，由于第一晶体管20的第一面积s1相对于第二晶体管30的第二面积s2较小，因此设置第一晶体管20的沟道区的长度l1更小，或者在垂直于衬底基板10的方向z上，第一栅极20g与第一有源层201之间的间距d1更小，均可以使第一晶体管20的第一面积s1更小，进而能够使得第一晶体管20的响应速度更快。而本实施例提供的驱动电路50中，对于输入模块501和逻辑传输模块502而言，尤其是逻辑传输模块502的与非门及或非门电路等，通常为高电平信号端vgh与低电平信号端vgl的选通电路，高电平信号端vgh与低电平信号端vgl的选通电路一般要求晶体管在截止状态下具有较低的漏电流，从而避免因晶体管漏电流的关系，导致逻辑信号传输之后对高电平信号、低电平信号有影响，而导致影响下一个节点信号的正常传递，因此，本实施例设置逻辑传输模块502包括氧化物半导体晶体管的第二晶体管30，输入模块501包括氧化物半导体晶体管的第二晶体管30，氧化物半导体晶体管在截止状态下具有较低的漏电流，因此可以避免因设置其他晶体管漏电流的关系，导致输入模块501和逻辑传输模块502的逻辑信号传输之后对高电平信号、低电平信号的选通有影响，而导致影响下一个节点信号的正常传递。而驱动电路50的输出模块503一般要求具有较快的响应速度和驱动能力即可，因此，本实施例设置输出模块503包括硅晶体管的第一晶体管20，第一晶体管20的第一面积s1较小，响应速度更快，从而保证驱动电路50的响应和驱动能力，避免显示面板000因驱动电路50产生信号迟滞等问题。
61.需要说明的是，本实施例以框图示意驱动电路50中各个模块的连接结构，具体实施时，可根据实际需求设计驱动电路50的各个模块内部的电路连接结构，本实施例不作限定。
62.在一些可选实施例中，请结合参考图1
‑
图4和图5、图6，图5是图2中第一晶体管和第二晶体管的俯视结构示意图，图6是图3中第一晶体管和第二晶体管的俯视结构示意图，本实施例中，第一晶体管20的沟道区的宽度为w1，第二晶体管30的沟道区的宽度为w2，第一体积v1＝s1
×
w1，第二体积v2＝s2
×
w2；其中，v1＞v2。其中，第一晶体管20的沟道区为第一晶体管20的第一有源层201与第一栅极20g交叠的区域，第一晶体管20的沟道区的长度l1为第一晶体管20的沟道区在第一源极20s和第一漏极20d之间的电流传输方向上的长度，而第一晶体管20的沟道区的宽度w1为沿垂直于第一晶体管20的沟道区的长度的方向上，第一晶体管20的沟道区的长度，即第一晶体管20的沟道区的长度方向与第一晶体管20的沟道区的宽度方向相互垂直；第二晶体管30的沟道区为第二晶体管30的第二有源层301与第二栅极30g交叠的区域，第二晶体管30的沟道区的长度为第二晶体管30的沟道区在第二源极30s和第二漏极30d之间的电流传输方向上的长度，而第二晶体管30的沟道区的宽度w2为沿垂直于第二晶体管30的沟道区的长度的方向上，第二晶体管30的沟道区的长度，即第二晶体管30的沟道区的长度方向与第二晶体管30的沟道区的宽度方向相互垂直。
63.本实施例解释说明了硅晶体管的第一晶体管20的沟道区的宽度为w1，第一体积v1＝s1
×
w1，氧化物半导体晶体管的第二晶体管30的沟道区的宽度为w2，第二体积v2＝s2
×
w2，虽然第一面积s1＜第二面积s2，但是本实施例设置第一体积v1＞第二体积v2，从而通过充分增大硅晶体管的第一晶体管20的沟道区的宽度w1，即w1/w2＞s2/s1，第一晶体管20的沟道区的宽度w1与第二晶体管30的沟道区的宽度w2的比值大于第二面积s2与第一面积s1的比值，使得第一体积v1＞第二体积v2，可以进一步保证使用第一晶体管20的驱动电路50的输出模块503的晶体管的响应能力，进而可以保证驱动电路50的输出性能，有利于提高输出效果。
64.在一些可选实施例中，请结合参考图1和图7、图8，图7是图1中a区域的另一种局部膜层剖面结构图，图8是本发明实施例提供的一种像素电路40的结构示意图，本实施例中，像素电路40包括第一晶体管20，第一晶体管20为像素电路40的驱动晶体管，其中，d1/d2＜l1/l2。
65.本实施例解释说明了显示像素400的像素电路40可以包括硅晶体管的第一晶体管20，第一晶体管20可以为像素电路40的驱动晶体管。在有机发光显示面板中，作为驱动晶体管的第一晶体管20可以发光单元电连接，为每个发光单元的阳极提供阳极电压信号，以使发光单元的阳极和阴极之间形成一定的驱动电场，实现发光层的发光，进而实现显示功能。由于像素电路40的驱动晶体管承担着像素电路40的数据写入的工作，因此对于驱动晶体管的阈值电压的精确度以及栅极电位的稳定性要求非常高，因此，需要适当增大晶体管的栅极与有源层之间的间距或者适当增大晶体管的沟道区的长度，以便于获取较准确的阈值电压以及保证驱动晶体管栅极电位的稳定性。因此，本实施例设置像素电路40的驱动晶体管为硅晶体管的第一晶体管20，硅晶体管的载流子迁移速率较大，在保证第一面积s1小于第二面积s2时，当设置第一晶体管20的沟道区的长度l1增大较多时，也不会对第一晶体管20的响应速率造成太大影响。因此，本实施例设置像素电路40的驱动晶体管为硅晶体管的第一晶体管20，且第一晶体管20的第一栅极20g与第一有源层201之间的间距为d1与第二晶体管30的第二栅极30g与第二有源层301之间的间距d2的比值小于第一晶体管20的沟道区的长度l1与第二晶体管30的沟道区的长度l2，即第一晶体管20的沟道区的长度l1可以大于或等于第二晶体管30的沟道区的长度l2，从而在可以获取较准确的驱动晶体管的阈值电压以及保证驱动晶体管栅极电位的稳定性的同时，还能够避免对第一晶体管20的响应速率造成太大影响，有利于保证像素电路40的响应能力。
66.可选的，如图8和图9所示，图9是图8中的像素电路的工作时序图，该像素电路40包括多个开关晶体管和驱动晶体管(m1
‑
m7)、存储电容cst、发光二极管oled(7t1c)，其中，晶体管m3为驱动晶体管，其余晶体管为开关晶体管。以该像素电路40结构为例，该像素电路40的工作原理如下：在初始复位阶段t1，晶体管m5、晶体管m7导通，其余晶体管截止，节点n1电位为参考电压vref，节点n4电位为参考电压vref，发光二极管oled的阳极复位；在数据写入、阈值抓取阶段t2，晶体管m2、晶体管m3、晶体管m4导通，其余晶体管截止，节点n2电位为数据电压vdata，节点n1与节点n3电位为vdata
‑
|vth|，其中vth为晶体管m3的阈值电压；在发光阶段t3，晶体管m1、晶体管m3、晶体管m6导通，其余晶体管截止，电源正电压pvdd的信号传输至晶体管m3，晶体管m3产生驱动电流，驱动发光二极管oled发光，节点n2的电位为电源正电压pvdd，节点n1的电位为vdata
‑
|vth|，节点n3的电位为pvee+voled，pvee为电源负电压，voled为发光二极管oled上对应的电压，发光电流id＝k(vsg
‑
|vth|)2＝k(pvdd
‑
vdata
‑
|vth|)2。可选的，本实施例以该像素电路40结构为例，硅晶体管的第一晶体管20可以为该
像素电路40中的驱动晶体管m3。
67.需要说明的是，本实施例仅是举例说明了一种像素电路40的可实施电路结构，但不仅限于此，像素电路40的结构可以为其他结构，本实施例不作限定。
68.在一些可选实施例中，请结合参考图1和图10、图11，图10是图1中a区域的另一种局部膜层剖面结构图，图11是图1中b区域的另一种局部膜层剖面结构图，本实施例中，第二晶体管30还包括第四栅极30g2，在垂直于衬底基板10的方向z上，第四栅极30g2与第二有源层301之间的间距为d4，d2＜d4；第二栅极30g所限定的第二晶体管30的沟道区为第二沟道区，第二沟道区的长度为l2；第二沟道区为第二晶体管30的第二有源层301与第二栅极30g交叠的区域，第二沟道区的长度即为第二晶体管30的第二沟道区在第二源极30s和第二漏极30d之间的电流传输方向上的长度。第四栅极30g2所限定的第二晶体管30的沟道区为第四沟道区，第四沟道区的长度为l4；第四沟道区为第二晶体管30的第二有源层301与第四栅极30g2交叠的区域，第四沟道区的长度即为第二晶体管30的第四沟道区在第二源极30s和第二漏极30d之间的电流传输方向上的长度；其中，第四面积s4＝l4
×
d4，s2＜s4。
69.本实施例解释说明了氧化物半导体晶体管的第二晶体管30可以为双栅晶体管，第二晶体管30包括第二栅极30g和第四栅极30g2，在垂直于衬底基板10的方向z上，第四栅极30g2与第二有源层301之间的间距d4大于第二栅极30g与第二有源层301之间的间距d2，即双栅结构的第二晶体管30包括两个控制栅极，第二栅极30g为主栅极，第四栅极30g2为辅栅极，从结构上来看可以认为是两个单栅晶体管的串联，增加的第四栅极30g2具有一定的屏蔽作用，可以使得漏极与第二栅极30g之间的反馈电容变得很小，有利于提升显示面板的显示品质。并且本实施例设置在垂直于衬底基板10的方向z上，第四栅极30g2与第二有源层301之间的间距d4大于第二栅极30g与第二有源层301之间的间距d2，即第四栅极30g2与第二有源层301之间的绝缘层设置得较厚，可以起到保护第二有源层301的作用。
70.在一些可选实施例中，请继续结合参考图1、图10、图11，本实施例中，第二晶体管30的第四栅极30g2所限定的第二晶体管30的第四沟道区的长度为l4与第四栅极30g2与第二有源层301之间的间距d4的乘积为第四面积s4，第一晶体管20的沟道区的长度l1与第一栅极20g与第一有源层201之间的间距d1的乘积为第一面积s1，第二晶体管30的沟道区的长度l2与第二栅极30g与第二有源层301之间的间距d2的乘积为第二面积s2，s4+s1＞2s2，即第四面积s4与第一面积s1之和大于两倍的第二面积s2。
71.本实施例解释说明了双栅结构的氧化物半导体晶体管的第二晶体管30的第四栅极30g2所限定的第四面积s4与第二晶体管30的第二栅极30g所限定的第二面积s2之差大于第二晶体管30的第二栅极30g所限定的第二面积s2与第一晶体管20的第一栅极20g所限定的第一面积s1之差，即s4
‑
s2＞s2
‑
s1，s4+s1＞2s2。本实施例设置在垂直于衬底基板10的方向z上，第四栅极30g2与第二有源层301之间的间距d4大于第二栅极30g与第二有源层301之间的间距d2，即第四栅极30g2与第二有源层301之间的绝缘层设置得较厚，可以起到保护第二有源层301的作用，且第四栅极30g2所限定的第四面积s4设置得较大，可以使第四面积s4大于第二面积s2，而第一面积s1与第二面积s2均为晶体管的主栅极所限定的面积，且当第一晶体管20和第二晶体管30均为开关晶体管使用时，两者虽然存在面积差，但差距一般不会设置得非常大，即s4
‑
s2＞s2
‑
s1。本实施例的第二晶体管30为双栅结构的氧化物半导体晶体管，第四栅极30g2为辅助栅极，辅助栅极位于第二有源层301的底部，辅助栅极可以起
到提升氧化物半导体晶体管稳定性的作用，还可以起到保护第二有源层301的作用。
72.在一些可选实施例中，请结合参考图1和图12、图13，图12是图1中a区域的另一种局部膜层剖面结构图，图13是图1中b区域的另一种局部膜层剖面结构图，本实施例中，第一晶体管20还包括第三栅极20g2，在垂直于衬底基板10的方向z上，第三栅极20g2与第一有源层201之间的间距为d3，d1＜d3；第一栅极20g所限定的第一晶体管20的沟道区为第一沟道区，第一沟道区的长度为l1；第一沟道区为第一晶体管20的第一有源层201与第一栅极20g交叠的区域，第一沟道区的长度即为第一晶体管20的第一沟道区在第一源极20s和第一漏极20d之间的电流传输方向上的长度。第三栅极20g2所限定的第一晶体管20的沟道区为第三沟道区，第三沟道区的长度为l3；第三沟道区为第一晶体管20的第一有源层201与第三栅极20g2交叠的区域，第三沟道区的长度即为第一晶体管20的第三沟道区在第一源极20s和第一漏极20d之间的电流传输方向上的长度；其中，第三面积s3＝l3
×
d3，s1＜s3。
73.本实施例解释说明了硅晶体管的第一晶体管20可以为双栅晶体管，第一晶体管20包括第一栅极20g和第三栅极20g2，在垂直于衬底基板10的方向z上，第三栅极20g2与第一有源层201之间的间距d3大于第一栅极20g与第一有源层201之间的间距d1，即双栅结构的第一晶体管20包括两个控制栅极，第一栅极20g为主栅极，第三栅极20g2为辅栅极，从结构上来看可以认为是两个单栅晶体管的串联，增加的第三栅极20g2具有一定的屏蔽作用，可以使得漏极与第一栅极20g之间的反馈电容变得很小，有利于提升显示面板的显示品质。并且本实施例设置第三栅极20g2所限定的第三面积s3设置得较大，第三面积s3大于第一面积s1，即主栅极所限定的第一面积s1小于辅栅极所限定的第三面积s3，在垂直于衬底基板10的方向z上，第三栅极20g2与第一有源层201之间的间距d3大于第一栅极20g与第一有源层201之间的间距d1，即第三栅极20g2与第一有源层201之间的绝缘层设置得较厚，可以起到保护第一有源层201的作用。
74.在一些可选实施例中，请继续结合参考图1和图12、图13，本实施例中，第一晶体管20的第三栅极20g2包括含氢的非晶硅。
75.本实施例解释说明了第一晶体管20的第三栅极20g2的材料可以为含氢的非晶硅(a
‑
si:h)，从而可以为硅晶体管的第一晶体管20的第一有源层201提供氢元素，以修复第一有源层201中的缺陷。
76.在一些可选实施例中，请继续结合参考图1、图8和图12、图13，本实施例中，第一晶体管20为像素电路40的驱动晶体管，其中，s3
‑
s1＜s4
‑
s2。
77.本实施例解释说明了显示像素400的像素电路40可以包括硅晶体管的第一晶体管20，第一晶体管20可以为像素电路40的驱动晶体管。在有机发光显示面板中，作为驱动晶体管的第一晶体管20可以发光单元电连接，为每个发光单元的阳极提供阳极电压信号，以使发光单元的阳极和阴极之间形成一定的驱动电场，实现发光层的发光，进而实现显示功能。
78.本实施例设置第三面积s3与第一面积s1之差小于第四面积s4与第二面积s2之差，即第一晶体管20和第二晶体管30均为双栅结构，第一晶体管20的底栅极(第三栅极20g2)所限定的第三面积s3与顶栅极(第一栅极20g)所限定的第一面积s1之差为s3
‑
s1，第二晶体管30的底栅极(第四栅极30g2)所限定的第四面积s4与顶栅极(第二栅极30g)所限定的第二面积s2之差为s4
‑
s2，第一晶体管20的底栅极(第三栅极20g2)的材料包括含氢的非晶硅，可以为第一有源层201提供氢元素，以修复第一有源层201中的缺陷的同时，还可以起到屏蔽作
用，避免第一晶体管20受显示装置中其他元件的干扰，因此，第一晶体管20的底栅极(第三栅极20g2)所限定的第三面积s3相对于顶栅极(第一栅极20g)所限定的第一面积s1而言，无需设置较大，即s3
‑
s1的差值可以较小。而第二晶体管30的第二有源层301的材料为氧化物半导体材料，相对于硅材料而言较为敏感，尤其是氧化物半导体晶体管与硅晶体管均设置于显示面板000中时，因硅晶体管处于氢元素含量相对较高的环境中，为了充分保护氧化物半导体晶体管，第二晶体管30设置双栅结构后，可以设置其底栅极(辅栅极
‑
第四栅极30g2)所限定的第四面积s4较大，从而可以提高第二晶体管30的稳定性的同时，还可以通过较大面积的第四栅极30g2保护第二晶体管30的第二有源层301免受氢元素的影响，因此本实施例设置s3
‑
s1＜s4
‑
s2。
79.并且，由于本实施例的第一晶体管20的第三栅极20g2主要是为了第一晶体管20的第一有源层201补充氢以及起到屏蔽作用，因此，在垂直于衬底基板10的方向z上，第三栅极20g2与第一有源层201之间的间距d3无需设置较大，而对于第二晶体管30而言，为了充分保护氧化物半导体晶体管，一般会将其第二栅极30g与第二有源层301之间的间距d2、第四栅极30g2与第二有源层301之间的间距d4均设置得更大一些(即第二栅极30g与第二有源层301之间的绝缘层的厚度和第四栅极30g2与第二有源层301之间绝缘层的厚度均厚一些)，从而可以充分保护第二晶体管30，有利于提升显示品质。
80.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，硅晶体管的第一晶体管20可以为该像素电路40中的驱动晶体管m3。
81.在一些可选实施例中，请结合参考图14和图15，图14是本发明实施例提供的显示面板的另一种平面结构示意图，图15是图14中的c区域的局部膜层剖面结构图(可以理解的是，图15仅是示意性画出一个第一晶体管、一个第二晶体管、一个第三晶体管的局部膜层图，是为了清楚示意本实施例的技术方案，将第一晶体管、第二晶体管、第三晶体管画在一起示意，并非表示显示面板中第一晶体管、第二晶体管、第三晶体管的实际设置位置，具体实施时，第一晶体管、第二晶体管、第三晶体管的设置位置和连接关系根据驱动电路和像素电路的布设而定)，本实施例中，像素电路40包括第三晶体管60，第三晶体管60包括第五栅极60g、第三有源层601、第三源极60s和第三漏极60d，第三有源层601包含氧化物半导体；在垂直于衬底基板10的方向z上，第五栅极60g与第三有源层601之间的间距为d5，第五栅极60g所限定的第三晶体管60的沟道区为第五沟道区，第五沟道区的长度为l5，第五面积s5＝l5
×
d5；其中，s1＜s5。
82.本实施例解释说明了显示面板000的像素电路40中还包括第三晶体管60，第三晶体管60包括第五栅极60g、第三有源层601、第三源极60s和第三漏极60d，第三有源层601包含氧化物半导体，即第三晶体管60也为氧化物半导体晶体管，氧化物半导体材料如非晶态的氧化铟镓锌，即igzo(indium gallium zinc oxide)，驱动电路50包括氧化物半导体晶体管的第二晶体管30，像素电路40也包括氧化物半导体晶体管的第三晶体管60。第三晶体管60的沟道区的长度为l5，其中，第三晶体管60的沟道区为第三晶体管60的第三有源层601与第五栅极60g交叠的区域，第三晶体管60的沟道区的长度即为第三晶体管60的沟道区在第三源极60s和第三漏极60d之间的电流传输方向上的长度。
83.本实施例提供的显示面板000，设置在垂直于衬底基板10的方向z上，第五栅极60g
与第三有源层601之间的间距为d5，第五栅极60g所限定的第三晶体管60的第五沟道区的长度为l5，第五面积s5＝l5
×
d5，且s1＜s5，可选的，可以设置第一栅极20g与第一有源层201之间的间距d1小于第五栅极60g与第三有源层601之间的间距d5，也可以设置第一晶体管20的沟道区的长度l1小于第三晶体管60的沟道区的长度l5，还可以设置第一栅极20g与第一有源层201之间的间距d1小于第五栅极60g与第三有源层601之间的间距d5，且第一晶体管20的沟道区的长度l1小于第三晶体管60的沟道区的长度l5，以实现第一面积s1小于第五面积s5。由于本实施例的第一晶体管20为硅晶体管，第三晶体管60为氧化物半导体晶体管，硅晶体管的第一晶体管20相对于氧化物半导体晶体管的第三晶体管60而言，第一晶体管20的载流子迁移速率较快，且第一晶体管20的第一有源层201包括硅，而第三晶体管60中的第三有源层601包括氧化物半导体，硅晶体管对于外界环境中的氢元素、水氧等没有氧化物半导体晶体管敏感，因此，可以将第一晶体管20的第一栅极20g与第一有源层201之间的间距d1设置的比第三晶体管60的第五栅极60g与第三有源层601之间的间距d5更小一些(如图15所示)；由于硅晶体管的第一晶体管20具有较好的响应能力，因此，为了充分提升显示面板000的ppi，本实施例利用硅晶体管和氧化物半导体晶体管各自的优势，将两种类型的晶体管的沟道区的长度也(l1和l5)尽可能设计得小，从而有利于节省电路空间，进而有利于提升显示面板000的ppi(pixels per inch，像素密度，表示每英寸范围所拥有的像素数量)。本实施例设置在垂直于显示面板000的衬底基板10的方向z上，第一面积s1＜第五面积s5，其中，第一面积s1＝l1
×
d1，第五面积s5＝l5
×
d5，硅晶体管的第一晶体管20的第一栅极20g与第一有源层201之间的间距为d1，氧化物半导体晶体管的第三晶体管60的第五栅极60g与第三有源层601之间的间距为d5，从而可以充分利用硅晶体管与氧化物半导体晶体管各自的特点和优势，在保证晶体管稳定性和正常工作的同时，节省显示面板的空间，提升显示面板的ppi，进而有利于提升显示面板000的显示品质，使显示效果更优越，使产品更具有竞争优势。
84.在一些可选实施例中，请结合参考图8、图14和图16，图16是图14中的c区域的另一种局部膜层剖面结构图(可以理解的是，图16仅是示意性画出一个第一晶体管、一个第二晶体管、一个第三晶体管的局部膜层图，是为了清楚示意本实施例的技术方案，将第一晶体管、第二晶体管、第三晶体管画在一起示意，并非表示显示面板中第一晶体管、第二晶体管、第三晶体管的实际设置位置，具体实施时，第一晶体管、第二晶体管、第三晶体管的设置位置和连接关系根据驱动电路和像素电路的布设而定)，本实施例中，第三晶体管60为像素电路40的开关晶体管，其中，s2＞s5。
85.本实施例解释说明了驱动电路50中的第二晶体管30的第二栅极30g所限定的第二面积s2大于像素电路40中的第三晶体管60的第五栅极60g所限定的第五面积s5。氧化物半导体晶体管的第三晶体管60为像素电路40的开关晶体管时，第三晶体管60一般仅起到开关的作用，因此第三晶体管60的第五栅极60g所限定的第五面积s5无需设置太大，可以设置的比驱动电路50中的第二晶体管30的第二栅极30g所限定的第二面积s2小，可以节省面板的空间，有利于进一步提高显示面板000的ppi。而驱动电路50一般设置于显示面板000的左边缘和右边缘、或仅在显示面板000的单个边缘上，或者在显示面板000中的其他位置，可布设的空间相对较大，而且驱动电路50用于为像素电路40提供信号，适当加长氧化物半导体晶体管的第二晶体管30的沟道区的长度l2(如图16所示)，可以使第二晶体管30的第二栅极
30g所限定的第二面积s2较大，尽量避免驱动电路50信号的延迟、失真等问题，有利于提升驱动电路50的可靠性。
86.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的开关晶体管m1、m2、m4、m5、m6、m7中的任一个或多个。
87.在一些可选实施例中，请结合参考图8、图14和图17，图17是图14中的c区域的另一种局部膜层剖面结构图(可以理解的是，图17仅是示意性画出一个第一晶体管、一个第二晶体管、一个第三晶体管的局部膜层图，是为了清楚示意本实施例的技术方案，将第一晶体管、第二晶体管、第三晶体管画在一起示意，并非表示显示面板中第一晶体管、第二晶体管、第三晶体管的实际设置位置，具体实施时，第一晶体管、第二晶体管、第三晶体管的设置位置和连接关系根据驱动电路和像素电路的布设而定)，本实施例中，第三晶体管60为像素电路40的驱动晶体管，其中，s2＜s5。
88.本实施例解释说明了驱动电路50中的第二晶体管30的第二栅极30g所限定的第二面积s2小于像素电路40中的第三晶体管60的第五栅极60g所限定的第五面积s5。氧化物半导体晶体管的第三晶体管60为像素电路40的驱动晶体管时，由于驱动晶体管是像素电路40的核心元件，一般为像素电路40提供驱动电流，而在为像素电路40的显示像素400提供驱动电流前需要在数据写入阶段，通过驱动晶体管的栅极存储数据电压信号，因此，本实施例设置作为驱动晶体管使用的第三晶体管60的第五栅极60g所限定的第五面积s5较大，可以适当加长氧化物半导体晶体管的第三晶体管60的沟道区的长度l5(如图17所示)，可以使作为驱动晶体管使用的第三晶体管60具有较为稳定的阈值电压，还可以提高其栅极电位的稳定性，有利于更好的实现驱动晶体管的栅极存储数据电压信号。
89.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的驱动晶体管m3。
90.在一些可选实施例中，请结合参考图14和图18，图18是图14中的c区域的另一种局部膜层剖面结构图，本实施例中，第三晶体管60还包括第六栅极60g2，在垂直于衬底基板10的方向z上，第五栅极60g与第三有源层601之间的间距为d5，第五栅极60g所限定的第三晶体管60的沟道区为第五沟道区，第五沟道区的长度为l5，第五面积s5＝l5
×
d5；在垂直于衬底基板10的方向z上，第六栅极60g2与第三有源层601之间的间距为d6，d5＜d6；第六栅极60g2所限定的第三晶体管60的沟道区为第六沟道区，第六沟道区的长度为l6，第六沟道区为第三晶体管60的第三有源层601与第六栅极60g2交叠的区域，第六沟道区的长度即为第三晶体管60的第六沟道区在第三源极60s和第三漏极60d之间的电流传输方向上的长度。第六栅极60g2所限定的第三晶体管60的沟道区为第六沟道区，第六沟道区的长度为l6；第六面积s6＝l6
×
d6；其中，s5＜s6。
91.本实施例解释说明了像素电路40中的氧化物半导体晶体管的第三晶体管60可以为双栅晶体管，第三晶体管60包括第五栅极60g和第六栅极60g2，在垂直于衬底基板10的方向z上，第六栅极60g2与第三有源层601之间的间距d6大于第五栅极60g与第三有源层601之
间的间距d5，即双栅结构的第三晶体管60包括两个控制栅极，第五栅极60g为主栅极，第六栅极60g2为辅栅极，从结构上来看可以认为是两个单栅晶体管的串联，增加的第六栅极60g2具有一定的屏蔽作用，可以使得漏极与第五栅极60g之间的反馈电容变得很小，有利于提升显示面板的显示品质。并且本实施例设置在垂直于衬底基板10的方向z上，第六栅极60g2与第三有源层601之间的间距d6大于第五栅极60g与第三有源层601之间的间距d5，即第六栅极60g2与第三有源层601之间的绝缘层设置得较厚，可以起到保护第三有源层601的作用。
92.在一些可选实施例中，请继续结合参考图8、图14和图18，本实施例中，第三晶体管60为像素电路40的开关晶体管，其中，s6＜s4。
93.本实施例解释说明了像素电路40中的第三晶体管60作为开关晶体管使用时，与驱动电路50中的第二晶体管30相比，双栅结构的第三晶体管60的第六栅极60g2所限定的第六面积s6小于双栅结构的第二晶体管30的第四栅极30g2所限定的第四面积s4，由于显示面板000的显示区范围内像素电路较多结构较为复杂，因此本实施例在第三晶体管60作为开关晶体管使用时，使像素电路40中的第三晶体管60的第六栅极60g2所限定的第六面积s6较小，可以减少像素电路40的寄生电容所引起的负载，有利于提高像素电路40的响应速度，减少迟滞问题；而驱动电路50一般设置于显示面板000的左边缘和右边缘、或仅在显示面板000的单个边缘上，或者在显示面板000中的其他位置，可布设的空间相对较大，因此本实施例设置第二晶体管30的第四栅极30g2所限定的第四面积s4较大，即s6＜s4，有利于提高驱动电路50的可靠性。
94.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的开关晶体管m1、m2、m4、m5、m6、m7中的任一个或多个。
95.在一些可选实施例中，请继续结合参考图8、图14和图18，本实施例中，第三晶体管60为像素电路40的开关晶体管，其中，s4
‑
s2＞s6
‑
s5。
96.本实施例解释说明了像素电路40中的第三晶体管60作为开关晶体管使用时，与驱动电路50中的第二晶体管30相比，双栅结构的氧化物半导体晶体管的第三晶体管60的第六栅极60g2所限定的第六面积s6与第三晶体管60的第五栅极60g所限定的第五面积s5之差小于双栅结构的氧化物半导体晶体管的第二晶体管30的第四栅极30g2所限定的第四面积s4与第二晶体管30的第二栅极30g所限定的第二面积s2之差，由于显示面板000的显示区范围内像素电路较多结构较为复杂，因此本实施例在第三晶体管60作为开关晶体管使用时，使像素电路40中的第三晶体管60的第六栅极60g2所限定的第六面积s6和第五栅极60g所限定的第五面积s5均较小，即s6
‑
s5的差值也较小，可以减少像素电路40的寄生电容所引起的负载，有利于提高像素电路40的响应速度，减少迟滞问题；而驱动电路50一般设置于显示面板000的左边缘和右边缘、或仅在显示面板000的单个边缘上，或者在显示面板000中的其他位置，可布设的空间相对较大，因此本实施例设置第二晶体管30的第四栅极30g2所限定的第四面积s4和第二栅极30g所限定的第二面积s2均较大，即s4
‑
s2的差值也较大，使s4
‑
s2＞s6
‑
s5，有利于提高驱动电路50的可靠性。
97.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该
像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的开关晶体管m1、m2、m4、m5、m6、m7中的任一个或多个。
98.在一些可选实施例中，请结合参考图8、图14和图19，图19是图14中的c区域的另一种局部膜层剖面结构图，本实施例中，第三晶体管60为像素电路40的驱动晶体管，其中，s6＞s4。
99.本实施例解释说明了像素电路40中的第三晶体管60作为驱动晶体管使用时，驱动电路50中的第二晶体管30的第四栅极30g2(辅栅极)所限定的第四面积s4小于像素电路40中的第三晶体管60的第六栅极60g2(辅栅极)所限定的第六面积s6。氧化物半导体晶体管的第三晶体管60为像素电路40的驱动晶体管时，由于驱动晶体管是像素电路40的核心元件，一般为像素电路40提供驱动电流，而在为像素电路40的显示像素400提供驱动电流前需要在数据写入阶段，通过驱动晶体管的栅极存储数据电压信号，因此，本实施例设置作为驱动晶体管使用的第三晶体管60的第六栅极60g2(辅栅极)所限定的第六面积s6较大，可以适当加长氧化物半导体晶体管的第三晶体管60的沟道区的长度l6(如图19所示)，可以使作为驱动晶体管使用的第三晶体管60具有较为稳定的阈值电压，还可以提高驱动晶体管栅极电位的稳定性，有利于更好的实现驱动晶体管的栅极存储数据电压信号。
100.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的驱动晶体管m3。
101.在一些可选实施例中，请结合参考图8、图14和图20，图20是图14中的c区域的另一种局部膜层剖面结构图，本实施例中，像素电路40还包括第一电容c1，第一电容c1用于存储传输至第三晶体管60的栅极的数据电压，其中，第三晶体管60的第六栅极60g2(辅栅极)复用为第一电容c1的一个极板，可选的，第一电容c1的另一个极板可与其他金属导电膜层同层，且与第六栅极60g2相对设置，如图20所示，第一电容c1的另一个极板可以与第一晶体管20的第一栅极20g同层设置。
102.本实施例解释说明了像素电路40还可以包括作为存储电容使用的第一电容c1，用于存储传输至第三晶体管60的栅极的数据电压，第三晶体管60的第六栅极60g2(辅栅极)复用为第一电容c1的一个极板，由于像素电路40中的第三晶体管60的第六栅极60g2(辅栅极)所限定的第六面积s6大于驱动电路50中的第二晶体管30的第四栅极30g2(辅栅极)所限定的第四面积s4，可以使第一电容c1的两个极板相对面积较大，有利于提升第一电容c1的存储能力，使存储电容具有较好的存储能力，提升像素电路40的驱动效果。
103.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，第一电容可以为该像素电路40中的存储电容cst。
104.在一些可选实施例中，请结合参考图14和图21，图21是图14中的c区域的另一种局部膜层剖面结构图，本实施例中，驱动电路50还包括第二电容c2，其中，第四栅极30g2复用为第二电容c2的一个极板，可选的，第二电容c2的另一个极板可与其他金属导电膜层同层，且与第四栅极30g2相对设置，如图21所示，第二电容c2的另一个极板可以与第一晶体管20
的第一栅极20g同层设置，且第一电容c1的电容值大于第二电容c2的电容值。
105.本实施例解释说明了驱动电路50还包括第二电容c2，驱动电路50中的第二晶体管30与该第二电容c2电连接，第二晶体管30的第四栅极30g2可以复用为第二电容c2的一个极板。本实施例设置第一电容c1的电容值大于第二电容c2的电容值，由于第一电容c1是像素电路40中的存储电容，其需要起到存储数据电压信号的作用，而存储数据电压信号的能力直接决定了显示像素400中发光元件的驱动电流，因此对于像素电路40中作为存储电容使用的第一电容c1而言需要较大的电容值，继而能够使第一电容c1具有较高的存储能力，而驱动电路50中的第二电容c2，一般用于稳定节点电位而设置，对于其存储能力的要求低于像素电路40中的作为存储电容使用的第一电容c1，因此本实施例设置第一电容c1的电容值大于第二电容c2的电容值，可以满足第一电容c1具有较高的存储能力的同时，还可以满足稳定驱动电路50中节点电位的要求。
106.在一些可选实施例中，请继续结合参考图8、图14和图21，本实施例中，第三晶体管60为像素电路40的驱动晶体管，其中，s4
‑
s2＜s6
‑
s5。
107.本实施例解释说明了像素电路40中的第三晶体管60作为驱动晶体管使用时，与驱动电路50中的第二晶体管30相比，双栅结构的氧化物半导体晶体管的第三晶体管60的第六栅极60g2所限定的第六面积s6与第三晶体管60的第五栅极60g所限定的第五面积s5之差大于双栅结构的氧化物半导体晶体管的第二晶体管30的第四栅极30g2所限定的第四面积s4与第二晶体管30的第二栅极30g所限定的第二面积s2之差，氧化物半导体晶体管的第三晶体管60为像素电路40的驱动晶体管时，由于驱动晶体管是像素电路40的核心元件，一般为像素电路40提供驱动电流，而在为像素电路40的显示像素400提供驱动电流前需要在数据写入阶段，通过驱动晶体管的栅极存储数据电压信号，因此，本实施例设置作为驱动晶体管使用的第三晶体管60的第六栅极60g2(辅栅极)所限定的第六面积s6和第五栅极60g所限定的第五面积s5均较大，可以适当加长氧化物半导体晶体管的第三晶体管60的沟道区的长度l5和l6(如图21所示)，使s6
‑
s5＞s4
‑
s2，可以使作为驱动晶体管使用的第三晶体管60具有较为稳定的阈值电压，还可以提高驱动晶体管栅极电位的稳定性，有利于更好的实现驱动晶体管的栅极存储数据电压信号。
108.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的驱动晶体管m3。
109.在一些可选实施例中，请结合参考图22和图23，图22是本发明实施例提供的显示面板的另一种平面结构示意图，图23是图22中的d区域的局部膜层剖面结构图(可以理解的是，图23仅是示意性画出一个第一晶体管、一个第二晶体管、一个第三晶体管、一个第四晶体管的局部膜层图，是为了清楚示意本实施例的技术方案，将第一晶体管、第二晶体管、第三晶体管、第四晶体管画在一起示意，并非表示显示面板中第一晶体管、第二晶体管、第三晶体管、第四晶体管的实际设置位置，具体实施时，第一晶体管、第二晶体管、第三晶体管、第四晶体管的设置位置和连接关系根据驱动电路和像素电路的布设而定)，本实施例提供的显示面板000中，像素电路40还包括第四晶体管70；
110.第四晶体管70包括第七栅极70g、第四有源层701、第四源极70s和第四漏极70d，第
四有源层701包含氧化物半导体；
111.在垂直于衬底基板10的方向z上，第七栅极70g与第四有源层701之间的间距为d7，第七栅极70g所限定的第四晶体管70的沟道区为第七沟道区，第七沟道区的长度为l7，第七面积s7＝l7
×
d7；
112.第四晶体管70还包括第八栅极70g2，在垂直于衬底基板10的方向z上，第八栅极70g2与第四有源层701之间的间距为d8，第八栅极70g2所限定的第四晶体管70的沟道区为第八沟道区，第八沟道区的长度为l8，第八面积s8＝l8
×
d8；其中，d7＜d8，s7＜s8。
113.本实施例解释说明了像素电路40还包括第四晶体管70，第四晶体管70包括第七栅极70g、第四有源层701、第四源极70s和第四漏极70d，第四有源层701包含氧化物半导体，即第四晶体管70为氧化物半导体晶体管，氧化物半导体材料如非晶态的氧化铟镓锌，即igzo(indium gallium zinc oxide)。第四晶体管70的第七栅极70g所限定的第四晶体管70的沟道区为第七沟道区，第七沟道区的长度为l7，其中，第四晶体管70的第七沟道区为第四晶体管70的第四有源层701与第七栅极70g交叠的区域，第四晶体管70的第七沟道区的长度即为第四晶体管70的第七沟道区在第四源极70s和第四漏极70d之间的电流传输方向上的长度。第四晶体管70可以为双栅结构的晶体管，第四晶体管70还包括第八栅极70g2，在垂直于衬底基板10的方向z上，第八栅极70g2与第四有源层701之间的间距为d8，第八栅极70g2所限定的第四晶体管70的沟道区为第八沟道区，第八沟道区的长度为l8，其中，第四晶体管70的第八沟道区为第四晶体管70的第四有源层701与第八栅极70g2交叠的区域，第四晶体管70的第八沟道区的长度即为第四晶体管70的第八沟道区在第四源极70s和第四漏极70d之间的电流传输方向上的长度。本实施例的像素电路40可以包括双栅结构的硅晶体管的第一晶体管20、氧化物半导体晶体管的第三晶体管60、氧化物半导体晶体管的第四晶体管70，即双栅结构的第四晶体管70包括两个控制栅极，第七栅极70g为主栅极，第八栅极70g2为辅栅极，从结构上来看可以认为是两个单栅晶体管的串联，增加的第八栅极70g2具有一定的屏蔽作用，可以使得漏极与第七栅极70g之间的反馈电容变得很小，有利于提升显示面板的显示品质。
114.本实施例设置在垂直于衬底基板10的方向z上，第七栅极70g(主栅极)与第四有源层701之间的间距d7小于第八栅极70g2(辅栅极)与第四有源层701之间的间距d8，第七栅极70g所限定的第七面积s7小于第八栅极70g2所限定的第八面积s8，能够使第八栅极70g2与第四有源层701之间的绝缘层设置得较厚，可以起到保护第四有源层701的作用。
115.在一些可选实施例中，请继续结合参考图8、图22和图23，本实施例中，第三晶体管60为驱动晶体管，第四晶体管70为开关晶体管，其中，s6＞s8。
116.本实施例解释说明了像素电路40中的第三晶体管60作为驱动晶体管使用，第四晶体管70作为开关晶体管使用时，第四晶体管70的第八栅极70g2(辅栅极)所限定的第八面积s8小于第三晶体管60的第六栅极60g2(辅栅极)所限定的第六面积s6。氧化物半导体晶体管的第三晶体管60为像素电路40的驱动晶体管时，由于驱动晶体管是像素电路40的核心元件，一般为像素电路40提供驱动电流，而在为像素电路40的显示像素400提供驱动电流前需要在数据写入阶段，通过驱动晶体管的栅极存储数据电压信号，因此，本实施例设置作为驱动晶体管使用的第三晶体管60的第六栅极60g2(辅栅极)所限定的第六面积s6较大，可以适当加长氧化物半导体晶体管的第三晶体管60的沟道区的长度l6(如图23所示)，可以使作为
驱动晶体管使用的第三晶体管60具有较为稳定的阈值电压，还可以提高驱动晶体管栅极电位的稳定性，有利于更好的实现驱动晶体管的栅极存储数据电压信号。而氧化物半导体晶体管的第四晶体管70作为像素电路40的开关晶体管使用时，第四晶体管70一般仅起到开关的作用，因此第四晶体管70的第八栅极70g2(辅栅极)所限定的第八面积s8无需设置太大，可以节省面板的空间，有利于进一步提高显示面板000的ppi。
117.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的驱动晶体管m3，氧化物半导体晶体管的第四晶体管70可以为该像素电路40中的开关晶体管m1、m2、m4、m5、m6、m7中的任一个或多个。
118.在一些可选实施例中，请继续结合参考图8、图22和图23，本实施例中，第三晶体管60为驱动晶体管，第四晶体管70为开关晶体管，其中，s6
‑
s5＞s8
‑
s7。
119.本实施例解释说明了像素电路40中的第三晶体管60作为驱动晶体管使用，第四晶体管70作为开关晶体管使用时，双栅结构的氧化物半导体晶体管的第三晶体管60的第六栅极60g2所限定的第六面积s6与第三晶体管60的第五栅极60g所限定的第五面积s5之差大于双栅结构的氧化物半导体晶体管的第四晶体管70的第八栅极70g2(辅栅极)所限定的第八面积s8与第四晶体管70的第七栅极70g所限定的第七面积s7之差，氧化物半导体晶体管的第三晶体管60为像素电路40的驱动晶体管时，由于驱动晶体管是像素电路40的核心元件，一般为像素电路40提供驱动电流，而在为像素电路40的显示像素400提供驱动电流前需要在数据写入阶段，通过驱动晶体管的栅极存储数据电压信号，因此，本实施例设置作为驱动晶体管使用的第三晶体管60的第六栅极60g2(辅栅极)所限定的第六面积s6和第五栅极60g所限定的第五面积s5均较大，可以适当加长氧化物半导体晶体管的第三晶体管60的沟道区的长度l5和l6(如图23所示)，使s6
‑
s5＞s8
‑
s7，可以使作为驱动晶体管使用的第三晶体管60具有较为稳定的阈值电压，还可以提高驱动晶体管栅极电位的稳定性，有利于更好的实现驱动晶体管的栅极存储数据电压信号。而氧化物半导体晶体管的第四晶体管70作为像素电路40的开关晶体管使用时，第四晶体管70一般仅起到开关的作用，因此第四晶体管70的第七栅极70g所限定的第七面积s7和第八栅极70g2(辅栅极)所限定的第八面积s8均无需设置太大，可以节省面板的空间，有利于进一步提高显示面板000的ppi。
120.可选的，如图8所示，图8是本发明实施例提供的一种像素电路40的结构示意图，该像素电路40包括多个开关晶体管和驱动晶体管、存储电容、发光二极管oled(7t1c)，以该像素电路40结构为例，氧化物半导体晶体管的第三晶体管60可以为该像素电路40中的驱动晶体管m3，氧化物半导体晶体管的第四晶体管70可以为该像素电路40中的开关晶体管m1、m2、m4、m5、m6、m7中的任一个或多个。
121.在一些可选实施例中，请继续结合参考图22和图23，本实施例中，像素电路40中，双栅结构的氧化物半导体晶体管的第三晶体管60的第六栅极60g2所限定的第六面积s6与第三晶体管60的第五栅极60g所限定的第五面积s5之差为s6
‑
s5；驱动电路50中，双栅结构的氧化物半导体晶体管的第二晶体管30的第四栅极30g2所限定的第四面积s4与第二晶体管30的第二栅极30g所限定的第二面积s2之差为s4
‑
s2；像素电路40中，双栅结构的氧化物半导体晶体管的第四晶体管70的第八栅极70g2(辅栅极)所限定的第八面积s8与第四晶体
管70的第七栅极70g所限定的第七面积s7之差为s8
‑
s7，且(s6
‑
s5)
‑
(s8
‑
s7)＞(s8
‑
s7)
‑
(s4
‑
s2)，即(s6
‑
s5)+(s4
‑
s2)＞2(s8
‑
s7)。
122.本实施例解释说明了像素电路40中的第三晶体管60作为驱动晶体管使用时，与像素电路40中的作为开关晶体管使用的第四晶体管70相比，双栅结构的氧化物半导体晶体管的第三晶体管60的第六栅极60g2所限定的第六面积s6与第三晶体管60的第五栅极60g所限定的第五面积s5之差大于双栅结构的氧化物半导体晶体管的第四晶体管70的第八栅极70g2所限定的第八面积s8与第四晶体管70的第七栅极70g所限定的第七面积s7之差，由于显示面板000的显示区范围内像素电路较多结构较为复杂，因此本实施例在第四晶体管70作为开关晶体管使用时，使像素电路40中的第四晶体管70的第八栅极70g2所限定的第八面积s8与第四晶体管70的第七栅极70g所限定的第七面积s7均较小，即s8
‑
s7的差值也较小，可以减少像素电路40的寄生电容所引起的负载，有利于提高像素电路40的响应速度，减少迟滞问题。由于第四晶体管70的第八栅极70g2所限定的第八面积s8与第四晶体管70的第七栅极70g所限定的第七面积s7均较小，因此双栅结构的氧化物半导体晶体管的第四晶体管70的第八栅极70g2所限定的第八面积s8与第四晶体管70的第七栅极70g所限定的第七面积s7之差大于双栅结构的氧化物半导体晶体管的第二晶体管30的第四栅极30g2所限定的第四面积s4与第二晶体管30的第二栅极30g所限定的第二面积s2之差的同时，(s8
‑
s7)与(s4
‑
s2)的差值不会设置的太大，即(s6
‑
s5)与(s8
‑
s7)的差值大于(s8
‑
s7)与(s4
‑
s2)的差值，有利于满足提高显示面板ppi的同时，还能够提高像素电路40的可靠性。
123.在一些可选实施例中，请结合参考图24、图25，图24是本发明实施例提供的显示面板的另一种平面结构示意图，图25是图24中的e区域的局部放大图(可以理解的是，图25仅是示意性画出一个第一晶体管、一个第二晶体管的局部俯视图，是为了清楚示意本实施例的技术方案，将第一晶体管、第二晶体管画在一起示意，并非表示显示面板中第一晶体管、第二晶体管的实际设置位置，具体实施时，第一晶体管、第二晶体管的设置位置和连接关系根据驱动电路和像素电路的布设而定)，本实施例中，显示面板000为折叠显示面板，显示面板000包括沿第一方向y延伸的弯折轴80，其中，第二晶体管30的沟道区的长度l2方向与第一方向y之间的夹角α2大于45度，且第一晶体管20的沟道区的长度l1方向与第一方向y之间的夹角α1小于45度。
124.本实施例解释说明了显示面板000的第一晶体管20与第二晶体管30形成于衬底基板10上，第一晶体管20包括第一有源层201、第一栅极20g、第一源极20s和第一漏极20d，第一有源层201包含硅，即第一晶体管20为硅晶体管，硅可以使用低温方法来沉积的多晶硅，即ltps(low temperature poly
‑
silicon)或低温多晶硅。第一晶体管20的沟道区的长度为l1，其中，第一晶体管20的沟道区为第一晶体管20的第一有源层201与第一栅极20g交叠的区域，第一晶体管20的沟道区的长度l1即为第一晶体管20的沟道区在第一源极20s和第一漏极20d之间的电流传输方向(如图25中的方向x1)上的长度。第二晶体管30包括第二有源层301、第二栅极30g、第二源极30s和第二漏极30d，第二有源层301包含氧化物半导体，即第二晶体管30为氧化物半导体晶体管，氧化物半导体材料如非晶态的氧化铟镓锌，即igzo(indium gallium zinc oxide)。第二晶体管30的沟道区的长度为l2，其中，第二晶体管30的沟道区为第二晶体管30的第二有源层301与第二栅极30g交叠的区域，第二晶体管30的沟道区的长度即为第二晶体管30的沟道区在第二源极30s和第二漏极30d之间的电流传输方
向(如图25中的方向x2)上的长度。本实施例的显示面板000可以为可折叠的显示面板，该可折叠的显示面板包括沿第一方向y延伸的弯折轴80，且第二晶体管30的沟道区的长度方向x2与第一方向y之间的夹角α2大于45度，第一晶体管20的沟道区的长度方向x1与第一方向y之间的夹角α1小于45度，氧化物半导体晶体管的第二晶体管30弯折性能更好，因此本实施例设置第二晶体管30的沟道区的长度方向x2与第一方向y之间的夹角α2大于45度，即夹角α2更倾向于90度，而第一晶体管20的沟道区的长度方向x1与第一方向y之间的夹角α1小于45度，即夹角α1更倾向于0度，可以使得弯折性能更好的第二晶体管30尽量穿过弯折轴80所在区域，承担较大的弯折压力，而弯折性能较差的第一晶体管20尽量避免穿过弯折轴80所在区域，可以避免第一晶体管20因弯折而失效，有利于提高产品良率。
125.在一些可选实施例中，请结合参考图24、图26，图26是图24中的e区域的另一种局部放大图(可以理解的是，图26仅是示意性画出一个第一晶体管、一个第二晶体管的局部俯视图，是为了清楚示意本实施例的技术方案，将第一晶体管、第二晶体管画在一起示意，并非表示显示面板中第一晶体管、第二晶体管的实际设置位置，具体实施时，第一晶体管、第二晶体管的设置位置和连接关系根据驱动电路和像素电路的布设而定)，本实施例中，第二晶体管30的沟道区的长度方向x2垂直于第一方向y；第一晶体管20的沟道区的长度方向x1平行于第一方向y。
126.本实施例解释说明了显示面板000的第一晶体管20与第二晶体管30形成于衬底基板10上，第一晶体管20包括第一有源层201、第一栅极20g、第一源极20s和第一漏极20d，第一有源层201包含硅，即第一晶体管20为硅晶体管，硅可以使用低温方法来沉积的多晶硅，即ltps(low temperature poly
‑
silicon)或低温多晶硅。第一晶体管20的沟道区的长度为l1，其中，第一晶体管20的沟道区为第一晶体管20的第一有源层201与第一栅极20g交叠的区域，第一晶体管20的沟道区的长度l1即为第一晶体管20的沟道区在第一源极20s和第一漏极20d之间的电流传输方向(如图26中的方向x1)上的长度。第二晶体管30包括第二有源层301、第二栅极30g、第二源极30s和第二漏极30d，第二有源层301包含氧化物半导体，即第二晶体管30为氧化物半导体晶体管，氧化物半导体材料如非晶态的氧化铟镓锌，即igzo(indium gallium zinc oxide)。第二晶体管30的沟道区的长度为l2，其中，第二晶体管30的沟道区为第二晶体管30的第二有源层301与第二栅极30g交叠的区域，第二晶体管30的沟道区的长度即为第二晶体管30的沟道区在第二源极30s和第二漏极30d之间的电流传输方向(如图26中的方向x2)上的长度。本实施例的显示面板000可以为可折叠的显示面板，该可折叠的显示面板包括沿第一方向y延伸的弯折轴80，且第二晶体管30的沟道区的长度方向x2与第一方向相互垂直，第一晶体管20的沟道区的长度方向x1与第一方向y相互平行，氧化物半导体晶体管的第二晶体管30弯折性能更好，因此本实施例设置第二晶体管30的沟道区的长度方向x2与第一方向y之间的夹角为90度，而第一晶体管20的沟道区的长度方向x1与第一方向y之间的夹角为0度，可以进一步使得弯折性能更好的第二晶体管30尽量穿过弯折轴80所在区域，承担较大的弯折压力，而弯折性能较差的第一晶体管20尽量避免穿过弯折轴80所在区域，可以更好的避免第一晶体管20因弯折而失效，保证产品良率。
127.在一些可选实施例中，请参考图27，图27是本发明实施例提供的一种显示装置的平面结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图27实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提
供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。
128.通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：
129.本发明提供的显示面板，设置在垂直于衬底基板的方向上，第一晶体管的第一栅极与第一有源层之间的间距为d1，第一面积s1＝l1
×
d1；第二晶体管的第二栅极与第二有源层之间的间距为d2，第二面积s2＝l2
×
d2；且s1＜s2，由于硅晶体管的第一晶体管具有较好的响应能力，因此为了充分提升显示面板的ppi，本发明利用硅晶体管和氧化物半导体晶体管各自的优势，将两种类型的晶体管的沟道区的长度也尽可能设计得小，从而有利于节省电路空间，进而有利于提升显示面板的ppi。本发明设置在垂直于显示面板的衬底基板的方向上，第一面积s1＜第二面积s2，其中，第一面积s1＝l1
×
d1，第二面积s2＝l2
×
d2，硅晶体管的第一晶体管的第一栅极与第一有源层之间的间距为d1，氧化物半导体晶体管的第二晶体管的第二栅极与第二有源层之间的间距为d2，从而可以充分利用硅晶体管与氧化物半导体晶体管各自的特点和优势，在保证晶体管稳定性和正常工作的同时，节省显示面板的空间，提升显示面板的ppi，进而有利于提升显示面板的显示品质，使显示效果更优越，使产品更具有竞争优势。
130.虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。