一种Bump结构及应用此结构的芯片封装体的制作方法

本发明涉及半导体封装技术领域，尤其涉及一种bump结构及应用此结构的芯片封装体。

背景技术：

随着电子产品的发展，半导体科技已广泛应用于制造内存、中央处理器（cpu）、液晶显示装置（lcd）、发光二极管（led）、激光二极管以及其他装置或芯片组等。

由于半导体组件、微电机组件（mems）或光电组件等电子组件具有微小精细的电路及构造，因此，为避免粉尘、酸碱物质、湿气和氧气等污染或侵蚀电子组件，进而影响其可靠度及寿命，工艺上需要通过封装技术来提供上述电子组件的有关电能创术、信号传输、热量散失，以及保护与支持等功能。

半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片（die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金锡铜铝）导线或者导电性树脂将晶片的接合焊盘（bondpad）连接到基板的相应引脚（lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检incoming、测试test和包装packing等工序，最后入库出货。

在芯片封装领域，芯片与外引脚之间通过bump结构进行连接，为的是便于工艺操作要求，大致流程为首先将芯片上进行bump操作，然后进行塑封，塑封后进行研磨，在塑封体表面露出bump结构，在进行后续的重布线操作，但是现有技术中的bump结构，其形状仅仅是一个凸点，常见的为柱状结构（请参阅图1~图2，图1为现有技术中芯片（1）上的bump结构示意图，图2为现有技术中的某芯片封装体内的bump结构示意图。），与塑封体之间的接触面小，在封装过程或者研磨使凸点露出的过程中，很容易使凸点与芯片之间分离，导致芯片损坏，可靠性降低。

技术实现要素：

本发明正是针对现有技术存在的不足，提供了一种bump结构及应用此结构的芯片封装体。

为解决上述问题，本发明所采取的技术方案如下：

一种bump结构，包括本体，所述本体的形状呈葫芦状。

进一步的，所述本体包括第一部分和第二部分，所述第一部分和第二部分共轴，相互结合形成葫芦状。

进一步的，所述第一部分的尺寸小于第二部分的尺寸。

进一步的，所述第二部分的尺寸小于第一部分的尺寸。

进一步的，所述第一部分的尺寸与第二部分的尺寸相同。

本发明还提供一种芯片封装体，所述芯片封装体包含所述的bump结构。

本发明与现有技术相比较，本发明的有益效果如下：

将本体的形状设计呈葫芦状，当带有本bump结构的芯片被塑封时，与现有技术相比，在相同空间大小内，本发明中的本体与塑封体的接触面增大，且葫芦状的中间具有环状的凹陷区域，能够在塑封体内，将塑封体锁固，在后期的工艺程序中，不易使本体移动，提高本体与芯片之间的稳定性，提高芯片的可靠性。

本体的第一部分和第二部分共轴，相互结合形成葫芦状，所述第一部分的尺寸与第二部分的尺寸相同，便于生产操作，提高生产效率。

附图说明

图1为现有技术中芯片上的bump结构示意图；

图2为现有技术中的某芯片封装体内的bump结构示意图；

图3为实施例一中的bump结构的结构示意图；

图4为实施例一中的芯片封装体的局部示意图；

图5为实施例二中的bump结构的结构示意图；

图6为实施例二中的芯片封装体的局部示意图；

图7为实施例三中的bump结构的结构示意图；

图8为实施例三中的芯片封装体的局部示意图。

具体实施方式

下面将结合具体的实施方式来说明本发明的内容，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。

本发明所提到的方向用语，例如：上、下、左、右、前、后、内、外、正面、背面、侧面等，仅是参考附图的方向，以下通过参考附图描述的实施方式及使用的方向用语是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明提供的各种特定的工艺和材料的例子，都是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

实施例一：

请一并参阅图3和图4，其中图3为实施例一中的bump结构的结构示意图，图4为实施例一中的芯片封装体的局部示意图。

一种bump结构，如图3所示，包括本体10，所述本体10的形状呈葫芦状，本体10包括第一部分11和第二部分12，所述第一部分11和第二部分12共轴，相互结合形成葫芦状，第一部分11和第二部分12的形状可以为球形、椭球型、圆盘体中的任意一种，也可以为其他形状，在实际操作过程中，bump结构是通过设备进行制作的，并非是标准的呈球形、椭球型或圆盘体，但不影响具体能够实现的效果，只要本体10的第一部分11和第二部分12之间具有环状的凹陷区域a，在相同的空间区域内，增加了本体10的外表面面积，且能够锁固芯片封装体中的塑封体。

一种芯片封装体，如图4所示，包括芯片20、塑封体30和所述bump结构，所述bump结构包括本体10，所述本体10包括第一部分11和第二部分12，所述第一部分11的尺寸与第二部分12的尺寸相同，第一部分11的下端连接在芯片20上的寄生电容21上，上端与第二部分12的下端连接，第二部分12的上端与外部的铜柱、引脚或者重布线（rdl）等功能单元连接均可，针对不同类型的芯片，第二部分12的上端选择接入不同的功能单元。

所述芯片20、第一部分11、第二部分12均被包封在塑封体30内，所述第一部分11和第二部分12之间的环状的凹陷区域a充满塑封料，环状的凹陷区域a能够锁固塑封体30，在后期的工艺流程中，不易使本体10与芯片20之间脱离，且不会在塑封体30研磨的过程中，本体10与塑封体30之间相互脱离，从而提高稳固性，便于生产操作，提高生产效率。

在其他实施例中，本体10的形状可以为多个第一部分11相互上下叠加组成，形成多个环状的凹陷区域a，能够增大本体10与塑封体30的接触面积，增加稳固性。

实施例二：

请一并参阅图5和图6，其中图5为实施例二中的bump结构的结构示意图，图6为实施例二中的芯片封装体的局部示意图。

一种bump结构，如图5所示，其本体10中的第二部分12的尺寸小于第一部分11的尺寸，其他结构和性能与实施例一中相同，这种尺寸不同的结构，相对于某类芯片封装体是具有很重要的作用的。具体作用如下述。

一种芯片封装体，如图6所示，包括芯片20、塑封体30和所述bump结构，所述bump结构包括本体10，当遇到芯片20上的寄生电容21的密度很大的芯片进行封装时，由于导致寄生电容21之间的间距非常小，在寄生电容21上进行bump后，不能很好的进行重布线rdl操作，很容易使重布线rdl与bump连接处产生短路的现象，从而使芯片损坏，次品率提高。

将第一部分11的下端连接到芯片20上的寄生电容21上，上端连接第二部分12的下端，第二部分12的上端与重布线rdl连接，将本体10上的第二部分12的尺寸设计小于第一部分11的尺寸，如此，既能够保证本体10与寄生电容之间的接触面和连接牢固性之外，还能够增大相邻第二部分12之间的距离，如图6中的a处间距箭头所示，由于第二部分12的尺寸减小，相互之间的间距增大，能够避免因密度过大而使重布线时，在与第二部分12的上端连接而产生短路的现象发生，从而降低次品率。

实施例三：

请一并参阅图7和图8，其中图7为实施例三中的bump结构的结构示意图，图8为实施例三中的芯片封装体的局部示意图。

一种bump结构，如图7所示，包括第一部分11和第二部分12，其本体10中的第一部分11的尺寸小于第二部分12的尺寸，其他结构和性能与实施例一中相同，这种尺寸不同的结构，相对于某类芯片封装体是具有很重要的作用的。具体作用如下述。

一种芯片封装体，如图8所示，包括芯片20、塑封体30和所述bump结构，所述bump结构包括本体10，当遇到芯片需要传输高速信号，就必须将寄生电容21设计的越小越好，但是寄生电容21越小，bump结构就会越小，导致在后期bump结构与重布线rdl、铜柱或者引脚等功能单元连接时，很容易出现接触不良，导致断路的现象发生，从而增加了次品率。

将本体10中的第一部分11的尺寸设计小于第二部分12的尺寸，如图8中的b部分间距箭头所示，小尺寸的第一部分11的下端与小面积的寄生电容21连接，第一部分11的上端与大尺寸的第二部分12的下端连接，第二部分12的上端与其他功能单元进行连接，能够增大本体10与其他功能单元的接触面积，从而增加稳固性，避免后期工艺流程或者芯片使用时，本体10与其他功能单元因接触面积小而断开，导致芯片短路的现象发生，降低次品率。

本发明与现有技术相比较，本发明的有益效果如下：

将本体的形状设计呈葫芦状，当带有本bump结构的芯片被塑封时，与现有技术相比，在相同空间大小内，本发明中的本体与塑封体的接触面增大，且葫芦状的中间具有环状的凹陷区域，能够在塑封体内，将塑封体锁固，在后期的工艺程序中，不易使本体移动，提高本体与芯片之间的稳定性，提高芯片的可靠性。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。