1.一种电子器件制造方法，其特征在于，应用于电子器件制造系统，所述电子器件制造系统用于制造高电子迁移率晶体管，所述方法包括：
提供衬底，并在所述衬底上层叠设置缓冲层、沟道层、势垒层、钝化层、多晶硅层和保护层，得到第一形态电子器件；
针对所述第一形态电子器件，刻蚀预设位置上的所述保护层和所述多晶硅层，得到第二形态电子器件，所述第二形态电子器件包括第一凸部，所述第一凸部从所述钝化层延伸至所述保护层表面，所述第一凸部包括接触所述钝化层的凸部底面、背离所述钝化层的凸部顶面及连接于所述凸部底面与所述凸部顶面之间的凸部侧面；
针对所述第二形态电子器件，根据所述第一凸部制作栅极，并根据所述栅极制作源极和漏极，得到所述高电子迁移率晶体管。
2.根据权利要求1所述的方法，其特征在于，所述针对所述第二形态电子器件，根据所述第一凸部制作栅极，并根据所述栅极制作源极和漏极，得到所述高电子迁移率晶体管，包括：
针对所述第二形态电子器件，根据所述第一凸部制作栅极槽，得到第三形态电子器件；
针对所述第三形态电子器件，在所述栅极槽上制作栅极，得到第四形态电子器件；
针对所述第四形态电子器件，根据所述栅极制作源极和漏极，得到所述高电子迁移率晶体管。
3.根据权利要求2所述的方法，其特征在于，所述第一凸部包括两个凸部侧壁，所述针对所述第二形态电子器件，根据所述第一凸部制作栅极槽，得到第三形态电子器件，包括：
分别在所述两个凸部侧壁上制作一氮化物侧墙，以在所述第二形态电子器件上形成第二凸部；
刻蚀所述第二凸部之外的钝化层，以在所述第二形态电子器件上形成源漏区域；
针对形成源漏区域后的第二形态电子器件，根据所述第二凸部制作栅极槽，得到所述第三形态电子器件。
4.根据权利要求3所述的方法，其特征在于，针对形成源漏区域后的第二形态电子器件，根据所述第二凸部制作栅极槽，得到所述第三形态电子器件，包括：
减薄或完全去除所述源漏区域的势垒层，以使所述源漏区域的势垒层的厚度满足高电子迁移率晶体管的设计要求；
在减薄后的所述源漏区域的势垒层或暴露出的沟道层上生长氮化镓层，得到第五形态电子器件；
针对所述第五形态电子器件，根据所述第二凸部制作栅极槽，得到所述第三形态电子器件。
5.根据权利要求4所述的方法，其特征在于，针对所述第五形态电子器件，根据所述第二凸部制作栅极槽，得到所述第三形态电子器件，包括：
针对所述第五形态电子器件，在其表面沉积第一介质层；
针对所述第一介质层，表面平坦化处理至所述第二凸部的多晶硅层露出；
刻蚀所述第二凸部的多晶硅层，以形成所述栅极槽，得到所述第三形态电子器件。
6.根据权利要求5所述的方法，其特征在于，所述针对所述第三形态电子器件，在所述栅极槽上制作栅极，得到第四形态电子器件，包括：
针对所述第三形态电子器件，在其表面沉积栅极金属；
刻蚀所述第三形态电子器件表面上的预设区域内的栅极金属，形成t形的栅极，得到所述第四形态电子器件。
7.根据权利要求6所述的方法，其特征在于，所述针对所述第四形态电子器件，根据所述栅极制作源极和漏极，得到所述高电子迁移率晶体管，包括：
针对所述第四形态电子器件，在其表面沉积第二介质层，得到第六形态电子器件；
针对所述第六形态电子器件，根据所述栅极制作源极和漏极，得到所述高电子迁移率晶体管。
8.一种高电子迁移率晶体管，其特征在于，包括：层叠设置的衬底、缓冲层、沟道层、势垒层、氮化镓层、第一介质层和第二介质层，形成于所述第二介质层上的源极和漏极，以及设置于所述源极与所述漏极之间的栅极；所述源极和所述漏极贯通所述第一介质层和所述第二介质层，并延伸至所述氮化镓层中；所述高电子迁移率晶体管设置有凹部，所述凹部自所述氮化镓层开设且贯通所述氮化镓层、所述第一介质层，所述凹部设置有凹部底壁及连接于所述凹部底壁的凹部侧壁，所述栅极设置于所述凹部内。
9.根据权利要求8所述的高电子迁移率晶体管，其特征在于，所述凹部侧壁设置有氮化物侧墙。
10.根据权利要求9所述的高电子迁移率晶体管，其特征在于，所述势垒层包括势垒层凸部，所述凹部底壁设置为钝化层，所述钝化层设置于所述势垒层凸部上。
11.根据权利要求8-10任一项所述的高电子迁移率晶体管，其特征在于，所述源极设置有接触所述氮化镓层的源极底面、背离所述第二介质层的源极顶面及连接于所述源极顶面与所述源极底面之间的源极侧面。
12.根据权利要求8-10任一项所述的高电子迁移率晶体管，其特征在于，所述漏极设置有接触所述氮化镓层的漏极底面、背离所述第二介质层的漏极顶面及连接于所述漏极顶面与所述漏极底面之间的漏极侧面。
13.根据权利要求8-10任一项所述的高电子迁移率晶体管，其特征在于，所述栅极设置有接触所述钝化层的栅极底面、接触所述介质层凸部的栅极顶面及连接于所述栅极顶面与所述栅极底面之间的栅极侧面。