支持高精定位的天线模块的制作方法

本实用新型涉及物联网定位技术领域，具体来说是一种支持高精定位的天线模块。

背景技术：

在物联网定位领域，使用rfid有源或无源技术的定位精度一般是5米以上；蓝牙技术的定位精度在1-3米；而uwb定位技术可以达到分米到厘米级，但是uwb的实施成本比较高，一般仅应用于室内环境。而在在港口室外环境应用领域，尚无成熟的技术或产品能实现厘米级的高精定位。

技术实现要素：

本实用新型的目的在于解决现有技术的不足，提供一种支持高精定位的天线模块，实现更高精度的定位。

为了实现上述目的，设计一种支持高精定位的天线模块，包括若干第一天线和若干第二天线，每个所述的第一天线和第二天线分别缠绕成一闭合形状，若干所述的第一天线沿第一方向依次平行设置，若干所述的第二天线沿第二方向依次平行设置，且所述的第一方向和第二方向不相平行，以形成同时具有第一天线和第二天线的天线感应区，并且，相邻的第一天线所围成的区域至少部分相重叠，相邻的第二天线所围成的区域也至少部分相重叠。

所述的第一方向和第二方向相垂直。后一第一天线所围成的区域覆盖前一第一天线所围成的区域的至少一半，后一第二天线所围成的区域覆盖前一第二天线所围成的区域的至少一半。每个所述的第一天线和第二天线分别缠绕成“8”字形。

实用新型的有益效果

本实用新型同现有技术相比，组合结构简单可行，运行稳定，定位精度可以达到1cm，可以在港口等环境中安全运行，其优点在于：沿第一方向平行设置若干组第一天线，并沿第二方向平行设置若干组第二天线，从而在经过地钉时，同时有至少2组第一天线和至少2组第二天线感应到电压，因此，至少会有4组天线感应到电压，从而每组天线根据相应的电压值，计算出当前相对于地钉的相对位置，从而能达到厘米级高精定位。

附图说明

图1-图6是本实用新型的fpga处理电路的电原理图。图7-图14是本实用新型的dsp处理电路的电原理图。图15-图25是本实用新型的激励电路的电原理图。图26-图43是本实用新型的参考电路的电原理图。图44-图54是本实用新型的小信号天线电路的电原理图。图55是本实用新型的整体电原理图。图56是本实用新型的第一天线的结构示意图。图57是本实用新型的第二天线的结构示意图。图58是本实用新型的支持高精定位的天线模块的结构示意图。图59是本实用新型的支持高精定位的天线模块的使用示意图。

具体实施方式

下面结合附图对本实用新型作进一步说明，这种装置的结构和原理对本专业的人来说是非常清楚的。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实施方式提供一种支持高精定位的天线模块，其包括若干第一天线和若干第二天线，每个所述的第一天线和第二天线分别缠绕成一闭合形状，参见图1和图2，本实施方式中的所述的第一天线和第二天线分别缠绕成“8”字形，若干所述的第一天线沿第一方向依次平行设置，若干所述的第二天线沿第二方向依次平行设置，且所述的第一方向和第二方向不相平行，以形成同时具有第一天线和第二天线的天线感应区，优选地，所述的第一方向和第二方向相垂直。

同时，相邻的第一天线所围成的区域至少部分相重叠，即相邻的第一天线所围成的闭合图案具有相互重叠的区域，同样地，相邻的第二天线所围成的区域也至少部分相重叠，即相邻的第二天线所围成的闭合图案具有相互重叠的区域。进一步地，后一第一天线所围成的区域覆盖前一第一天线所围成的区域的至少一半，后一第二天线所围成的区域覆盖前一第二天线所围成的区域的至少一半。

结合图3，在本实施方式中，所述的第一方向在图中表现为横向，所述的第二方向在图中表现为纵向，沿横向布设有若干第一天线，沿纵向布设有若干第二天线，且后一第一天线所围成的区域覆盖前一第一天线所围成的区域的一半，后一第二天线所围成的区域覆盖前一第二天线所围成的区域的一半。

实施例1

本实施方式中，天线按照两个纬度进行部署，沿x轴方向有16组第一天线，沿y轴方向有6组第二天线，每个第一天线和第二天线均是中间交叉，为8字型绕法。地钉在天线模块下方不同位置时，天线模块感应到的电压值随着距离的不同而变化。如图4所示，小圆点表明地钉的位置，会同时有至少2组第一天线会感应到电压，同样还会有至少2组第二天线感应到电压，因此，至少会有4组天线感应到电压，从而每组天线根据相应的电压值，计算出相对位置xi。然后把这些xi值综合平均计算得出最终的相对位置，即能达到精准定位。而对于电压值所对应的位置，可事先进行取样记录并通过插值法得到不同位置的数据，当然也可采用其他方式实现。

实施例2

在厂区内均匀布设有若干地钉，地钉内具有可编程的处理结构，例如具有射频识别标签等结构，且射频识别标签等结构内存储有地钉所在的位置信息，阅读器安装在叉车上，叉车经过时，通过所述的阅读器的激励电路激励地钉，使得地钉向阅读器发送绝对定位信息，并通过参考天线读取地钉发出的绝对定位信息，并且通过阅读器的小信号天线读取当前位置与地钉之间的相对定位信息，结合图55所示，所述的阅读器内设有处理电路，处理电路包括fpga处理电路和dsp处理电路，所述的处理电路上连接有用于驱动激励天线的激励电路、用于驱动参考天线的参考电路和用于驱动小信号天线的小信号天线电路。以下，对各部分的具体电路结构进行示例说明。

参见图1，其示出了fpga处理电路，其包括芯片u54，作用是产生激励信号、对电路信号进行控制、驱动小信号天线进行采集、并对地钉卡号进行解码，本实施方式中芯片u54的型号采用xc3s500e-4pqg208dgq，芯片u54的7号端口连接至2v5端，且7号端口连接电容c225一端和电容c224一端，电容c225和电容c224的另一端均接地，芯片u54的11号端口串联电阻r206后连接至3v3端，芯片u54的12号端口串联电阻r208后接地，芯片u54的13号端口连接1v2端，且13号端口连接电容c204和电容c205的一端，电容c204和电容c205的另一端接地，芯片u54的15号端口串联电阻r205后连接至3v3端，芯片u54的16号端口串联电阻r207后接地，芯片u54的21号端口连接3v3端，且21号端口串联电容c203后接地，芯片u54的38号端口连接3v3端，且38号端口连接电容c170和电容c173的一端，电容c170和电容c173的另一端接地，芯片u54的44号端口连接2v5端，且44号端口串联电容c172后接地，芯片u54的46号端口连接电容c174、电容c171和电感l44的一端，电容c174和电容c171的另一端接地，电感l44的另一端连接3v3端，芯片u54的55号端口串联电阻r172后连接3v3端，芯片u54的59号端口连接电容c144一端、电容c145一端和电感l39一端，电感l39另一端连接3v3端，电容c144另一端和电容c145另一端接地，芯片u54的60号端口串联电阻r173后接地，芯片u54的66号端口连接电容c142一端、电容c143一端和2v5端，电容c142另一端接地，电容c143另一端接地，芯片u54的67号端口串联电容c141后接地，且芯片u54的67号端口连接1v2端，芯片u54的73号端口连接3v3端和电容c140一端，电容c140另一端接地，芯片u54的的80号端口连接电阻r170一端和电阻r171一端，电阻r170另一端连接至芯片u52的119号端口，电阻r171的另一端串联电容c117后接地，芯片u54的81号端口串联电阻r169后接地，芯片u54的88号端口连接3v3端和电容c139一端，电容c139另一端接地，芯片u54的92号端口连接2v5端和电容c138一端，电容c138另一端接地，芯片u54的99号端口串联电阻r166后连接3v3端，芯片u54的100号端口串联电阻r168后连接3v3端，芯片u54的102号端口串联电阻r167后接3v3端，芯片u54的104号端口连接芯片u52的45号端口，芯片u54的111号端口连接电容c166一端、电容c167一端并连接至2v5端，电容c166和电容c167的另一端接地，芯片u54的114号端口连接电容c168一端后接地，且芯片u54的114端口还连接至3v3端，芯片u54的的117端连接电容c169一端、电容c165一端和电感l43一端，电容c169另一端和电容c165另一端接地，电感l43另一端连接1v2端，芯片u54的125号端口连接3v3端和电容c192一端，电容c192另一端接地，芯片u54的143号端口连接电容c202一端、电容c201一端和电感l50一端，电容c202另一端、电容c201另一端接地，电感l50另一端连接3v3端，芯片u54的149号端口连接2v5端和电容c223一端，电容c223另一端接地。

参见图2，芯片u54上还连接有存储器u64，本实施方式中采用的型号为mt291g08abadah4，为1g8位闪存存储器，存储器u64的7号端口连接点入r221一端，电阻r221另一端连接存储器u64的12号端口、电感l55一端、电容c226一端、存储器u64的37号端口和电容c244一端，电容c226另一端接地，电感l55另一端连接3v3端，电容c244另一端接地。

参见图3，芯片u54上还连接有jtag加载电路，用于调试fpga，其包括芯片u37和芯片u35，本实施方式中芯片u37的型号为sn74ahc1g32，芯片u35的型号为sn74ahc1g125dbvr，芯片u37的vcc端接3.3v电压并串联低矮内容c112后接地，芯片u37的2号端口连接电阻r136一端和芯片u35的4号端口，电阻r136的另一端连接3v3端，芯片u35的5号端口连接3v3端和电容c111一端，电容c111另一端接地，芯片u35的1号端口和芯片u37的一端端口相连后连接14针插头p9，型号为jtag_xilinx，14针插头p9可用于连接fpgajtag仿真器，其1号端口和电阻r113一端，电阻r113另一端接地，芯片u35的2号端口串联电阻r135后连接3v3端，14针插头p9的2号端口串联电阻r134后连接14针插头p9的6号端口，电阻r133一端和芯片u34的4号端口，芯片u34的5号端口串联电容c110后接地，14针插头p9的12号端口连接电阻r112一端和芯片u36的1号端口，芯片u36的5号端口串联电容c52后接地，同时，芯片u36的3号接口连接芯片u37的4号端口，芯片u38的1号端口连接芯片u37的4号端口，芯片u38的4号端口连接芯片u54的61号端口，芯片u33的1号端口连接芯片u37的4号端口，芯片u33的4号端口连接芯片u52的41号端口，芯片u34的2号端口连接芯片u52的34号端口，芯片u34的1号端口连接芯片u37的4号端口。

结合图4，芯片u54上还连接有f-ram存储器u56，本实施方式中f-ram存储器u56的型号为fm25cl64bg，f-ram存储器u56的1号端口连接芯片u54的50号端口，f-ram存储器u56的2号端口连接芯片u54的49号端口，f-ram存储器u56的8号端口欧连接电感l49一端、电容c206一端、电阻r202一端，电感l49另一端连接3v3端，电容c206另一端接地，电阻r202另一端连接f-ram存储器u56的7号端口，f-ram存储器u56的6号端口连接芯片u54的47号端口，f-ram存储器u56的5号端口连接芯片u54的48号端口。

结合图5，芯片u54上还连接有状态指示灯电路，4个指示灯分别用于1.25v、2.5v、1.8v、和3.3v的供电指示，以其中一路为例说明，3v3端串联电阻r217和发光二极管d34后连接至芯片u54的150端，3v3端串联电阻r218和发光二极管d35后连接至芯片u54的151端，3v3端串联电阻r219和发光二极管d36后连接至芯片u54的152端，3v3端串联电阻r220和发光二极管d37后连接至芯片u54的153端.

结合图6，芯片u54上还连接有串行闪存记忆芯片电路，其包括芯片u41和芯片u42，芯片u41的型号为sn74ahc1g125dbcr，芯片u42的型号为m25p40-vmn6tp，芯片u37的号端口连接芯片u41的1号端口，芯片u41的5号端口串联电容c116后接地，且芯片u41的5号端口和电容c116之间抽头连接至3v3端，芯片u41的4号端口连接芯片u54的55号端口。芯片u42的1号端口连接芯片u54的55号端口和电阻r121一端，电阻r121的另一端连接电阻r142的一端、电感l33的一端、电容c118的一端和电阻r122的一端，电感l33的另一端连接3v3端，电容c118的另一端接地，电阻r122的另一端连接至芯片u42的7号端口，电阻r142的另一端连接至芯片u42的3号端口，芯片u42的6号端口连接芯片u54的103号端口，芯片u42的5号端口连接芯片u54的61号端口。

参见图7，其示出了dsp处理电路，其包括芯片u52，主要用于实现系统的基本功能(日志，参数配置)、定位計算、参考信号处理等功能，本实施方式中采用的型号为tms320f2812fgfacg，芯片u52的1号端口连接电容c135一端、电容c136一端、电容c137一端和电感l41一端，电容c135另一端、电容c136另一端和电容c137另一端接地，电感l41另一端连接3v3端，芯片u52的10号端口串联电容c134后接地，芯片u52的11号端口串联电容c133后接地，芯片u52的13号端口串联电容c132后接地，芯片u52的14号端口串联电容c131后接地，且芯片u52的13号端口与电容c132之间、芯片u52的14号端口与电容c131之间分别抽头连接至3v3端，芯片u52的16号端口串联电阻r164后接地，芯片u52的22号端口串联电阻r163后接地，芯片u52的23号端口串联电容c130后接地，芯片u52的23号端口和电容c130之间抽头连接至1v8端，芯片u52的31号端口串联电容c129后接地，且芯片u52的31号端口与电容c129之间抽头连接至3v3端，芯片u52的35号端口串联电阻r162后接地，芯片u52的37号端口串联电容c128后接地，且芯片u52的37号端口和电容c128之间抽头连接至1v8端，芯片u52的56号端口串联电容c160后接地，电容c160和芯片u52的56号端口之间连接至1v8端，芯片u52的64号端口连接电容c186一端、电感l52一端、电容c185一端和芯片u52的69号端口，电容c186另一端、电容c184另一端、电容c185另一端接地，电感l52另一端连接3v3端，芯片u52的75号端口串联电容c197后接地，且芯片u52的75号端口和电容c197之间连接1v8端，芯片u52的81号端口串联电容c196后接地，且芯片u52的81号端口和电容c196之间连接3v3端，芯片u52的100号端口连接电容c219后接地，且芯片u52的100号端口与电容c219之间连接至1v8端，芯片u52的106端连接至3v3端，芯片u52的112号端口串联电容c220后接地，且芯片u52的112号端口和电容c220之间连接1v8端，芯片u52的114号端口串联电容c221后接地，且芯片u52的114号端口和电容c221之间连接3v3端，芯片u52的122号端口连接3v3端，芯片u52的128号端口连接电容c222一端、电容c223一端和电感l51一端，电容c222另一端和电容c223另一端接地，电感l50另一端连接1v8端。芯片u52的143号端口串联电容c198后接地，且芯片u52的143号端口和电容c198之间抽头连接1v8端，芯片u52的145号端口串联电容c199之后接地，且芯片u52的145号端口和电容c199之间抽头连接3v3端，芯片u52的154号端口串联电容c189后接地，且芯片u52的的、154号端口和电容c189之间抽头连接1v8端，芯片u52的162号端口连接电容c188一端、电容c187、电容c191一端和电感l48一端，电容c188另一端、电容c187另一端、电容c191另一端接地，电感l48另一端连接1v8端，芯片u52的166号端口串联电容c161后接地，且芯片u52的166号端口和电容c161之间抽头连接3v3端。

参见图8，示出了dsp处理电路的16位静态ram存储器u53，本实施方式中的型号为cy7c1041dv53-10zsxi，其与芯片u52连接，并且16位静态ram存储器u53的11号端口连接电容c164一端、电感l42一端、16位静态ram存储器u53的33号端口和电容c200一端，电感l42另一端连接3v3端，电容c164另一端接地，电容c200另一端接地。

结合图9，其示出了dsp处理电路的状态指示灯电路，3v3端和芯片u52之间并联有若干路指示灯电路，每路指示灯电路包括依次串联的电阻和发光二极管。结合图10，其示出了fpga处理电路的晶振电路，图中tp27是接地测试点，用于调试，芯片u52的77号端口连接电容c183一端和晶体振荡器x1一端，电容c183另一端接地，同时晶体振荡器x1另一端连接芯片u52的76号端口以及电容c218一端，电容c218另一端接地。结合图11，其示出了fpga处理电路的配置电路，其中是j8-j11表示短接线，若连上则电平拉低；若不连，则是高电平。3v3端串联电阻r232和j8后接地，且电阻r232和j8之间抽头连接至芯片u52的98号端口，3v3端串联电阻233和j9后接地，且电阻r233和j9之间抽头连接至芯片u52的101号端口，3v3端串联电阻234和j10后接地，且电阻r234和j10之间抽头连接至芯片u52的102号端口，3v3端串联电阻235和j11后接地，且电阻r235和j11之间抽头连接至芯片u52的104号端口。结合图12，其示出了fpga处理电路的时钟芯片电路，3v3端串联电感l57和电容c18后接地，且电容c18和电感l57之间抽头连接至时钟芯片u66的1号端口，本实施方式中时钟芯片u66的型号为ds1302，时钟芯片u66的的2号端口连接晶体振荡器x3一端，时钟芯片u66的3号端口连接晶体振荡器x3另一端，时钟芯片u66的8号端口连接电池，时钟芯片u66的7号端口连接芯片u52的92号端口，时钟芯片u66的6号端口连接芯片u52的93号端口后再串联电阻r236并连接至芯片u52的94号端口，时钟芯片u66的5号端口连接芯片u52的95号端口。结合图13，fpga处理电路连接有串行闪存记忆芯片u45，串行闪存记忆芯片u45在本实施方式中的型号为m25p20-vmn6tp，串行闪存记忆芯片u45的1号端口连接至芯片u52的28号端口，且串行闪存记忆芯片u45的1号端口和芯片u52的28号端口之间抽头连接电阻r160一端，电阻r160另一端连接至串行闪存记忆芯片u45的3、7、8号端口、电感l40一端、电容c159一端和电阻r161一端，电感l40另一端接3v3端，电容c159另一端接地，电阻r161另一端接串行闪存记忆芯片u45的6号端口和芯片u52的34号端口，串行闪存记忆芯片u45的5号端口连接芯片u52的40号端口。结合图14，芯片u52上还连接有dspjtag加载电路，其包括p13，p13是jtag接口，用于链接dspjtag仿真器，p13的1号端口连接芯片u52的126号端口及电阻r245一端，电阻r245另一端连接3v3端，p13的2号端口连接芯片u52的135号端口和电阻r214一端，电阻r214另一端接地，p13的3号端口连接芯片u52的131端，p13的7号端口连接芯片u52的127号端口，p13的9号端口连接p13的11号端口并连接至芯片u52的136号端口，p13的13号端口连接芯片u52的137号端口和电阻r227一端，电阻r227另一端连接3v3端，p13的14号端口连接芯片u52的146号端口和电阻r246一端，电阻r246另一端连接3v3端。

以下示出用于激励天线的激励电路的示意图，本实施方式中其为134.2khz的收发电路，结合图15，其包括芯片u60和芯片u49，芯片u60采用的型号为opa2134ua，芯片u49采用的型号为opa2350ea，芯片u60的1号端口连接电阻r197一端和电阻r204一端，电阻r204另一端连接芯片u60的2号端口和电阻r203一端，电阻r203另一端接地，电阻r197另一端连接芯片u60的6号端口、电阻r196一端、及二极管d25一端，电阻r196另一端连接电阻r195一端和二极管d24一端，二极管d24另一端和二极管d25另一端相连后连接至芯片u60的7号端口，电阻r195另一端连接电容c251一端和芯片u49的3号端口，电容c251另一端接地，芯片u49的1号端口和2号端口连接芯片u52的9号端口，芯片u49的8号端口连接电感l38一端和电容c127一端，电感l38另一端连接3v3端，电容c127另一端接地，芯片u60的3号端口连接晶闸管d33一端、电阻r212一端，芯片u60的4号端口连接电容c195一端，晶闸管d33另一端、电阻r212另一端和电容c195另一端接地，并且芯片u60的4号端口和电容c195之间抽头连接-15v端，芯片u60的8号端口连接电容c182后接地，且芯片u60的8号端口和电容c182之间抽头连接至15v端。结合图16-图18，其含有芯片u25、芯片u31和芯片u32，芯片u25和芯片u31型号均采用el7212csz，芯片u32的型号采用1r4426s，芯片u25的2号端口连接芯片u54的69号端口并串联电阻r79后接地，芯片u25的4号端口连接芯片u54的74号端口并串联电阻r78后连接至3v3端，芯片u25的6号端口连接电感l31一端和电容c91一端，电感l31另一端连接v12端，电容c91另一端接地。芯片u31的2号端口连接芯片u54的65号端口并串联电阻r132后接地，芯片u31的4号端口连接芯片u54的68号端口并串联电阻r80后连接3v3端，芯片u31的6号端口连接电感l36一端和电容c107一端，电容c107另一端接地，电感l36另一端连接v12端。芯片u32的2号端口连接芯片u54的64号端口，芯片u32的4号端口连接芯片u54的75号端口并串联电阻r81后接3v3端，芯片u32的6号端口连接电感l37一端、电容c108一端，电容c108另一端接地，电感l37另一端连接v12端。结合图19，芯片u25的5号端口连接场效应管t5的栅极，场效应管t5的源极接地且场效应管t5的漏极连接场效应管t4的漏极和电感l47一端，场效应管t4的栅极连接芯片u25的7号端口，场效应管t4的源极连接12v端，电感l47另一端连接电容c157一端、ovp3一端、ovp4一端以及p12的2号端口，其中，ovp3、ovp4是防雷管，p12接头用于连接激励天线，电容c157另一端、ovp3另一端接地，ovp4另一端连接p12的1号端口、电阻r244一端以及j12-j21一端，j12-j21为短接线，可以配置不同的电容值。电阻r244另一端连接至芯片u60的3号端口。10路天线电路另一端连接电容c158一端和电感l35一端，电容c158另一端连接场效应管t8的源极、场效应管t8的栅极以及场效应管t7的漏极，场效应管t8的漏极接地，场效应管t7的源极接地，场效应管t7的栅极连接芯片u32的7号端口，电感l35另一端连接电阻r111一端，场效应管t3的漏极以及场效应管t1的漏极，电阻r111另一端连接场效应管t2的漏极，场效应管t2的栅极连接芯片u32的5号端口，场效应管t2的源极接地，场效应管t3的栅极连接芯片u31的5号端口，场效应管t3的源极接地，场效应管t1的栅极连接芯片u31的7号端口，且场效应管t1的源极接12v端。此外，结合图20-图25，通过插座p7提供电源接口，p7的一端口作为12v端串联电阻r65和有极性电容c65后接地，且电阻r65和有极性电容c65之间连接至v12端，p7的一端口作为+5v端串联电感l1和稳压二极管d1后接地，电感l1和稳压二极管d1之间抽头连接至5v端和有极性电容c1一端，有极性电容c1另一端接地。p7的一端口作为+15v端串联电感l3、稳压二极管d12后接地，电感l3和稳压二极管d12之间抽头连接至15v端和有极性电容c39一端，有极性电容c39另一端接地。p7的一端口作为15-端串联电感l13和稳压二极管d18后接地，电感l13和稳压二极管d18之间抽头连接至-15端和有极性电容c89一端，有极性电容c89另一端接地。p7的一端口作为+12v端串联电感l29和稳压二极管d22后接地，电感l29和稳压二极管d22之间抽头连接至12v端和有极性电容c126一端，有极性电容c126另一端接地。

参见图26-图43所示，其示出了参考天线的参考电路，图26与图35所示的电路结构是相同的，以下以图26为例进行说明，p10和p6是插座，用于连接参考天线，p10的1号端口连接电阻r131一端、电阻r159一端和防雷管ovp2一端，电阻r159另一端串联电阻r158后接地，电阻r131另一端连接d21一端、d23一端、芯片u30的4号端口、电容c105一端，d21另一端和d23另一端相连后接地，电容c105另一端连接芯片u30的5号端口、电阻r110一端及d17一端和d18一端，d17另一端和d18另一端相连后接地，电阻r110另一端与ovp2另一端相连并连接至p10的4号端口，芯片u30的2号端口串联电阻r154后连接至芯片u30的15号端口，芯片u30的7好端口欧连接电阻r109一端和电容c88一端，电阻r109另一端连接至-15v端，电容c88另一端接地，芯片u30的13号端口连接电容c154一端和电阻r176一端，电容c154另一端接地，电阻r176另一端连接至15v端，芯片u30的11号端口和12号端口相连后连接电容c123一端，电容c123另一端连接芯片u17的11号端口及电阻r156一端，电阻r156另一端接地。结合图27和图28，芯片u16和芯片u17的型号均为adg444br，且两者电路结构是相同的，均为起到开关控制作用的开关控制电路，以芯片u17为例说明，芯片u17的4号端口连接电感l20一端和电容c62一端，电感l20另一端接-15v端，电容c62另一端接地，芯片u17的13号端口连接电感l12一端和电容c64一端，电感l12另一端连接+15v端，电容c64另一端接地，芯片u17的12号端口连接电感l21一端和电容c63一端，电感l21另一端连接+5v端，电容c63另一端接地。图29示出了芯片u24的电路结构，图32、图33和图34示出的电路结构与图29是相同的，不再多做赘述，图29中，芯片u24的型号为opa4134ua，芯片u24的1号端口连接电阻r106一端和电容c59一端，电容c59另一端连接芯片u24的5号端口，电阻r106另一端连接芯片u24的2号端口和6号端口，芯片u24的3号端口连接电容c61、变阻器r105一端及可变端、电阻r73一端和芯片u24的10号端口，电容c61的另一端接地，变阻器r105另一端串联电阻r107后连接芯片u24的7号端口和电阻r108一端，电阻r108另一端连接芯片u24的6号端口，芯片u24的4号端口连接15v端和电容c86一端，电容c86另一端接地，芯片u24的8号端口连接电阻r72一端和电容c87一端，电阻r72另一端连接芯片u24的9号端口和电阻r47一端，电阻r47另一端接地，电容c87另一端连接电阻r68一端、电阻r70一端和电阻r44一端，电阻r68另一端接地，电阻r70另一端连接芯片u24的12号端口，电阻r44另一端连接电阻r71一端和芯片u24的13号端口，电阻r71另一端连接芯片u24的14号端口，芯片u24的11号端口串联电容c60后接地，且芯片u24的11号端口和电容c60之间抽头连接至-15v端。结合图30和图31，其示出了芯片u5和芯片u46的电路结构，两者的型号均为opa2134ua，其电路结构是相同的均为信号放大电路，图片中tpb为背板测试点、tp为测试点，以下以芯片u5为例进行说明，芯片u5的1号端口连接电阻r10一端和电容r12一端，电阻r10另一端和电容r12另一端相连后连接芯片u5的2号端口的电阻r9一端、电容c10一端，电阻r9另一端连接芯片u24的8号端口，电容c10另一端接地，芯片u5的4号端口连接电容c11一端，电容c11另一端接地，芯片u5的8号端口串联电容c20后接地，且芯片u5的8号端口和电容c20之间抽头连接至15v端，芯片u57号端口连接电阻r45一端、电阻r46一端、电容c36一端和电容c37一端，电阻r46另一端和电容c36另一端相连并连接至芯片u17的3号端口，电容r45的另一端和电容c37另一端相连后连接至芯片u5的6号端口和电阻r48一端，电阻r48另一端连接芯片u17的15号端口。结合图36-图39，芯片u43、u29、u4和u15的型号均为ad790jrz，以图36为例进行说明，其为电压比较电路，芯片u43的1号端口连接芯片u16的1号端口，芯片u43的2号端口连接5v端和电容c120一端，电容c120另一端接地，芯片u43的3号端口连接电容c99一端和15v端，电容c99另一端接地，芯片u43的7号端口串联电阻r146后连接至5v端，芯片u43的6号端口连接电容c97一端和-15v端，电容c97另一端接地。结合图40-图41所示，其结构都是相同的均为信号放大电路，图中tp均为测试点，以图40为例进行说明，芯片u1的1号端口和芯片u1的2号端口相连后连接芯片u52的173号端口，芯片u1的3号端口串联电阻r14后连接电阻r16一端和电容c14一端，电阻r16另一端连接tp5端，电容c14另一端接地，芯片u1的5号端口串联电阻r1后连接电容c2一端和电阻r2一端，电阻r2另一端连接tp1端，电容c2另一端接地，芯片u1的6号端口和7号端口相连后连接芯片u52的174号端口，芯片u1的8号端口连接电容c15一端和电感l2一端，电感l2另一端接3v3端，电容c15另一端接地。结合图42和图43所示，其结构都是相同的，以图42为例进行说明，其为电压比较电路，芯片u3的型号为ad790jrz，芯片u3的1号端口连接电阻r6一端和电阻r8一端，电阻r8另一端连接芯片u54的159号端口和电阻r7一端，电阻r7另一端接地，电阻r6另一端连接电阻r5一端和芯片u3的4号端口，电阻r5另一端接地，芯片u3的2号端口连接电容c6一端和5v端，电容c6另一端接地，芯片u3的3号端口连接电容c5一端和15v端，电容c5另一端接地，芯片u3的7号端口串联电阻r24后连接至5v端，芯片u3的6号端口连接电容c18一端和-15v端，电容c18另一端接地。

以下对驱动小信号天线的小信号天线电路进行示例说明，结合图44-图46所示，其结构是相同的，本实施方式中p1、p2、p3为插座用于连接三路小信号天线，然后经过fpga控制电路和放大电路对其进行控制，优选地可以设置8路电路从而设置8路小信号天线。以图44为例进行说明，芯片u1的型号采用ina111au，芯片u1的2号端口串联电阻r57后连接至芯片u1的15号端口，芯片u1的4号端口连接二极管d1和d2后接地，同时芯片u1的4号端口还连接电阻r4一端和电容c2一端，电阻r4另一端连接p1的1号端口和ovp1一端，ovp1另一端连接p1的4号端口、电阻r2一端和电阻r3一端，电阻r3另一端和电容c2另一端相连后连接芯片u1的5号端口,同时芯片u1的5号端口连接d3、d4后接地，电阻r2另一端串联电阻r1后接地，芯片u1的7号端口连接电阻r49一端和电容c3一端，电阻r49另一端连接-15v端，电容c3另一端接地，芯片u1的11号端口和12号端口相连后串联电容c23和电阻r66后接地。

此外，小信号天线电路同样具有与激励电路相同的信号放大电路、电压比较电路、和开关控制电路，其结构和作用均是相同的，或者也可以采用其他现有公知的信号放大电路、电压比较电路、和开关控制电路等，这对于本领域技术人员而言是清楚的，限于篇幅，不再多做赘述，仅就部分说明如下，结合图47-图50所示，其结构是相同的为信号放大电路，以图47为例进行说明，芯片u12的型号为opa4134ua，芯片u12的1号端口连接电容c67一端和电阻r131一端，电容c67另一端连接芯片u12的5号端口和电阻r133一端，电阻r133另一端接地，电阻r131另一端连接芯片u12的2号端口、电阻r132一端和芯片u12的6号端口，电阻r132另一端连接电阻r130一端和芯片u12的7号端口，电阻r130另一端连接可变电阻器r106后连接至电容c82一端、芯片u12的3号端口、芯片u12的10号端、电阻r69一端、电容c68一端和电阻r107一端，电阻r107另一端连接芯片u12的9号端口和电阻r134一端，电阻r134另一端接地，电容c68另一端串联电阻r108后连接至芯片u23的2号端口，芯片u12的4号端口连接电容c83一端和15v端，电容c83另一端接地，电阻r69另一端连接tp3端、tpb1端、芯片u12的14号端口、电阻r67一端和电容c43一端，电容c43和电阻r67另一端相连后连接芯片u12的13号端口、电阻r68一端和电容c44一端，电容c44另一端接地，电阻r68另一端连接芯片u3的2号端口，其中，芯片u3同样采用型号为ad444gbr作为起到开关控制作用的开关控制电路，芯片u23同样采用型号为opa4134ua作为信号放大电路芯片使用，芯片u12的11号端口串联电容c45后接地，且芯片u12的11号端口和电容c45之间抽头连接-15v端。结合图51-图53，接插件p9用于提供电源接口和其他接口，接插件p9的若干端口分别连接±15v电压端和±5v电压端，以为小信号天线电路供电，小信号天线电路通过模数转换器芯片u22与fpga处理电路的芯片相连，模数转换器芯片u22的型号采用ads7844e，模数转换器芯片u22的20号端口连接电感l13一端和电容c164一端，电感l13另一端连接5v端，电容c164另一端接地，模数转换器芯片u22的19号端口连接芯片u21的3号端口，模数转换器芯片u22的18号端口连接芯片u32的4号端口，模数转换器芯片u22的17号端口连接芯片u21的5号端口，模数转换器芯片u22的15号端口连接芯片u21的15号端口，芯片u21的1号端口、2号端口、6号端口、7号端口、13号端口、14号端口连接接插件p9，芯片u21的12号端口和16号端口相连后连接电感l7一端和电容c81一端，电容c81另一端接地，电感l7另一端接5v端。芯片u31的型号为sn74ahc1g125dbvr，芯片u31的2号端口串联电阻r219后连接芯片u22的16号端口，芯片u31的5号端口连接5v电压端和电容c158一端，电容c158另一端接地，芯片u31的4号端口连接接插件p9。

系统工作步骤如下，当阅读器移动到地钉上面，将以40ms为周期进行定位计算。分为以下4步：

第一步：前20ms为激励时间，即该阅读器的激励天线向地钉发送134k激励信号。

第二步：地钉充满电后，以134k的频率发送约2ms的定位信号。

第三步：阅读器的小信号天线接收到定位信号后，计算出阅读器和天线的相对位置。

第四步：阅读器的参考天线读取地钉的数据信号后，解码出地钉卡号，即获得绝对位置。

该阅读器尺寸优选地为2260cm*1160cm，采用钢结构，坚实牢固。