半导体封装结构的制作方法

[0001]
本申请涉及半导体器件技术领域，特别是涉及一种半导体封装结构。


背景技术：

[0002]
绝缘栅双极型晶体管(insulated gate bipolar transistor，igbt)是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件，兼有金氧半场效晶体管(metal-oxide-semiconductor field effect transistor,mosfet)的高输入阻抗和电力晶体管的低导通压降两方面的优点。非常适合应用于直流电压为600v及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域，在智能电网，高速铁路，航空电源方面也得到了广泛的应用。
[0003]
igbt模块正常使用时间，器件的开通和关断的速度非常快。在关断过程中，开关器件的通态电流快速的下降，这时候就会产生较大的电流变化率，与模块中存在的杂散电感共同作用产生电压尖峰，增加器件开关损耗，影响开关速度，甚至造成器件承受过高压出现击穿现象。杂散电感还可能导致振荡，比如由电流突变引起的振荡，这可能导致由于电磁干扰或过压限制而引起的器件使用受限。
[0004]
杂散电感越大，集射极电压下降速度越快。主回路杂散电感的值越大，igbt的开通损耗越低，但是杂散电感越大，导致的电压过冲的可能性也会越大，导致器件损坏的可能性也越大。


技术实现要素：

[0005]
基于此，有必要针对上述背景技术中的技术问题提供一种能够有效地减小杂散电感并提高器件可靠性的半导体封装结构。
[0006]
为实现上述目的及其他目的，本申请提供了一种半导体封装结构，包括基板、第一桥臂导电板及第二桥臂导电板；
[0007]
所述基板包括相对的第一表面及第二表面，所述第一桥臂导电板及所述第二桥臂导电板设置于所述基板的第一表面；
[0008]
所述第一桥臂导电板远离所述基板的第一表面设置有第一半导体芯片、第二半导体芯片，所述第一半导体芯片通过第一键合丝与所述第二半导体芯片连接；
[0009]
所述第二桥臂导电板远离所述基板的第一表面设置有第三半导体芯片、第四半导体芯片，所述第三半导体芯片通过第二键合丝与所述第四半导体芯片连接；
[0010]
其中，所述第一键合丝的延伸方向与所述第二键合丝的延伸方向相同，且各所述第一键合丝均与所述第二桥臂导电板连接。
[0011]
于上述实施例中的半导体封装结构中，通过设置第一半导体芯片通过第一键合丝与第二半导体芯片连接，并设置各所述第一键合丝均与所述第二桥臂导电板连接，使得第二桥臂导电板可以直接用来导流，在减小经由键合丝形成的导电路径的同时，可以有效地增加在第二桥臂导电板上形成的电流路径的横截面积，能有效地减小杂散电感；由于第一
键合丝的延伸方向与第二键合丝的延伸方向相同，一方面可以减小经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小杂散电感；另一方便，便于增设与键合丝中的电流的方向相反的电流路径，以使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感并提高器件的可靠性。
[0012]
在其中一个实施例中，所述第一半导体芯片的数量为多个且成行分布；
[0013]
所述第二半导体芯片的数量为多个且成行分布；
[0014]
其中，所述第一半导体芯片与所述第二半导体芯片一对一通过第一键合丝连接，各所述第一键合丝平行设置。
[0015]
于上述实施例中的半导体封装结构中，通过设置所述第一半导体芯片的数量为多个且成行分布；并设置所述第二半导体芯片的数量为多个且成行分布；便于将所述第一半导体芯片与所述第二半导体芯片一对一通过第一键合丝连接，各所述第一键合丝平行设置，从而有效地减短了经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小了杂散电感。
[0016]
在其中一个实施例中，所述第二桥臂导电板包括多个相互隔离的子导电基板，所述第三半导体芯片的数量为多个且成行分布，所述第四半导体芯片的数量为多个且成行分布；
[0017]
任一所述子导电基板的远离所述基板的第一表面的表面设置有至少一个所述第三半导体芯片及至少一个所述第四半导体芯片，且所述第三半导体芯片与所述第四半导体芯片一对一通过第二键合丝连接；
[0018]
其中，各所述第二键合丝平行设置。
[0019]
于上述实施例中的半导体封装结构中，通过设置所述第二桥臂导电板包括多个相互隔离的子导电基板，所述第三半导体芯片的数量为多个且成行分布，所述第四半导体芯片的数量为多个且成行分布，有效地优化了电路的结构布局的同时，便于设置所述第三半导体芯片与所述第四半导体芯片一对一通过第二键合丝连接；在设置各所述第二键合丝平行的情况下，可以有效地减短经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小了杂散电感。
[0020]
在其中一个实施例中，所述半导体封装结构还包括：
[0021]
反向导电基板，设置于所述第一桥臂导电板与所述第二桥臂导电板之间，且与所述第一桥臂导电板及所述第二桥臂导电板均相隔离；
[0022]
其中，至少一所述第四半导体芯片通过第三键合丝与所述反向导电基板连接，所述第三键合丝中的电流的方向与所述第二键合丝中的电流的方向相反。
[0023]
于上述实施例中的半导体封装结构中，通过在所述第一桥臂导电板与所述第二桥臂导电板之间设置与二者均相互隔离的反向导电基板，并设置至少一所述第四半导体芯片通过第三键合丝与所述反向导电基板连接，所述第三键合丝中的电流的方向与所述第二键合丝中的电流的方向相反，以使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感并提高器件的可靠性。
[0024]
在其中一个实施例中，至少一所述第四半导体芯片通过多条相互平行的第三键合丝与所述反向导电基板连接，以便于增设与第三键合丝中的电流的方向相反的电流路径，以使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感
并提高器件的可靠性。
[0025]
在其中一个实施例中，至少一所述第四半导体芯片通过直线状的第三键合丝与所述反向导电基板连接，以便于减小经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小杂散电感。
[0026]
在其中一个实施例中，所述反向导电基板为覆铜陶瓷基板。
[0027]
在其中一个实施例中，所述第一桥臂导电板为覆铜陶瓷基板；及/或
[0028]
所述第二桥臂导电板为覆铜陶瓷基板。
[0029]
在其中一个实施例中，所述第一桥臂导电板为矩形状或多边形状。
[0030]
在其中一个实施例中，所述第一半导体芯片及所述第三半导体芯片为绝缘栅双极型晶体管；及/或
[0031]
所述第二半导体芯片及所述第四半导体芯片为快恢复二极管。
附图说明
[0032]
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
[0033]
图1为本申请第一实施例中提供的一种半导体封装结构的结构示意图。
[0034]
图2为传统实施例中提供的一种半导体封装结构的结构示意图。
[0035]
图3为本申请第二实施例中提供的一种半导体封装结构的结构示意图。
[0036]
图4为本申请第三实施例中提供的一种半导体封装结构的结构示意图。
[0037]
图5为本申请第四实施例中提供的一种半导体封装结构的结构示意图。
[0038]
图6为本申请第五实施例中提供的一种半导体封装结构的结构示意图。
[0039]
图7为本申请第六实施例中提供的一种半导体封装结构的结构示意图。
[0040]
图8为传统实施例中提供的一种半导体封装结构的结构示意图。
[0041]
图9为图1-图4中所示实施例中的电感随芯片的开关频率的变化曲线示意图。
具体实施方式
[0042]
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳的实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
[0043]
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本实用新型。
[0044]
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由
……
组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
[0045]
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等
术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
[0046]
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本实用新型的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
[0047]
请参考图1，在本申请的一个实施例中提供的一种半导体封装结构中，包括基板(图1中未示出)、第一桥臂导电板10及第二桥臂导电板20，所述基板包括相对的第一表面及第二表面,第一桥臂导电板10及第二桥臂导电板20设置于所述基板的第一表面；第一桥臂导电板10远离所述基板的第一表面设置有第一半导体芯片11、第二半导体芯片12，第一半导体芯片11通过第一键合丝13与第二半导体芯片12连接；第二桥臂导电板20远离所述基板的第一表面设置有第三半导体芯片21、第四半导体芯片22，第三半导体芯片21通过第二键合丝23与第四半导体芯片22连接；其中，第一键合丝13的延伸方向与第二键合丝23的延伸方向相同，且各第一键合丝13均与第二桥臂导电板20连接。
[0048]
具体地，请继续参考图1，于上述实施例中的半导体封装结构中，通过设置第一半导体芯片11通过第一键合丝13与第二半导体芯片12连接，并设置各所述第一键合丝13均与所述第二桥臂导电板20连接，使得第二桥臂导电板20可以直接用来导流，在减小经由键合丝形成的导电路径的同时，可以有效地增加在第二桥臂导电板20上形成的电流路径的横截面积，能有效地减小杂散电感；由于第一键合丝13的延伸方向与第二键合丝23的延伸方向相同，一方面可以减小经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小杂散电感；另一方便，便于增设与键合丝中的电流的方向相反的电流路径，以使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感并提高器件的可靠性。
[0049]
优选地，请继续参考图1，在本申请的一个实施例中，所述第一半导体芯片11的数量为多个且成行分布；所述第二半导体芯片12的数量为多个且成行分布；其中，所述第一半导体芯片11与所述第二半导体芯片12一对一通过第一键合丝13连接，各所述第一键合丝13平行设置。
[0050]
具体地，请继续参考图1，于上述实施例中的半导体封装结构中，通过设置第一半导体芯片11的数量为多个且成行分布；并设置第二半导体芯片12的数量为多个且成行分布；便于将第一半导体芯片11与第二半导体芯片12一对一通过第一键合丝13连接，各第一键合丝13平行设置，从而有效地减短了经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小了杂散电感。
[0051]
具体地，请继续参考图1，在本申请的一个实施例中，第二桥臂导电板20包括多个相互隔离的子导电基板201，第三半导体芯片21的数量为多个且成行分布，第四半导体芯片22的数量为多个且成行分布；任一子导电基板201的远离所述基板的第一表面的表面设置有至少一个所述第三半导体芯片21及至少一个所述第四半导体芯片22，且第三半导体芯片21与第四半导体芯片22一对一通过第二键合丝23连接；其中，各第二键合丝23平行设置。
[0052]
具体地，请继续参考图1，于上述实施例中的半导体封装结构中，通过设置第二桥臂导电板20包括多个相互隔离的子导电基板201，第三半导体芯片21的数量为多个且成行分布，第四半导体芯片22的数量为多个且成行分布，有效地优化了电路的结构布局的同时，便于设置第三半导体芯片21与第四半导体芯片22一对一通过第二键合丝23连接；在设置各第二键合丝23平行的情况下，可以有效地减短经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小了杂散电感。
[0053]
请参考图2，图1中的第一桥臂导电板10覆盖基板的面积明显比图2中的第一子导电基板200覆盖基板的面积更大，图1中的芯片排布更加整齐，芯片之间的电流路径明显减小，图1中通过大面积的使用导电板例如是覆铜板来替代键合丝的使用，有效地减小了环路电流的路径。
[0054]
键合丝是半导体封装用的核心材料，是连接引脚和硅片及传达电信号的零件，是半导体生产中不可或缺的核心材料。键合丝的横截面的直径可以为0.01毫米-0.5毫米。键合丝根据材质分类有键合金丝、键合银丝、键合铝丝和键合铜丝，可以根据使用领域、物理性能、价格等选择不同材质的材料。进一步地，请参考图3，在本申请的一个实施例中提供的一种半导体封装结构中，还包括反向导电基板30，反向导电基板30设置于第一桥臂导电板10与第二桥臂导电板20之间，且与第一桥臂导电板10及第二桥臂导电板20均相隔离；其中，至少一第四半导体芯片22通过第三键合丝33与所述反向导电基板30连接，第三键合丝31中的电流的方向与第二键合丝23中的电流的方向相反。
[0055]
具体地，请继续参考图3，于上述实施例中的半导体封装结构中，通过在第一桥臂导电板10与第二桥臂导电板20之间设置与二者均相互隔离的反向导电基板30，并设置至少一第四半导体芯片22通过第三键合丝31与反向导电基板30连接，第三键合丝31中的电流的方向与第二键合丝23中的电流的方向相反，以使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感并提高器件的可靠性。
[0056]
优选地，请参考图4，在本申请的一个实施例中提供的一种半导体封装结构中，至少一所述第四半导体芯片22通过多条相互平行的第三键合丝31与所述反向导电基板30连接，以便于增设与第三键合丝31中的电流的方向相反的电流路径，以使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感并提高器件的可靠性。
[0057]
优选地，请继续参考图4，在本申请的一个实施例中提供的一种半导体封装结构中，至少一所述第四半导体芯片22通过直线状的第三键合丝31与反向导电基板30连接，以便于减小经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小杂散电感。
[0058]
优选地，请参考图5，在本申请的一个实施例中提供的一种半导体封装结构中，包括基板(图5中未示出)，及设置于所述基板的第一表面的第一桥臂导电板10、第二桥臂导电板20，所述基板包括相对的第一表面及第二表面；第一桥臂导电板10远离所述基板的第一表面设置有第一半导体芯片11、第二半导体芯片12，第一半导体芯片11通过第一键合丝(图5中未示出)与第二半导体芯片12连接；第二桥臂导电板20远离所述基板的第一表面设置有第三半导体芯片21、第四半导体芯片22，第三半导体芯片21通过第二键合丝(图5中未示出)与第四半导体芯片22连接；其中，第一键合丝的延伸方向与第二键合丝的延伸方向相同，且各第一键合丝均与第二桥臂导电板20连接。
[0059]
图6为在图5的基础上进一步优化获得的半导体封装结构的结构示意图。图7为图6中设置好键合丝走线的半导体封装结构的结构示意图。图7中的键合丝走线均为较短的线段，且布线整齐，能够通过控制在相邻的两条平行的键合丝中电流反向的形式，来使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感并提高器件的可靠性。图6与图7中的第一桥臂导电板10覆盖基板的面积明显比图8中的第二子导电基板300覆盖基板的面积大，并且，图6与图7中的第一桥臂导电板10覆盖基板的宽度明显比图8中的第二子导电基板300覆盖基板的宽度大，可以有效地增加在第一桥臂导电板10上形成的电流路径的横截面积，能有效地减小杂散电感。
[0060]
图9为图1-图4所示实施例中的电感随开关频率的变化曲线示意图。图1相对于图2增大了第一桥臂导电板10覆盖基板的面积，通过图9可以明显的发现图1中的杂散电感比图2中的杂散电感更小；图3相对于图2进一步增加了反向导电基板，并设置至少一所述第四半导体芯片通过第三键合丝与所述反向导电基板连接，所述第三键合丝中的电流的方向与所述第二键合丝中的电流的方向相反，以使得两种方向相反的电流路径各自形成的电磁场能够相互抵消，以进一步减小杂散电感并提高器件的可靠性。通过图9可以明显的发现图3中的杂散电感比图2中的杂散电感更小。图4相对于图3进一步设置了至少一所述第四半导体芯片通过直线状的第三键合丝与所述反向导电基板连接，以便于减小经由键合丝形成的导电路径的长度，以减小键合丝的寄生电容，从而减小杂散电感。通过图9可以明显的发现图4中的杂散电感比图3中的杂散电感更小。
[0061]
优选地，在本申请的一个实施例中，所述反向导电基板为覆铜陶瓷基板。
[0062]
优选地，在本申请的一个实施例中，所述第一桥臂导电板为覆铜陶瓷基板；及/或所述第二桥臂导电板为覆铜陶瓷基板。
[0063]
优选地，在本申请的一个实施例中，所述第一桥臂导电板为矩形状或多边形状。
[0064]
优选地，在本申请的一个实施例中，所述第一半导体芯片及所述第三半导体芯片为绝缘栅双极型晶体管；及/或
[0065]
所述第二半导体芯片及所述第四半导体芯片为快恢复二极管。
[0066]
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0067]
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。