1.一种三维(3d)存储器件，包括：
衬底；
位于所述衬底上的包括多个交织的导体层和电介质层的存储堆叠层，所述导体层中的朝向所述衬底的最外面的一个导体层是源选择栅极线(ssg)；
各自垂直地延伸穿过所述存储堆叠层的多个沟道结构；
垂直地延伸进入到所述衬底中并且在平面图中围绕所述沟道结构中的至少一个沟道结构以便将所述ssg与所述至少一个沟道结构分隔开的隔离结构；以及
垂直地延伸进入到所述衬底中并且与所述隔离结构共面的对准标记。
2.根据权利要求1所述的3d存储器件，其中，所述多个沟道结构在所述平面图中被安排在核心阵列区和边缘区中，并且所述至少一个沟道结构被安排在所述边缘区中。
3.根据权利要求2所述的3d存储器件，其中，所述存储堆叠层包括阶梯结构，所述边缘区在横向上位于所述阶梯结构与所述核心阵列区之间，并且所述至少一个沟道结构被安排在在所述平面图中与所述阶梯结构相邻的最外面的列中。
4.根据权利要求2或3所述的3d存储器件，其中，所述至少一个沟道结构的横向尺寸大于被安排在所述核心阵列区中的所述沟道结构的横向尺寸。
5.根据权利要求1-4中的任一项所述的3d存储器件，其中，所述ssg与所述至少一个沟道结构之间的横向距离在大约40nm到大约80nm之间。
6.根据权利要求1-5中的任一项所述的3d存储器件，其中，所述沟道结构中的每个沟道结构包括位于朝向所述衬底的一端处的半导体插塞。
7.根据权利要求6所述的3d存储器件，其中，所述隔离结构在横向上位于所述ssg与所述至少一个沟道结构的所述半导体插塞之间。
8.根据权利要求6或7所述的3d存储器件，其中，所述至少一个沟道结构的所述半导体插塞比所述沟道结构中的另一个沟道结构的半导体插塞更远地延伸进入到所述衬底中。
9.根据权利要求1-8中的任一项所述的3d存储器件，其中，所述隔离结构和所述对准标记各自包括电介质。
10.根据权利要求1-9中的任一项所述的3d存储器件，其中，所述对准标记垂直地延伸穿过所述ssg。
11.根据权利要求1-10中的任一项所述的3d存储器件，还包括垂直地延伸进入到所述衬底中并且与所述隔离结构和所述对准标记共面的ssg切口。
12.一种三维(3d)存储器件，包括：
衬底；
横向地延伸的源选择栅极线(ssg)；
垂直地延伸穿过所述ssg进入到所述衬底中的隔离结构；
垂直地延伸穿过所述ssg进入到所述衬底中的第一沟道结构；以及
垂直地延伸穿过所述隔离结构进入到所述衬底中并且通过所述隔离结构与所述ssg隔开的第二沟道结构。
13.根据权利要求12所述的3d存储器件，其中，在平面图中，所述第一沟道结构被安排在核心阵列区中，并且所述第二沟道结构被安排在边缘区中。
14.根据权利要求13所述的3d存储器件，还包括存储堆叠层，所述存储堆叠层包括多个交织的导体层和电介质层，其中，所述ssg是所述导体层中的朝向所述衬底的最外面的一个导体层。
15.根据权利要求14所述的3d存储器件，其中，所述存储堆叠层包括阶梯结构，所述边缘区在横向上位于所述阶梯结构与所述核心阵列区之间，并且所述边缘区中的所述第二沟道结构被安排在在所述平面图中与所述阶梯结构相邻的最外面的列中。
16.根据权利要求12-15中的任一项所述的3d存储器件，其中，
所述第一沟道结构和所述第二沟道结构中的每个沟道结构包括位于其一端处的半导体插塞；
所述第一沟道结构的半导体插塞与所述ssg接触；并且
所述第二沟道结构的半导体插塞与所述隔离结构接触。
17.根据权利要求12-16中的任一项所述的3d存储器件，其中，所述第二沟道结构比所述第一沟道结构更远地延伸进入到所述衬底中。
18.根据权利要求12-17中的任一项所述的3d存储器件，还包括垂直地延伸穿过所述ssg进入到所述衬底中并且与所述隔离结构共面的对准标记。
19.根据权利要求18所述的3d存储器件，其中，所述隔离结构和所述对准标记各自包括电介质。
20.根据权利要求18或19所述的3d存储器件，还包括垂直地延伸穿过所述ssg进入到所述衬底中并且与所述隔离结构和所述对准标记共面的ssg切口。
21.根据权利要求12-20中的任一项所述的3d存储器件，其中，所述第二沟道结构的横向尺寸大于所述第一沟道结构的横向尺寸。
22.根据权利要求12-21中的任一项所述的3d存储器件，其中，所述ssg与所述第二沟道结构之间的横向距离在大约40nm到大约80nm之间。
23.一种用于形成三维(3d)存储器件的方法，包括：
在衬底之上形成源选择栅极线(ssg)牺牲层；
同时形成各自穿过所述ssg牺牲层进入到所述衬底中的隔离结构和对准标记；
在所述ssg牺牲层、所述隔离结构和所述对准标记之上形成多个交织的字线电介质层和字线牺牲层；
形成垂直地延伸穿过所述交织的字线电介质层和字线牺牲层以及所述隔离结构的第一沟道结构；以及
用多个导体层替换所述字线牺牲层和所述ssg牺牲层以分别形成多个字线和ssg，以使得所述第一沟道结构通过所述隔离结构与所述ssg隔开。
24.根据权利要求23所述的方法，还包括：在与用于形成所述第一沟道结构的过程相同的过程中形成垂直地延伸穿过所述交织的字线电介质层和字线牺牲层以及所述ssg牺牲层的第二沟道结构，其中，通过用所述多个导体层替换所述字线牺牲层和所述ssg牺牲层以形成所述多个字线和所述ssg而使所述第二沟道结构与所述ssg接触。
25.根据权利要求23或24所述的方法，还包括：在所述ssg牺牲层上依次形成缓冲层和停止层。
26.根据权利要求24所述的方法，其中，同时形成所述隔离结构和所述对准标记包括：
同时蚀刻各自穿过所述停止层、所述缓冲层和所述ssg牺牲层进入到所述衬底中的隔离沟槽和对准沟槽；
沉积电介质层以填充所述隔离沟槽和所述对准沟槽；
对所述电介质层的平坦化在所述停止层处停止；以及
移除所述停止层。
27.根据权利要求26所述的方法，还包括：在移除所述停止层之后，使所述电介质层和所述缓冲层平坦化以形成所述隔离结构和所述对准标记。
28.根据权利要求23-27中的任一项所述的方法，还包括：在与形成所述隔离结构和所述对准标记的过程相同的过程中形成穿过所述ssg牺牲层的ssg切口。
29.根据权利要求23-28中的任一项所述的方法，其中，所述ssg牺牲层包括氮化硅，并且所述隔离结构和所述对准标记包括氧化硅。
30.根据权利要求24所述的方法，其中，在所述相同的过程中形成所述第一沟道结构和所述第二沟道结构包括：
同时形成(i)垂直地延伸穿过所述交织的字线电介质层和字线牺牲层以及所述隔离结构进入到所述衬底中的第一沟道孔，以及(ii)垂直地延伸穿过所述交织的字线电介质层和字线牺牲层以及所述ssg牺牲层进入到所述衬底中的第二沟道孔；以及
同时形成(i)与所述ssg牺牲层隔开的位于所述第一沟道孔的底部中的第一半导体插塞，以及(ii)与所述ssg牺牲层接触的位于所述第二沟道孔的底部中的第二半导体插塞。
31.根据权利要求30所述的方法，其中，同时形成所述第一半导体插塞和所述第二半导体插塞包括：分别在所述第一沟道孔和所述第二沟道孔中从所述衬底开始外延生长所述第一半导体插塞和所述第二半导体插塞。
32.根据权利要求30或31所述的方法，其中，所述第一沟道孔比所述第二沟道孔更远地延伸进入到所述衬底中。
33.根据权利要求23-32中的任一项所述的方法，其中，所述第一沟道结构的横向尺寸大于所述第二沟道结构的横向尺寸。