一种用于3D交叉点存储器的具有减少的编程电流和热串扰的新型超晶格单元结构和制造方法与流程

本公开内容总体上涉及三维电子存储器，更具体地，涉及减少相邻存储单元中的编程电流和热串扰。

背景技术：

通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。不过，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样一来，针对平面存储器单元的存储密度接近上限。三维(3d)存储器架构能够解决平面存储器单元中的密度限制。

相变存储器(pcm)是一种非易失性固态存储器技术，其采用了相变材料在具有不同电阻的状态之间的可逆的热辅助切换，所述相变材料比如硫属元素化物化合物(chalcogenidecoumpound)，如gst(锗-锑-碲)。基本存储单位(“单元”)可以被编程进入数个不同状态或电平，其呈现出不同的电阻特性。可编程单元状态可以用于代表不同数据值，允许存储信息。

pcm单元是通过自身加热以诱发非晶或晶态以表示1和0而被编程或擦除的。编程电流与pcm单元的尺寸和截面积成正比。在单电平pcm器件中，可以将每个单元设置成两种状态中的一种状态，“set”状态和“reset”状态，允许每个单元存储一个比特。在reset状态(其对应于相变材料的整体非晶态)中，单元的电阻非常高。通过加热到高于其结晶点的温度并随后冷却，可以将相变材料转换成低电阻的全晶体状态。这种低电阻状态提供了单元的set状态。如果随后将单元加热到高于相变材料熔点的高温，则材料会在快速冷却时恢复到完全非晶的reset状态。

由于热学自加热的性质，在对相邻单元编程时会发生串扰(crosstalk)。串扰是在信号之间的干扰。由于工艺技术的缩放，在相邻互连之间的间距在缩小。一个信号的切换可能会影响另一个信号。在最坏情况下，这可能会导致另一个单元的值变化，或者可能会延迟信号过渡，影响定时。这种情况被分类为信号完整性问题。

另外，由于ir降(ir＝电压＝电流×电阻)，大的编程电流要求还导致大的编程电压要求。对pcm单元中的数据的读取和写入是通过经由与每个单元相关联的一对电极向相变材料施加适当电压而实现的。在写入操作中，所得的编程信号导致相变材料被焦耳加热到适当温度，以在冷却时诱发期望的单元状态。对pcm单元的读取是使用单元电阻作为单元状态的度量来执行的。施加的读取电压导致电流流经单元，该电流取决于单元的电阻。因此，对单元电流的测量提供了对被编程单元状态的指示。为该电阻度量使用充分低的读取电压，以确保施加读取电压不会干扰被编程单元状态。然后可以通过将电阻度量与预定义的参考水平进行比较来执行单元状态检测。编程电流(i)通常在100-200μa的量级。如果单元中的写入线(wl)和位线(bl)遇到大电阻并且电流过大，则电压降可能很大。

当wl和bl彼此垂直地形成时，形成3d交叉点存储器。存储单元在wl和bl的交叉点处自对准地形成。存储单元是具有单一材料组成的垂直方柱形状。

因此，仍然需要提供减少的编程电流和减少的热串扰的存储单元。

技术实现要素：

为了提供对本公开内容的方面和特征的基本理解，包括以下发明内容。本发明内容不是广泛的概述，因此，其并非旨在特别地标识关键或重要元素或勾勒本公开内容的范围。其唯一目的是以摘要格式呈现构思。

在一个方面，提出了一种用于3d交叉点存储器的新单元结构，与现有技术的3d交叉点存储单元结构相比，所述新单元结构允许减小的编程电流和减小的热串扰。在当前的新单元结构中，每个相变存储器(pcm)存储单元是利用超晶格单元结构形成的。利用由碲化锗(gete)、碲化锑(sb2te3)制成的超晶格材料或另一合适的超晶格材料，利用在x和y方向二者上进行自对准双图案化(sadp)以形成具有多个封装层的垂直柱状单元，来形成pcm存储单元。每个堆叠体由垂直字线和位线组成。存储单元自对准到字线和位线。对每个方向的图案化需要两个部分蚀刻以形成pcm存储单元。第一蚀刻完成直到pcm，并且接着是氮化物和氧化物封装层。封装之后，对双向阈值开关堆叠体执行第二蚀刻，并且利用氮化物层和间隙填充物来执行第二封装。由于超晶格单元材料的减小的热扩散系数，因此大大降低了编程电流和热串扰。

在另一方面，公开了一种用于形成用于3d交叉点存储器的具有减小的编程电流和减小的热串扰的新单元结构的方法。该方法包括形成具有平行位线(bl)和垂直字线(wl)的交叉点存储阵列。利用gete、sb2te3或其它超晶格材料，利用sadp以形成具有多个封装层的垂直柱状单元，来形成存储单元(pcm)。图案化需要两个部分蚀刻以形成pcm。第一蚀刻后接着氮气/氧气封装。然后，第二蚀刻是在双向阈值开关(ots)堆叠体上进行的，并且接着进行氮气封装和间隙填充。超晶格单元材料具有减小的热扩散系数，从而大大降低了编程电流和热串扰。较小的pcm热扩散系数会导致对单元进行编程所需的电流较小。由于reset温度较低，因此在单元之间的发生较少的热串扰。具有较低的set和reset电流要求改善了单元的可靠性。此外，在单元制造工艺中，使用超晶格单元结构为pcm和ots提供更好的保护以及更少的污染。

在另一方面，3d交叉点存储器管芯架构包括由小空间分隔开的多个存储阵列(区块(tile))。存储阵列由多个存储单元(pcm)组成，所述存储单元由超晶格材料制成。

根据一方面，三维存储单元结构包括至少一个存储单元堆叠体，该存储单元堆叠体具有选择器、相变存储单元以及第一电极和第二电极。相变存储单元设置在第一电极和第二电极之间。相变存储单元、选择器以及第一电极和第二电极各自具有相对于第一方向和第二方向的尺寸大小。字线和位线彼此垂直并且耦合至存储单元堆叠体。相变存储单元相对于字线和位线是自对准的。相变存储单元是具有多个封装层的超晶格相变存储单元结构，其中，超晶格相变存储单元结构包括氮化物以及在选择器上的衬底封装层和氮化物封装层。

一些方面包括一种三维交叉点存储器管芯架构，其包括：相变存储单元的多个顶部阵列或顶部区块，相变存储单元的多个底部阵列或底部区块，多个位线，其耦合至顶部阵列并且耦合至底部阵列。多个字线包括：耦合至顶部阵列的一组顶部单元字线以及耦合至底部阵列的一组底部单元字线。存储单元的顶部阵列各自被由顶部阵列中的相邻相变存储单元限定的第一空间分隔开。相变存储单元的底部阵列各自被由底部阵列中的相邻相变存储单元限定的第二空间分隔开。

在另一个实施例中，一种形成三维存储器的方法包括：形成具有平行位线和垂直字线的交叉点存储阵列；在字线和位线的交叉点处形成存储单元，其中，存储单元是自对准的；以及使用碲化锗(gete)、碲化锑(sb2te3)超晶格材料，利用在水平和垂直方向二者上进行自对准双图案化以形成具有多个封装层的垂直柱状单元，来形成存储单元。

附图说明

在参考对示范性实施例和附图的以下描述考虑时，将进一步认识到本公开的前述方面、特征和优点，在附图中，类似附图标记表示类似的元件。在描述附图中例示的本公开的示范性实施例时，为了清晰起见可以使用具体的术语。

不过，本公开的各方面并非意在限于所用的具体术语。

图1a和图1b分别是三维交叉点存储器的现有多截面(section)和单截面的等轴测视图。

图2a是示出底部单元堆叠体的三维交叉点存储器的一截面的平面图，以及图2b是示出单元堆叠体中各层的缩写的图。

图3a和图3b是根据图2a和图2b的实施例的具有封装层的三维交叉点存储器的平面图，以及图3c是图3a的一截面的截面图。

图4a和图4b是根据图3a和图3b的实施例的三维交叉点存储器的平面图，其示出了间隙填充层和化学机械研磨。

图5a和图5b是根据图4a和图4b的实施例的三维交叉点存储器的平面图，其示出了字线金属沉积。

图6a和图6b是根据图5a和图5b的实施例的三维交叉点存储器的平面图，其示出了底部单元字线双图案化以形成垂直于位线的平行底部单元字线。

图7a和图7b是根据图7a和7b的实施例的三维交叉点存储器的平面图，其示出了对单元堆叠体的封装和间隙填充。

图8是根据图7a和图7b的实施例的三维交叉点存储器的平面图，其示出了在图7a所示的堆叠体的顶部上沉积的第二存储单元堆叠体。

具体实施方式

尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，在不脱离本公开的实质和范围的情况下，可使用其他的配置和布置。对相关领域的技术人员显而易见的是，本公开还可用于多种其他应用。

值得注意的是，在说明书中对提及“一个实施例”、“一实施例”、“示范性实施例”、“一些实施例”等的引用仅表示所描述的实施例可以包括特定的特征、结构或特性，而且这些用语不一定指相同的实施例。此外，当特定特征、结构或特性结合实施例描述时，无论是否于文中明确教示，结合其他实施例来实现这些特征、结构或特性皆属于相关领域的技术人员的知识范围所及。

通常，术语可以至少部分地根据上下文中的用法来理解。例如，如本文所使用的术语“一个或多个”可用于以单数意义描述任何特征、结构或特性，或可用于描述特征、结构或特征的复数组合，至少可部分取决于上下文。类似的，术语诸如“一”、“一个”或“该”也可以被理解为表达单数用法或传达复数用法，至少可部分取决于上下文。

应该容易理解的是，本文中的“在…上面”、“在…之上”及“在…上方”的含义应该以最宽泛的方式来解释，使得“在…上面”不仅意味着“直接在某物上”，而且还包括在某物上且两者之间具有中间特征或中间层，并且“在…之上”或“在…上方”不仅意味着在某物之上或在某物上方的含义，而且还可以包括两者之间没有中间特征或中间层(即，直接在某物上)的含义。

此外，为了便于描述，可以在本文使用诸如“在…下面”、“在…之下”、“较低”、“在…之上”、“较高”等空间相对术语来描述一个组件或特征与另一个或多个组件或特征的关系，如图所示。除了图中描绘的方向之外，这些空间相对术语旨在涵盖使用或操作中的器件的不同方位或方向。该器件可以其他方式定向(例如以旋转90度或以其它方向来定向)，并且同样能相应地以本文中所使用的空间相关描述来解释。

本文中使用的术语“衬底”可以指期望在其上形成或处理材料层的任何工件。非限制性示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化物上硅、氧化物上碳化硅、玻璃、氮化镓、氮化铟、氮化铝、玻璃、其组合或合金，以及其他固体材料。可以对衬底自身进行图案化。在衬底顶部上增加的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括很宽范围的半导体材料，包括，但不限于硅、锗、砷化镓、磷化铟等。或者，衬底可以由不导电材料制成，例如玻璃、塑料或蓝宝石晶圆。

如本文所使用的，术语“层”是指材料部分，其包括具有厚度的区域。层的范围可以在整个下层或上层结构上延伸，或者其范围可以小于下层或上层结构的范围。此外，层可以为均匀或不均匀连续结构的区域，其厚度可小于该连续结构的厚度。例如，层可以位于该连续结构的顶表面与底表面之间的任何一对水平平面、或者位于该连续结构的顶表面及底表面。层可以水平地、垂直地和/或沿着渐缩表面延伸。衬底可以是层，其可以包括一层或多层，和/或可以在其上面和/或下面具有一层或多层。层可以包含多层。例如，互连层可以包括一个或多个导体以及接触层(其中形成有接触件、互联机和/或通孔)以及一个或多个介电层。

本文中使用的术语“水平”将被理解为定义成平行于衬底平面或表面的平面，不论衬底取向如何。术语“竖直”将是指垂直于前面定义的水平的方向。相对于水平平面定义诸如“在……上方”、“在……下方”、“底部”、“顶部”、“侧面”(例如侧壁)、“高”、“低”、“上”、“上方”和“下方”等术语。术语“在……上”表示元件之间有直接接触。术语“在……上方”将允许居间的元件。

如本文所用，如果通过诸如x射线衍射(xrd)的技术测量而呈现出大于或等于30％的结晶度，则将认为材料(例如，电介质材料或电极材料)是“晶体”。非晶材料被认为是非晶态。

如本文所用，术语“第一”、“第二”和其他序数词将被理解为仅提供区分，而不是限制任何具体的空间或时间顺序。

如本文所用，术语(元素的)“氧化物”将被理解为包括除该元素和氧之外的附加成分，包括，但不限于掺杂剂或合金。如本文所用，术语(元素的)“氮化物”将被理解为包括除该元素和氮之外的附加成分，包括，但不限于掺杂剂或合金。

本技术应用于三维存储器领域。三维(3d)存储器的通用现有示例在图1a中示出。具体而言，图1是三维交叉点存储器的截面的等轴测视图。存储器包括第一层存储单元5和第二层存储单元10。在第一层存储单元5和第二层存储单元之间是在x方向上延伸的数个字线15。在第一层存储单元5上方是沿y方向延伸的数个第一位线20，并且在第二层存储单元下方是沿y方向延伸的数个第二位线25。此外，从图中可以看出，位线-存储单元-字线-存储单元的顺序结构可以沿着z方向重复以实现堆叠的配置。无论如何，可以通过选择性地激活与单元相对应的字线和位线来访问该单个存储单元。

在图1b中，示出了图1a中的单元结构的单个截面100。示出了连接到顶部单元堆叠体150的顶部单元位线110。堆叠体150由若干层组成，将在本文中对该标准堆叠体150的改进时对其进行描述。与顶部单元位线110垂直的是顶部单元写入线130和底部单元写入线140。连接到底部单元写入线140的是底部单元堆叠体160。与顶部单元位线110平行的是底部单元位线120。底部单元位线120耦合至底部单元堆叠体160。像单元堆叠体150一样，单元堆叠体160也由若干层组成。图1a和1b示出了3d交叉点存储单元的总体结构，该术语在本文中用于描述改进。图1a描绘了沿z(深度)方向观察的截面。该截面包括数个字线(例如，在x(水平)方向上延伸的字线130、140)、数个顶部单元位线(例如，沿y(垂直)方向延伸并且与顶部单元阵列的存储单元150相对应的位线110、120)、以及数个底部单元位线(其沿垂直方向延伸并且与底部单元阵列的存储单元160相对应)。字线、顶部单元位线和底部单元位线通常根据20nm/20nm线/间隔(l/s)图案形成并且形成在硅衬底上。此外，存储器可以采用互补金属氧化物半导体(cmos)技术。

如上所述，相邻单元可能会发生串扰问题。本公开内容解决了这个问题以及减小针对存储单元所需的电流的问题。注意图2a是图1b所示的结构在y方向上的平面图。三维交叉点存储器示出了示例性单元堆叠体1、2和3。每个堆叠体由若干层组成。单元堆叠体在功能和构成上是相似的。为了本文中公开的材料的描述，各个图中对公共元素的相似附图标记表示所示出和描述的元素的相似材料和功能。

图2a中示出了底部单元堆叠体沉积。层208a和208b可以是基于钨的化合物或基于钴的化合物，并且除其他项外，起到导体的作用。根据实施例，导体可以由具有导电属性的其他材料组成。根据实施例，电极可以是碳电极或本领域技术人员已知的任何其他电极。电极可以由任何方便的导电材料形成，通常是金属材料(例如，纯金属或金属化合物、合金或其他混合物)或掺杂的半导体材料，例如硅。此外，尽管所描述的特征对于多层单元特别有利，但是在一些实施例中，这些特征也可以在单层单元中应用以获利。层205a、205b和205c是a-c或电极层。层206是由超晶格材料制成的相变存储(pcm)单元，所述超晶格材料可以是碲化锗(gete)、碲化锑(sb2te3)或具有自对准双图案的其他合适的超晶格材料。如图2a所示，超晶格材料pcm206可以设置在堆叠体中的电极之间。如图2a所示，选择器或双向阈值开关207也设置在堆叠体中的电极之间。根据实施例，层209可以是衬底或者表示底部位线。在第一蚀刻之后发生用于覆盖堆叠体1、2和3的第一封装层204a沉积，以保护每个堆叠体中暴露的超晶格相变存储单元。在第二蚀刻之后发生用于覆盖堆叠体1、2和3的第二封装层204b沉积，以保护每个堆叠体中的暴露的双向阈值开关207，并且保护衬底209。间隙填充物210置于堆叠体1、2和3上。间隙填充可以通过原子层沉积氧化物、电介质上的自旋(sod)或可流动化学气相沉积(cvd)氧化物获得。间隙填充材料的示例包括但不限于：砷化镓(gaas)、砷化铟镓(ingaas)、氮化镓(gan)、氮化铝(aln)、硫化镉(cds)、硒化镉(cdse)、碲化镉(cdte)、硫化锌(zns)、硫化铅(pbs)和硒化铅(pbse)以及钴基化合物及其任意组合。图2b是示出针对本文所述的各个层的缩写的图。

如本文所述的本技术所认识到的，如图1a和图1b所例示的现有配置在其对存储区域(或“存储资产”)的使用方面是低效的。该配置易于受到来自相邻单元的串扰的影响，从而造成对存储单元的干扰。另外，由于对额外存储器的需求增加，随着单元数量的增加，功率要求也急剧增加。所公开的新配置和材料提供了减少的串扰和针对存储单元要求的功率。新配置包括相对于其各自堆叠体中的选择器和/或电极的减小尺寸的pcm。新材料要求较低的reset温度，这继而降低了电流要求，以改进单元可靠性。这种配置和材料还为pcm和ots提供了更好的保护，并且防止了单元制造期间的污染。可以例如从图3a和图3b至图9所示的工艺开始看到该配置和横截面区域。

图3a是从图3b沿线3b-3b截取的截面图，所述图3b示出了图3a中描述的各个层。图3b是单元堆叠体1、2和3的平面图。在该图中，氮化物层203设置在电极205a的顶部上。此类材料的示例包括金属氮化物(例如tin、tialn、tan、bn)、金属氮氧化物(例如tion)、金属硅化物(例如ptsi)、半导体(例如硅或锗)(有掺杂和没有掺杂)、还原金属氧化物(例如tiox(x<2表示还原)、金属(例如w、ni、co或碳基材料)。发生第一蚀刻以蚀刻穿过超晶格pcm206，并且在电极205b上停止以形成平行线。根据实施例，蚀刻可以例如使用过氧化氢或氢氧化铵来完成。在图3c中，示出了用于覆盖堆叠体1、2和3的封装层204a沉积，以保护每个堆叠体中暴露的超晶格相变存储单元206。封装层204a可以由氮化硅或其他合适的材料组成。还可以进一步利用包括衬底的层209来封装堆叠体1、2和3。

图4a示出了蚀刻穿过剩余的电极205b、205c、双向热开关207和导体208的第二蚀刻。覆盖堆叠体1、2和3的封装层204b沉积以保护每个堆叠体中现在暴露的双向热开关207。在封装之后，间隙填充物210覆盖堆叠体1、2和3。间隙填充可通过原子层沉积氧化物、电介质上的自旋(sod)或可流动化学气相沉积(cvd)氧化物获得。间隙填充材料的示例包括但不限于：砷化镓(gaas)、砷化铟镓(ingaas)、氮化镓(gan)、氮化铝(aln)、硫化镉(cds)、硒化镉(cdse)、碲化镉(cdte)、硫化锌(zns)、硫化铅(pbs)和硒化铅(pbse)以及钴基化合物及其任意组合。图4b示出了对堆叠体1、2和3的氧化物/氮化物化学机械研磨(cmp)处理。如图4b所示，cmp处理在碳电极205a上停止。

图5a示出了字线金属和氮化物金属沉积步骤。参照图2b在x方向上示出，产生了金属层501和氮化物层502。金属层501可以是钨或任何其他导体金属。氮化物层502可以是tin、tialn、tan、bn、金属氮氧化物(例如tion)、金属硅化物(例如ptsi)、半导体(例如硅或锗)(有掺杂和没有掺杂)、还原金属氧化物(例如tiox(x<2表示还原)、金属(例如w、ni、co或碳基材料)。通常沉积可以通过化学气相沉积(cvd)完成。在该工艺中，使用真空沉积方法来产生高质量、高性能的固体材料。在典型的cvd中，晶片(衬底)暴露于一种或多种挥发性前体(volatileprecursor)，其在衬底表面上反应和/或分解以产生期望的沉积物。再次参考图2b中标记的方向，图5b示出了y方向上的堆叠体1。

图6a和图6b示出了底部单元字线双图案化，其中第一部分蚀刻穿过超晶格相位单元存储器以形成平行线。在图6b中，如在相关单元堆叠体601、602和603中所示，没有在y方向上减小超晶格pcm206，并且在层501、502周围没有封装层204a和204b。

图7a是用于覆盖堆叠体1、2和3的封装层704a沉积，用于保护每个堆叠体中暴露的超晶格相变存储单元206。封装层704a可以由氮化硅或其他合适的材料组成。还可以进一步用包括衬底的层709来封装堆叠体1、2和3。在图7a中，示出了蚀刻穿过剩余的电极205b、205c、双向热开关207和导体208的第二蚀刻。覆盖堆叠体1、2和3的封装层704b沉积以保护每个堆叠体中现在暴露的双向热开关207。在封装之后，间隙填充物710覆盖堆叠体1、2和3。间隙填充可以通过原子层沉积氧化物、电介质上的自旋(sod)或可流动化学气相沉积(cvd)氧化物获得。间隙填充材料的示例包括但不限于：砷化镓(gaas)、砷化铟镓(ingaas)、氮化镓(gan)、氮化铝(aln)、硫化镉(cds)、硒化镉(cdse)、碲化镉(cdte)、硫化锌(zns)、硫化铅(pbs)和硒化铅(pbse)以及钴基化合物及其任意组合。图7b示出了对堆叠体1、2和3的氧化物/氮化物化学机械研磨(cmp)处理。如图7b所示，cmp处理在金属层501上停止。

图8示出了具有本文所述的新型单元结构的存储单元沉积和图案化的第二堆叠体，其具有由超晶格材料组成的相位单元存储器。所示的顶部截面801和底部截面803都具有超晶格存储单元206。如部分902所示，顶部单元写入线和底部单元写入线将图9中的两个堆叠体分开。

前述替代示例的大部分都不是互相排斥的，而是可以通过各种组合来实施以实现独特的优点。由于可以利用上述特征的这些和其他变化和组合而不脱离权利要求限定的主题，所以应当以例示的方式理解实施例的此前描述，而不是限制权利要求限定的主题。例如，不必按照上述精确顺序执行前述操作。相反，可以按照不同顺序，例如相反顺序，或者同时处理各个步骤。除非另行指出，还可以省去步骤。此外，本文描述的示例以及措辞为“诸如”、“包括”等的条款的规定不应被解释为将权利要求的主题限制到特定示例；相反，示例仅意在例示很多可能实施例的仅一个示例。此外，不同附图中的相同附图标记可以标识相同或相似的元件。

尽管已经参考特定实施例描述了本公开，但要理解的是，这些实施例仅仅是本公开原理和应用的例示。因此要理解的是，可以对例示性实施例作出众多修改，并且可以想到其他布置而不脱离所附权利要求限定的本公开的精神和范围。