在绝缘体上硅晶片上制造基于III-V族的光电器件的方法与流程

在绝缘体上硅晶片上制造基于iii
‑
v族的光电器件的方法
发明领域
1.本发明涉及一种在绝缘体上硅晶片上制造基于iii
‑
v族的光电器件的方法。


背景技术：

2.利用基于iii
‑
v族的半导体以及硅平台的混合光电器件受益于这两种技术的优势。例如，由于理解硅制作的详细性质，硅光子学领域受益于低制造成本。类似地，基于iii
‑
v族的半导体器件(例如，激光器、电吸收型调制器、光电探测器、半导体光学放大器和电吸收型调制器激光器)具有比它们的硅同类产品更高的性能。
3.然而，仍然存在阻碍了基于iii
‑
v/si的光电器件的广泛采用的问题。其中最主要的是此类器件的高光学损耗、缺乏大批量制造所述器件的方法以及制造所述器件过程中的可靠性问题。例如，在基于微转印的制造工艺中，可能需要高对准精度(通常小于0.5μm)，这会阻碍可能来自大型印刷阵列的高通量。另外，对于iii
‑
v族波导小面而言可能需要2
–
4μm的丁字架界面，而对于soi波导小面而言可能需要1μm的丁字架界面。在一些实例中，这可能会给这两者之间的耦合另外增加2db的光学损耗。
4.作为微转印的替代，已提出了倒装芯片接合技术。在这些技术中，在基于iii
‑
v族的晶片上制作基于iii
‑
v族的半导体器件。然后将该晶片倒置，并且与基于硅的平台晶片对准。之后去除将基于iii
‑
v族的半导体器件接合到基于iii
‑
v族的晶片的牺牲层，并且将基于iii
‑
v族的半导体接合到硅平台。然而，当基于iii
‑
v族的半导体器件包括多个层时，这些层必须以与将所述器件接合到硅平台时所需相反的顺序生长(因为芯片是“倒置的”)。
5.有可能例如通过次级离子质谱法(sims)识别到通过倒装芯片接合技术已制作出iii
‑
v/si混合器件，因为可识别到，iii
‑
v族器件的最靠近硅平台的区域或层与所述器件的其余部分或其余层相比较是最后生长的。例如，sims可用于确定每个层的组成、掺杂型以及相对于在上面制作所述器件的inp衬底的分布。
6.倒装芯片接合的一个缺点是，为了获得可行的器件，通常需要额外的步骤。例如，在包括量子阱有源层的多层结构中，p掺杂层应具有尽可能高的掺杂度，以便确保金属接合焊盘与p掺杂的iii
‑
v族层之间的良好的欧姆接触。
7.然而，为了使光学损耗最小，掺杂浓度应随着其逼近量子阱有源层而减小。因此，通常，在多层结构的顶部上最后生长p掺杂层，以便避免掺杂剂朝向量子阱有源层扩散。然而，这对于基于倒装芯片的方法是不可行的，并且因此需要另外的步骤来提供良好的欧姆接触水平。
8.另外，在基于iii
‑
v族的激光器的背景下，由于所得器件的效率被提高，通常在p掺杂层上制造波导。这是因为与n载体相比较，p载体具有显著更低的迁移率。n掺杂区中的n载体可具有比p载体大25倍的迁移率，并且这允许所述n载体容易地逃逸并导致较低的效率。当使用倒装芯片处理时，需要波导是在n掺杂层上，并且因此出现了所论述的问题。


技术实现要素：

9.在第一方面，本发明的实施方案提供了一种在绝缘体上硅晶片上制造基于iii
‑
v族的光电器件的方法，所述绝缘体上硅晶片包括硅器件层、衬底以及在所述衬底与所述硅器件层之间的绝缘体层，其中所述方法包括以下步骤：
10.提供器件试样，所述器件试样由多个基于iii
‑
v族的层形成；
11.提供所述绝缘体上硅晶片，所述晶片包括具有接合区域的空腔；
12.将所述器件试样转印到所述空腔中，并且将所述器件试样的某一层接合到所述接合区域，使得在所述器件试样的一个或多个侧边周围留下通道；
13.用桥波导材料填充所述通道；以及
14.对所述器件试样、所述绝缘体上硅晶片和/或所述通道执行一个或多个蚀刻步骤，以在所述器件试样中提供基于iii
‑
v族半导体的波导，在所述通道中提供一个或多个桥波导，并且在所述绝缘体上硅晶片中提供硅波导。
15.所述方法带来的光电器件在光学信号从中穿过时引发更少的损耗，因为桥波导减少了基于iii
‑
v族半导体的波导与硅波导之间的光学损耗。如上所述，所得的光电器件的性能也优于经由倒装芯片接合工艺制造的光电器件。
16.所述方法可具有以下任选特征中的任一者，或任何组合(在所述任选特征可相容的程度上)。
17.所谓侧向可表示器件试样的直接面向空腔的一个或多个侧壁的侧部。一个或多个蚀刻步骤可包括蚀刻桥波导材料，即现已填充的通道，以提供桥波导。
18.光电器件可为以下任一者：基于iii
‑
v族半导体的分布式布拉格反射器激光器；iii
‑
v族半导体分布式反馈激光器；使用基于iii
‑
v族半导体的增益介质的激光器；iii
‑
v族半导体电吸收型调制器(eam)；基于iii
‑
v族半导体的半导体光学放大器；基于iii
‑
v族半导体的光电探测器；以及基于iii
‑
v族半导体的外部调制激光器。
19.基于iii
‑
v族半导体的层可包括由任何以下材料形成的光学活性层：ingaasp、alingaas和inganas。所述光学活性层可由本体材料形成，或可包括多量子阱。
20.所述方法可包括在填充所述通道之前执行的步骤：用抗反射内衬为所述通道加衬里。可为所述通道加衬里，使得所述抗反射内衬的覆盖所述通道的床的一部分具有与所述绝缘体层的上表面对准的上表面。
21.所述方法还可包括在用所述桥波导材料填充所述通道之后进行的步骤：使所述桥波导材料的上表面与所述硅器件层的上表面对准。
22.所述基于iii
‑
v族半导体的波导的几何形状、所述通道中的所述一个或多个桥波导的几何形状以及与所述一个或多个桥波导相邻的所述硅波导的几何形状可能基本上是相同的。
23.所述方法有利地消除了对波导部件之间的丁字架界面的需求，这可显著减少光学损耗。
24.可用相同的蚀刻硬掩模来蚀刻所述基于iii
‑
v族半导体的波导、所述一个或多个桥波导和所述硅波导。这确保了各种波导是自对准的，这进一步减少了光学损耗。
25.所述方法可包括以下步骤：在所述绝缘体上硅晶片上形成一个或多个电接合焊盘。这消除了在iii
‑
v族器件试样上形成所述电接合焊盘的需求，并且由此节省了空间。另
外，所述方法通过最小化寄生电容提高了器件速度。
26.所述桥波导材料可由非晶硅形成。所述iii
‑
v族层可包括由以下各者形成的层：ingaasp、inp或ingaas。
27.所述方法还可包括以下步骤：蚀刻反射小面，所述反射小面与所述基于iii
‑
v族半导体的波导的远离所述桥波导的端部相邻，使得所述光电器件能够操作为激光器。所述方法还可包括以下步骤：将光栅蚀刻到所述硅波导中，使得所述光电器件能够操作为分布式布拉格反射器激光器。
28.所述光电器件可能能够操作为电吸收型调制器。所述基于iii
‑
v族半导体的波导可为直的或u形的，并且所述硅波导可为输入波导，并且还可蚀刻所述绝缘体上硅层以提供输出波导，所述输入波导和所述输出波导通过相应的桥波导光学地耦合到所述基于iii
‑
v族半导体的波导的相应支路。所述基于iii
‑
v族半导体的波导可为l形或大致l形的，所述硅波导可为输入波导，并且还可蚀刻所述绝缘体上硅晶片以提供输出波导，所述输入波导和所述输出波导可通过相应的桥波导光学地耦合到所述基于iii
‑
v族半导体的波导的相应支路。所述方法可包括以下步骤：在所述输入波导和所述输出波导中的每一者中制作波导锥体，所述波导锥体使光学模式从远离所述一个或多个桥波导的用于供所述光电器件进行发射/接收的第一光学模式渐缩为接近于所述一个或多个桥波导的用于引导通过所述光电器件的第二光学模式。所述第二光学模式可弱于所述第一光学模式。所述锥体可为竖直锥体，因为所述光学模式的高度从第一高度改变为第二高度。
29.所述空腔可具有平行四边形形状。因此，所述输入波导和/或输出波导与对应的一个或多个桥波导之间的一个或多个界面相对于引导方向成某一角度。这可减少来自界面的反射，并且因此减少光学反射。
30.在第二方面，本发明的实施方案提供了一种根据第一方面的方法制造的光电器件，所述光电器件包括参考所述第一方面阐述的任选特征中的任一者，或任何组合(在所述任选特征可相容的程度上)。
31.在第三方面，本发明的实施方案提供了一种光电器件，所述光电器件包括：绝缘体上硅晶片，所述绝缘体上硅晶片包括：位于硅器件层内的硅波导、衬底以及在所述衬底与所述硅器件层之间的绝缘体层；基于iii
‑
v族半导体的波导，所述基于iii
‑
v族半导体的波导位于所述绝缘体上硅晶片的空腔内；以及桥波导，所述桥波导将位于所述硅器件内的所述硅波导光学地耦合到位于所述空腔内的所述基于iii
‑
v族半导体的波导；其中所述基于iii
‑
v族半导体的波导是通过外延生长一系列层的工艺获得或可获得的多层结构，并且其中在所述工艺中最后生长所述多层结构的最远离所述空腔的层。
32.这种光电器件在光学信号从中穿过时引发更少的损耗，因为桥波导减少了基于iii
‑
v族半导体的波导与硅波导之间的光学损耗。如上所述，所得的光电器件的性能也优于经由倒装芯片接合工艺制造的光电器件。
33.第三方面的光电器件可具有参考第一方面阐述的任选特征中的任一者，或任何组合(在所述任选特征可相容的程度上)。
34.所述器件可包括一个或多个抗反射内衬，所述一个或多个抗反射内衬位于所述桥波导与所述基于iii
‑
v族半导体的波导之间和/或所述桥波导与所述硅波导之间。所述内衬可由氮化硅形成。
35.所述基于iii
‑
v族半导体的波导的几何形状、所述桥波导的几何形状以及与所述桥波导相邻的所述硅波导的几何形状可能基本上是相同的。
36.所述基于iii
‑
v族半导体的波导可电连接到位于所述绝缘体上硅晶片上的一个或多个电接合焊盘。
37.所述桥波导可由非晶硅形成。
38.所述光电器件可包括反射小面，所述反射小面与所述基于iii
‑
v族半导体的波导的远离所述桥波导的端部相邻，使得所述光电器件能够操作为激光器。所述硅波导可包括光栅，使得所述光电器件能够操作为分布式布拉格反射器激光器。
39.所述光电器件可能能够操作为电吸收型调制器，或半导体放大器。
40.所述硅波导可包括波导锥体，所述波导锥体使光学模式从远离所述桥波导的用于供所述光电器件进行发射/接收的第一光学模式渐缩为接近于所述桥波导的用于引导通过所述光电器件的第二光学模式。
41.所述空腔可具有平行四边形形状。
42.本发明的其他方面提供：一种计算机程序，所述计算机程序包括代码，所述代码当在计算机上运行时致使所述计算机执行第一方面的所述方法；一种计算机可读介质，所述计算机可读介质存储包括代码的计算机程序，所述代码当在计算机上运行时致使所述计算机执行第一方面的所述方法；以及计算机系统，所述计算机系统被编程为执行第一方面的所述方法。
附图说明
43.现将参考附图通过举例的方式来描述本发明的实施方案，在附图中：
44.图1(i)至图1(ii)(b)示出了制备绝缘体上硅晶片的方法；
45.图2(i)至图2(v)示出了制备器件试样的方法；
46.图3(i)至图3(xxv)(a)示出了制造基于iii
‑
v族的光电器件的方法；
47.图4(i)至图4(xvii)(d)示出了制造基于iii
‑
v族的光电器件的不同方法；并且
48.图5示出了集成了两个基于iii
‑
v族的光电器件的集成光子电路。
具体实施方式
49.现将参考附图论述本发明的各方面和实施方案。其他方面和实施方案对于本领域技术人员而言将是显而易见的。
50.图1(i)至图1(ii)(b)示出了制备绝缘体上硅晶片的方法。在图1(i)所示的第一步骤中，提供了绝缘体上硅(soi)晶片。soi晶片包括硅衬底101，在所述硅衬底上方的是由二氧化硅/sio2形成的掩埋氧化物层102。掩埋氧化物层用作稍后形成的波导的下覆层。在掩埋氧化物层102上方，即在掩埋氧化物层的与衬底相对的一侧上的是器件层103(也被称为绝缘体上硅层)。器件层具有如从掩埋氧化物层的最上表面到器件层的最上层测量的约3000nm/3μm的厚度。掩埋氧化物层具有约400nm的厚度。
51.在后续步骤中，沿着图1(ii)(a)中的横截面所示，蚀刻器件层103和掩埋氧化物102的一部分。待蚀刻区域由掩模限定，并且向下蚀刻未掩蔽部分直至硅衬底。也就是说，执行蚀刻，使得衬底101的上表面被暴露出来。该蚀刻限定了空腔105，所述空腔具有侧壁
105a/105b以及床105c。在该实例中，掩模被提供为二氧化硅层104。二氧化硅层的高度被选择为使得顶表面与随后形成的iii
‑
v族器件试样的顶表面齐平。
52.图1(ii)(b)从俯视图示出了图1(ii)(a)的晶片。值得注意的是，空腔105具有平行四边形的几何形状，所述几何形状为最终器件中的波导提供了一个或多个成角度的界面(这减少了光学反射)。
53.图2(i)示出了适合用作基于iii
‑
v/si的光电器件的基于iii
‑
v族的半导体堆叠体200的简化示意图。堆叠体从最底部开始到最顶部具有多个层：
54.201
–
可重复使用的磷化铟(inp)衬底；
55.202
–
由ingaas形成的牺牲层；
56.203
–
n掺杂的磷化铟；
57.204
–
多量子阱或本体的基于iii
‑
v族的光学活性层；
58.205
–
p掺杂的磷化铟；以及
59.206
–
p掺杂的砷化铟镓ingaas。
60.在一个实例中，层204是多量子阱层(mqw)，所述mqw允许随后形成的器件用作分布式布拉格反射器(dbr)激光器。有利地，堆叠体可包括蚀刻终止物，以允许对波导进行精确蚀刻。例如，当将使用基于iii
‑
v族的半导体堆叠体来制造激光器时，可将多量子阱或本体的基于iii
‑
v族的光学活性层上方的20nm蚀刻终止层的ingaasp层用作蚀刻终止物。在提供了基于iii
‑
v族的堆叠体200之后，蚀刻所述堆叠体以提供器件试样210，并且用保护性氮化硅层207覆盖所述器件试样。该蚀刻还暴露了牺牲层202的侧壁，并且值得注意的是，氮化硅覆盖物207并没有延伸到比n
‑
inp层203的底部更远之处。氮化硅覆盖物具有约400nm的厚度。在图2(ii)(a)中示出了该蚀刻的结果，以及用氮化硅进行的覆盖。图2(ii)(b)从自顶向下的角度示出了同一个阶段。如同绝缘体上硅晶片的空腔105一样，器件试样210具有平行四边形的几何形状。
61.接着，在图2(iii)所示的步骤中，在器件试样210的周围提供了拴系光刻胶208。值得注意的是，拴系光刻胶并不完全包封器件试样210。替代地，拴系物使牺牲层202在其侧边上暴露出来。在提供光刻胶拴系物之后，执行蚀刻以去除牺牲层。在图2(iv)中示出了这一步骤的第一阶段，箭头指示蚀刻的方向，并且在图2(v)中示出了完成后的蚀刻，其中试样由拴系物悬挂。该蚀刻完成了基于iii
‑
v族的器件试样210的制作步骤，并且使所述器件试样准备好在微转印工艺中供印模拾取。
62.在准备好iii
‑
v族器件试样210和空腔105之后，使用印模来从磷化铟衬底201拾取iii
‑
v族器件试样。然后将器件试样印刷到空腔105的床上，并且带有器件试样的接合的soi晶片经受300℃退火达1至15小时。在图3(i)中示出了这一步骤的结果。值得注意的是，在最终器件是dbr激光器的实例中，从器件试样210的左手侧到空腔的最近侧壁105a的距离是在10μm与100μm之间。然而，从器件试样的右手侧到最近侧壁105b的距离为约6μm
±
3μm。另外，如由虚线所指示，p
‑
ingaas层的最上表面或顶表面与二氧化硅层104的顶表面对准。
63.接着，在图3(ii)(a)所示的步骤中，去除保护性氮化硅层。因此，器件试样的最上表面(p掺杂的ingaas层的最上表面)与二氧化硅层104的最上表面对准。由此步骤产生了通道301，所述通道在器件试样210的外侧向周边与空腔105的侧壁之间延伸。图3(ii)(b)从自顶向下的角度示出了该步骤。可看到，器件试样210的上(在此视图中)竖直边缘与最近侧壁
之间的距离为约15μm
±
5μm。
64.在图3(iii)所示的另一步骤中，将氮化硅302(在一些实施方案中为si3n4)作为抗反射衬里或涂层(arc)设置在现已接合的晶片和试样的暴露表面上。arc具有至少230nm且不大于约260nm的厚度，以及至少2.5且不大于约2.8的折射率。蚀刻存在于空腔的床上的抗反射涂层的部分，使得氮化硅层的沿着空腔的床上的最上表面与掩埋氧化物层102的最上表面对准。在图3(iv)中示出了这一步骤的结果。
65.在蚀刻完抗反射涂层之后，如图3(v)所示，将块状非晶硅303(α
‑
si)沉积在所述器件上方。该沉积物填充通道301，并且还覆盖所述器件的最上表面。接着，在图3(vi)所示的步骤中，部分地蚀刻非晶硅，使得仅保留包围通道的部分。该蚀刻释放晶片应力，并且使晶片准备好用于下一个步骤。
66.在蚀刻之后，执行化学机械平坦化(cmp)工艺，使得非晶硅的最上表面与氮化硅内衬的最上表面对准。在图3(vii)中示出了该cmp步骤的结果。接着，对α
‑
si进行修整，使得α
‑
si的顶表面与相邻的器件层103的顶表面对准。这示出于图3(viii)中。实际上，该步骤提供了桥波导304，因为晶片的器件层103现已光学地耦合到器件试样210。如下所述，另外的蚀刻/层沉积为桥波导提供了进一步的定界。
67.在修整步骤之后，提供另外的氮化硅302来填充通道(也被称为沟槽)。在图3(ix)中示出了这一步骤的结果。由于氮化硅的大量沉积，所述器件的所有暴露表面都被覆盖起来。因此，在图3(x)所示的后续步骤中，执行另外的cmp工艺以使所述器件的上表面变平坦。执行cmp工艺，直到二氧化硅层104的顶表面和p
‑
ingaas层的顶表面一样被暴露出来为止。
68.接着，在金属化步骤中，将p接触籽晶金属层305提供为与p
‑
ingaas层的上表面接触。在图3(xi)中示出了这一步骤的结果。在提供了p接触籽晶金属层之后，将另外的二氧化硅104设置在所述器件的上表面上方，然后用氮化硅层307盖住该二氧化硅。在图3(xii)中示出了这一步骤的结果。
69.图3(xiii)从截面图(顶部)和俯视图(底部)示出了后续制造阶段。提供光刻胶308并且以俯视图所示的方式对所述光刻胶进行图案化。光刻胶限定待蚀刻的波导，并且覆盖器件试样的侧边。为了清楚起见，俯视图已去除了氮化硅307和二氧化硅层104。
70.图3(xiv)示出了在使用干法蚀刻来去除未被光刻胶308覆盖的氮化硅307层之后的所述器件的俯视图。图3(xiv)(a)至图3(xiv)(d)分别是沿着线a
‑
a’至d
‑
d’的截面图。值得注意的是，在图3(xiv)(c)中，可看到干法蚀刻的重要结果。执行蚀刻直到二氧化硅层104，并且因此留下位于p接触籽晶金属层上方的氮化硅307的矩形部分。然后去除光刻胶308。
71.接着，如图3(xv)所示，将另外的光刻胶309设置在器件试样和soi晶片的一些周围区域上方。然后对未覆盖部分进行干法蚀刻，以去除二氧化硅的任何暴露区域，其结果示出于图3(xv)(a)至图3(xv)(d)中，所述图再次分别为沿着线a
‑
a’至d
‑
d’的截面。值得注意的是，在图3(xv)(a)、图3(xv)(b)和图3(xv)(d)中，可看到，蚀刻去除了二氧化硅的未被氮化硅307层或另外的光刻胶309覆盖的部分。因此，器件层103的顶表面被暴露出来，就像氮化硅302和氮化硅302的顶表面一样。
72.就像在图3(xvi)所示的步骤中那样，使用相同的光刻胶309继续进行刻蚀。蚀刻现在选择性地去除氮化硅，并且使用二氧化硅作为硬掩模。在图3(xvi)和图3(xvi)(a)至图3
(xvi)(d)(再次为对应的截面图)中示出了这一步骤的结果。值得注意的是，如图3(xvi)(a)、图3(xvi)(b)和图3(xvi)(d)所示，已完全去除氮化硅层307。还应注意的是，蚀刻部分地延伸到用于为通道加衬里的氮化硅302中。这导致了如图3(xvi)(d)所示的倒置
‘
t’形状，其中小的氮化硅脊或肋从氮化硅的基部延伸，所述脊或肋由二氧化硅104盖住。
73.再次继续进行蚀刻，这次选择性地蚀刻硅和非晶硅。二氧化硅再次用作硬掩模。在图3(xvii)和图3(xvii)(a)至图3(xvii)(d)(再次为对应的截面图)中示出了这一步骤的结果。如图3(xvii)(a)和图3(xvii)(b)所示，这次蚀刻硅器件层103和α
‑
si部分303以提供倒置
‘
t’形状。各自都具有从对应的基部延伸的小的硅或α
‑
si的脊或肋。两者都由二氧化硅104盖住。α
‑
si部分303还由处于二氧化硅与α
‑
si部分之间的氮化硅302部分盖住。
74.值得注意的是，该蚀刻步骤(在几何上)限定了一个或多个硅波导和桥波导的α
‑
si部分。在该实例中，在器件层103中仅存在单个硅波导，因为所述器件意图用作激光器(并且因此仅需要具有输出波导)。当然，在其他实例中，在器件层中可存在两个或更多个波导。
75.在使用光刻胶309的最终蚀刻步骤中，执行另一次选择性蚀刻，所述蚀刻去除氮化硅(使用二氧化硅作为硬掩模)。该蚀刻仅影响与α
‑
si相邻，即与空腔侧壁105a/b相邻的氮化硅。在图3(xviii)和图3(xviii)(a)至图3(xviii)(d)中示出了该蚀刻的结果。应注意的是图3(xviii)(d)，其中未被二氧化硅104覆盖的基础氮化硅307部分的高度已进一步减小。该氮化硅部分的高度基本上等于器件层103和α
‑
si部分303中的基础部分的高度。
76.然后去除光刻胶309，并且将另外的光刻胶310设置在所述器件的在空腔的任一侧上的部分上方。这示出于图3(xix)和图3(xix)(a)至图3(xix)(d)(再次为截面图)中。在提供该光刻胶之后，执行干法蚀刻，从而去除二氧化硅和基于iii
‑
v族的堆叠体形成两个沟槽311，由此产生基于iii
‑
v族的波导。在图3(xix)(c)中示出了这一步骤的结果，其中沟槽311被示出为延伸穿过氮化硅层307、二氧化硅104以及器件试样的各层。执行蚀刻，使得mqw层的顶表面的条状物通过沟槽311暴露出来。该蚀刻在器件试样内限定了波导。
77.然后去除光刻胶310，就像暴露的二氧化硅104和氮化硅302的最上层(即，在二氧化硅104的上侧上的那一层)一样。在图3(xx)和图3(xx)(a)至图3(xx)(d)(再次为截面图)中示出了这一步骤的结果。值得注意的是，如图3(xx)(c)所示，氮化硅层307和器件试样的一些层在器件层103的顶表面上方延伸。
78.在该步骤之后，将背侧反射小面312蚀刻到器件试样中。这示出于图3(xxi)中。背侧反射小面312是在桥波导的与形成于器件试样中的输出波导的相对的一侧上。在一些实施方案中，在制造dbr激光器的情况下，执行图3(xxi’)所示的另一步骤，其中将光栅313蚀刻到输出波导的一部分中。图3(xxi’)(a)以沿着线a
‑
a’的截面图示出了该光栅。
79.在提供了背侧反射小面之后，并且在实施方案中，在提供了光栅之后，将由二氧化硅形成的上覆层314设置在所述器件的暴露表面上方。在提供了上覆层314之后，执行蚀刻以提供n接触通孔315，所述n接触通孔向下延伸穿过所述器件，以暴露n掺杂层inp 203的上表面。这示出于图3(xxii)中，所述图是沿着先前给出的线c
‑
c’的截面图。在蚀刻完n接触通孔315之后，提供n接触籽晶金属316，所述n接触籽晶金属电接触n掺杂的inp层。这示出于图3(xxiii)中。接着，如图3(xxiv)所示，沉积另外的二氧化硅314，打通n接触通孔315和p接触通孔317，使得p和n接触籽晶金属层的顶表面被暴露出来。
80.接着，在图3(xxv)(顶视图)和图3(xxv)(a)(沿着线a
‑
a’的截面图)所示的金属化
步骤中，提供p触点319和n触点320。另外，将背侧反射小面金属化，从而提供高反射性背侧反射小面318。
81.该步骤完成了与基于硅的平台集成的基于iii
‑
v族的激光器的制造。如在图3(xxv)中可看到的，输出波导330通过桥波导332光学地耦合到iii
‑
v族器件试样内的波导334。因此，通过使用桥波导来克服将器件试样定位在空腔内的不准确性，所述桥波导填充了器件试样中的波导与输出波导之间的间隙。
82.图4(i)至图4(xvii)(d)示出了不同方法的各个制造步骤。直到但不包括图4(i)和图4(i)(a)(沿着图4(i)的线a
‑
a’的截面图)的步骤基本上反映了图3(i)至图3(x)所示的那些步骤，并且因此此处不再重复这些步骤。
83.图4(i)示出了根据先前论述的方法已经接合到绝缘体上硅晶片的空腔的器件试样。为了清楚起见，省略了二氧化硅层104。可看到，器件试样的最上层(在这种情况下为p掺杂的ingaas层206)被暴露出来。器件试样被氮化硅302层和非晶硅303包围。已执行了提供p接触籽晶金属401的步骤。值得注意的是，如最佳可见于作为俯视图的图4(i)，由于随后形成的波导的形状，p接触籽晶金属401具有c或月牙形状。
84.在提供了p接触籽晶金属401之后，在所述器件上方先沉积另外的二氧化硅104，后沉积氮化硅层402。这示出于图4(ii)中。所述器件现已准备好用于波导制作。接着，如图4(iii)(其上半部是沿着线a
‑
d的截面图，并且其下半部是俯视图)所示，提供光刻胶403并且对所述光刻胶进行图案化。图案化的光刻胶403限定输入波导和输出波导的宽度，所述输入波导和输出波导将光学地耦合到相应的桥波导。弯曲或u形波导被限定在器件试样内，这可在曲率上反映c形或月牙形p接触籽晶金属。
85.在提供光刻胶之后，经由干法蚀刻来蚀刻掉未被光刻胶403覆盖的氮化硅402。二氧化硅104用作蚀刻终止物。在图4(iv)(俯视图)，以及图4(iv)(a)至图4(iv)(d)(其分别为沿着线a至d的截面图)中示出了该蚀刻的结果。如在截面图中可看到的，氮化硅402的一小部分被保留在光刻胶403的正下方。
86.然后去除光刻胶403，并且将另外的光刻胶404设置在所述器件的至少包括器件试样的区域上，以及还有所述器件的在先前的光刻胶403的两个支路之间的一部分上，以便增强输入波导与输出波导之间的隔离。这示出于图4(v)中。然后执行干法蚀刻，这去除了未被光刻胶404或氮化硅402覆盖的二氧化硅104。在图4(v)(a)至图4(v)(d)(再次分别为沿着线a至d的截面图)中可看到蚀刻的结果。使用相同的光刻胶404，之后执行选择性干法蚀刻以去除暴露的氮化硅302。在这种情况下，二氧化硅104用作硬掩模，并且因此，如图4(vi)和图4(vi)(a)至图4(vi)(d)所示，氮化硅302的一部分被保留在上部二氧化硅104部分的下方。就像前面那样，该蚀刻导致氮化硅302区域具有肋或脊从基础部分延伸的倒置t形状。肋或脊是在二氧化硅104封盖的下方。在该步骤之后，使用相同的光刻胶404执行另外的干法蚀刻。这种另外的干法蚀刻选择性地蚀刻掉硅或α
‑
si，并且使用二氧化硅作为硬掩模。在图4(vii)和图4(vii)(a)至图4(vii)(d)中示出了这种另外的干法蚀刻的结果。该步骤限定了提供在硅器件层104中的输入波导和输出波导，以及桥波导的α
‑
si部分。这最清楚地可见于图4(vii)(a)和图4(vii)(b)中。在使用光刻胶404的最终干法蚀刻中，如图4(viii)和图4(viii)(a)至图4(viii)(d)所示，选择性地蚀刻掉氮化硅302。如最清楚地可见于图4(viii)(d)，这限定了桥波导的氮化硅部分。
87.然后去除光刻胶404，并且如图4(ix)和图4(ix)(a)至图4(ix)(d)所示，施加另外的光刻胶405。光刻胶405包封先前形成的波导，并且覆盖基于iii
‑
v族的器件试样。在施加光刻胶405之后，使用干法蚀刻来去除未被光刻胶覆盖的所有二氧化硅104。在图4(ix)(c)中示出了这一步骤的最明显的结果，其中先前覆盖氮化硅内衬的二氧化硅已被去除。在二氧化硅蚀刻之后，执行选择性氮化硅干法蚀刻以将氮化硅内衬的高度减小至约1μm。这示出于图4(x)和图4(x)(a)至图4(x)(d)中，并且最明显地示出于图4(x)(c)中。
88.接着，使用相同的光刻胶405来执行另外的干法蚀刻。这次干法刻蚀选择性地蚀刻掉硅和α
‑
si，使得未覆盖的器件层103和非晶硅303相对于氮化硅内衬302齐平，以稍后为电极焊盘形成阶梯部。这示出于图4(xi)和图4(xi)(a)至图4(xi)(d)中，最明显地示出于图4(xi)(c)中。
89.然后去除光刻胶405，并且提供另外的光刻胶406，所述另外的光刻胶覆盖iii
‑
v族器件试样的大部分器件条。这示出于图4(xii)中。然后使用氮化硅402作为硬掩模来执行蚀刻，这在几何上在iii
‑
v族器件试样内限定了波导脊或肋407。蚀刻向下延伸穿过iii
‑
v族器件试样的各层，在其进入n掺杂inp层之后不久停止。
90.然后去除光刻胶406以及任何暴露的二氧化硅。之后将另一层二氧化硅104设置在整个器件上方。在图4(xiii)和图4(xiii)(a)至图4(xiii)(d)中示出了这一步骤的结果，应注意到在图4(xiii)中，为了清楚起见，省略了二氧化硅。接着，在图4(xiv)和图4(xiv)(a)至图4(xiv)(d)所示的步骤中，在器件层103中的硅波导中形成波导锥体。这最清楚地可见于图4(xiv)(a)中，其中由硅形成的波导锥体409从器件层103延伸。在该实例中，波导锥体从约3μm(远离iii
‑
v族器件试样波导，且接近于晶片的边缘)的高度逐渐减小至约1μm(接近于iii
‑
v族器件试样波导)的高度。
91.在形成波导锥体之后，将另外的二氧化硅104提供在所述器件的暴露表面上，形成通孔，并且将n接触籽晶金属410设置为与iii
‑
v族器件试样的n掺杂的inp层电接触。在图4(xv)和图4(xv)(a)至图4(xv)(d)中示出了这一步骤的结果，尤其是图4(xv)(a)示出了二氧化硅并且图4(xv)(c)示出了n接触籽晶金属410。所提供的二氧化硅形成钝化层411，所述钝化层还用作桥波导的至少α
‑
si和sin部分的上覆层。
92.接着，在图4(xvi)和图4(xvi)(a)至图4(xvi)(d)所示的步骤中，在波导脊/肋的与n接触籽晶金属410相对的一侧上将隔离沟槽412蚀刻到iii
‑
v族器件试样中。这最清楚地可见于图4(xvi)(c)中。在此之后，提供另外的二氧化硅以为隔离沟槽412加衬里。蚀刻通孔，以暴露先前形成的n接触籽晶金属和p接触籽晶金属的上表面。然后提供p触点413和n触点414，所述触点分别电连接到p接触籽晶金属和n接触籽晶金属。在图4(xvii)和图4(xvii)(a)至图4(xvii)(d)(再次为截面图)中示出了这些步骤的结果。
93.这就完成了位于波导脊或肋407内的已与硅平台集成的基于iii
‑
v族的电吸收型调制器(eam)的制作。在使用中，光从硅波导420和422中的一者进入所述器件。光学模式通过先前论述的波导锥体来转换，并且光通过桥波导424和426(由α
‑
si和sin形成)中的相应的一者耦合到包含基于iii
‑
v族的eam的波导脊或肋407中。驱动器(未示出)将电压施加到p触点413和n触点414中的一者或两者，以便调制穿过基于iii
‑
v族的eam的光。光之后经由另一个桥波导通过硅波导离开。
94.在图4(iv)至图4(xvii)中，沿着线a、b和d的截面图示出了两个硅波导或桥波导中
的一者。输入硅波导和输出硅波导两者可位于具有如上图所示的u形波导的iii
‑
v族器件试样的一侧上。然而，输入硅波导和输出硅波导可位于iii
‑
v族器件试样的相对侧上，所述试样具有直波导。可选地，输入硅波导和输出硅波导可位于具有l形波导的iii
‑
v族器件试样的任一侧上；或者输入硅波导和输出硅波导可位于iii
‑
v族器件试样中波导形成90度至180度的角度的任一侧上。当然，将理解，相同的过程可发生于另一个硅波导和桥波导中，但是为了简洁起见，省略了这些视图。
95.图5示出了光子集成电路(pic)500，所述光子集成电路包括使用相对于图3(i)至图3(xxv)(a)论述的方法制造的基于iii
‑
v族的激光器501，所述激光器直接光学地耦合到使用相对于图4(i)至图4(xvii)(d)论述的方法制造的基于iii
‑
v族的eam 502。因此，pic可用作调制器发射器。可由激光器501产生未调制的光学信号，并且将所述未调制的光学信号提供到eam 502。eam之后可调制信号，并且将所述信号提供到芯片输出波导503以供后续发射。在图5中，为了清楚起见，省略了顶部钝化层(在一些实施方案中由二氧化硅形成)。
96.通常，在上文描述和附图所示的俯视图中，为了清楚起见，可能省略了一个或多个上层。
97.尽管已经结合上文描述的示例性实施方案描述了本发明，但是当给出本公开时，许多等同的修改和变化对于本领域技术人员而言将是显而易见的。因此，上文阐述的本发明的示例性实施方案应被视为是说明性的而不是限制性的。在不脱离本发明的精神和范围的情况下可对所描述的实施方案进行各种改变。
98.特征清单
99.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅衬底
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
105c
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
床
100.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
掩埋氧化物层
ꢀꢀꢀꢀꢀ
200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
iii
‑
v族堆叠体
[0101][0102]
103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅器件层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
inp衬底
[0103]
104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
二氧化硅
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
牺牲层
[0104]
105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
空腔
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n掺杂的inp层
[0105]
105a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
一个或多个侧壁
[0106]
204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光学活性层
[0107]
105b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
一个或多个侧壁
ꢀꢀꢀ
205
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p掺杂的inp层
[0108][0109]
206
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p掺杂的ingaas层
ꢀꢀ
503
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯片输出波导
[0110][0111]
207
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sin保护层
[0112]
208
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光刻胶拴系物
[0113][0114]
210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
包括sin保护层的器件试样
[0115][0116][0117]
301
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
通道
[0118]
302
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化硅
[0119]
303
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
α
‑
硅填充物
[0120]
304
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
桥波导
[0121]
305
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p接触籽晶金属层
[0122][0123]
307
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化硅层
[0124]
308,309,310
ꢀꢀꢀꢀꢀꢀ
光刻胶
[0125]
311
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽
[0126]
312
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
背侧反射小面
[0127][0128]
313
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光栅
[0129]
314
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
上覆层
[0130]
315
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n接触通孔
[0131]
316
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n接触籽晶金属层
[0132][0133]
317
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p接触通孔
[0134]
318
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
高反射性背侧反射小面
[0135][0136]
319
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p触点
[0137]
320
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n触点
[0138]
401
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p接触籽晶金属
[0139][0140]
402
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化硅
[0141]
403,404,405,406
ꢀꢀ
光刻胶
[0142]
407
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
波导脊/肋
[0143]
409
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
波导锥体
[0144]
410
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n接触籽晶金属
[0145][0146]
411
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
上覆层
[0147]
412
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
隔离沟槽
[0148]
413
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p触点
[0149]
414
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n触点
[0150]
500
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pic
[0151]
501
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
激光器
[0152]
502
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
eam