具有气隙的3维闪存及制造其的方法与流程

1.实施方式涉及3维(3d)闪存及制造其的方法，更具体地，涉及用于改善3d闪存的垂直缩放(scaling)的技术。


背景技术：

2.闪存器件是电可擦除可编程只读存储器(eeprom)，并且通常可以用于例如计算机、数码相机、mp3播放器、游戏系统、记忆棒等中。闪存器件通过福勒
‑
诺德海姆隧穿或热电子注入来电控制数据输入/输出。
3.具体地，参照显示出相关技术的3d闪存阵列的图1，3d闪存的阵列可以包括公共源极线csl、位线bl和设置在公共源极线csl与位线bl之间的多个单元串cstr。
4.位线被二维地布置，并且多个单元串cstr并联连接到每条位线。单元串cstr可以共同连接到公共源极线csl。也就是，多个单元串cstr可以设置在多条位线和一条公共源极线csl之间。就此而言，可以有多条公共源极线csl，并且多条公共源极线csl可以二维地布置。在这种情况下，相同的电压可以被电施加到多条公共源极线csl，或者多条公共源极线csl中的每条可以被电控制。
5.每个单元串cstr可以包括连接到公共源极线csl的地选择晶体管gst、连接到位线bl的串选择晶体管sst以及设置在地选择晶体管gst和串选择晶体管sst之间的多个存储单元晶体管mct。另外，地选择晶体管gst、串选择晶体管sst和存储单元晶体管mct可以串联连接。
6.公共源极线csl可以共同连接到地选择晶体管gst的源极。另外，设置在公共源极线csl和位线bl之间的地选择线gsl、多条字线wl0
‑
wl3和多条串选择线ssl可以分别用作地选择晶体管gst、存储单元晶体管mct和串选择晶体管sst的电极层。另外，每个存储单元晶体管mct包括存储元件。
7.相关技术的3d闪存由于单元被垂直地堆叠而提高了集成度，从而实现消费者所要求的优异性能和低价格。
8.例如，参照显示出相关技术的3d闪存的结构的图2，3d闪存可以被制造为包括电极结构215，其中层间绝缘层211和水平结构250交替重复地形成在衬底200上。层间绝缘层211和水平结构250可以在第一方向上延伸。层间绝缘层211可以是例如硅氧化物层，并且层间绝缘层211中的最下面的层间绝缘层211a可以具有比其余层间绝缘层211的厚度小的厚度。每个水平结构250可以包括第一阻挡绝缘层242和第二阻挡绝缘层243以及电极层245。可以提供多个电极结构215，并且多个电极结构215可以设置为在与第一方向交叉的第二方向上彼此面对。第一方向和第二方向可以分别对应于图2的x轴和y轴。沟槽240可以沿第一方向在多个电极结构215之间延伸以将所述多个电极结构215彼此分开。可以形成以高浓度掺杂的杂质区，从而可以在被沟槽240暴露的衬底200中形成公共源极线csl。虽然未示出，但是可以进一步设置填充在沟槽240中的隔离绝缘层。
9.可以设置穿过电极结构215的垂直结构230。例如，垂直结构230可以通过在俯视图
中沿着第一方向和第二方向排列而以矩阵形式布置。作为另一示例，垂直结构230可以在沿第一方向以z字形布置的同时在第二方向上对准。每个垂直结构230可以包括保护层224、电荷存储层225、隧道绝缘层226和沟道层227。例如，沟道层227可以设置为中空管形，在这种情况下，可以进一步设置填充在沟道层227内部的掩埋层228。漏极区d可以设置在沟道层227上并且导电图案229可以形成在漏极区d上以被连接到位线bl。位线bl可以在与水平电极250交叉的方向上(例如，在第二方向上)延伸。例如，在第二方向上对准的垂直结构230可以连接到一条位线bl。
10.包括在水平结构250中的第一阻挡绝缘层242和第二阻挡绝缘层243以及包括在垂直结构230中的电荷存储层225和隧道绝缘层226可以被定义为氧化物
‑
氮化物
‑
氧化物(ono)层，其是信息存储元件。也就是，信息存储元件中的一些可以包括在垂直结构230中，而其余的信息存储元件可以包括在水平结构250中。例如，在信息存储元件当中，电荷存储层225和隧道绝缘层226可以包括在垂直结构230中，第一阻挡绝缘层242和第二阻挡绝缘层243可以包括在水平结构250中。
11.外延图案222可以设置在衬底200和垂直结构230之间。外延图案222连接衬底200和垂直结构230。外延图案222可以接触至少一层的水平结构250。也就是，外延图案222可以被设置为接触最下面的水平结构250a。根据另一实施方式，外延图案222可以被布置为接触多个层(例如，两层)的水平结构250。当外延图案222被设置为接触最下面的水平结构250a时，最下面的水平结构250a可以比其余的水平结构250厚。接触外延图案222的最下面的水平结构250a可以对应于参照图1描述的3d闪存的阵列的地选择线gsl，接触垂直结构230的其余水平结构250可以对应于多条字线wl0至wl3。
12.每个外延图案222具有凹入的侧壁222a。因此，接触外延图案222的最下面的水平结构250a沿着凹入的侧壁222a的轮廓设置。也就是，最下面的水平结构250a可以沿着外延图案222的凹入的侧壁222a以向内凸起的形状设置。
13.在具有这种结构的相关技术的3d闪存中，由于垂直堆叠的层数的增加而导致的垂直缩放问题是重要的。然而，在垂直缩放方法当中，减小多个电极层245的厚度的方法具有其中存储器件本身的特性被影响的缺点，减小多个层间绝缘层211的厚度的方法(减小多个电极层245之间的空间的方法)具有在电荷存储层225上在相邻单元之间发生干扰现象的缺点。
14.因此，为了克服以上缺点，需要根据垂直堆叠的级数的增加来改善垂直缩放的技术。


技术实现要素：

15.技术问题
16.本发明提供一种3维(3d)闪存及制造其的方法，其通过应用一结构来克服相关技术的垂直缩放方法的缺点，该结构在通过借助多个电极层之间的多个气隙减小所述多个电极之间的空间来实现垂直缩放的同时减轻在电荷存储层(氧化物
‑
氮化物
‑
氧化物(ono)层)中在多个电极层中彼此接触的单元(相邻单元)之间的干扰现象。
17.针对问题的方案
18.根据本发明的一方面，提供了一种3维(3d)闪存，包括：形成为在第一方向上延伸
的至少一个沟道层；多个电极层，形成为在与第一方向正交的第二方向上延伸，从而相对于所述至少一个沟道层垂直堆叠；多个气隙，插置在所述多个电极层之间以将所述多个电极层彼此分开；以及至少一个氧化物
‑
氮化物
‑
氧化物(ono)层，每个包括第一氧化物层、氮化物层和第二氧化物层并且形成为在第一方向上延伸以连接所述至少一个沟道层和所述多个电极层，其中3d闪存包括减轻在所述至少一个ono层中在分别接触所述多个电极层的单元之间的干扰现象的结构。
19.3d闪存可以包括通过在接触所述多个气隙的区域中蚀刻所述至少一个ono层当中的第一氧化物层和氮化物层来减轻在所述至少一个ono层中分别接触所述多个电极层的单元之间的干扰现象的结构。
20.所述至少一个ono层的第二氧化物层可以在接触所述多个气隙的区域中被蚀刻。
21.3d闪存可以包括通过在所述多个电极层中的每个的上部和下部上形成阻挡材料层来减轻在所述至少一个ono层中在分别接触所述多个电极层的单元之间的干扰现象的结构。
22.3d闪存可以进一步包括在产生所述多个气隙的工艺中保护多个电极层的多个电极保护层。
23.根据本发明的另一方面，提供了一种制造3d闪存的方法，该方法包括：制备模制结构，其中多个层间绝缘层和用于电极的多个牺牲层交替堆叠在衬底上；形成至少一个串孔，其穿透模制结构且暴露衬底，并使所述至少一个串孔在第一方向上延伸；在所述至少一个串孔中沉积第一氧化物层、氮化物层和第二氧化物层，并且在第一方向上形成包括内部垂直孔的至少一个氧化物
‑
氮化物
‑
氧化物(ono)层并使其在所述第一方向上延伸；在所述至少一个ono层的垂直孔中形成至少一个沟道层，并使所述至少一个沟道层在第一方向上延伸；去除所述用于电极的多个牺牲层，在从其去除了所述用于电极的多个牺牲层的空间中形成多个电极层，并使所述多个电极层在与第一方向正交的第二方向上延伸；蚀刻所述多个层间绝缘层以产生插置在所述多个电极层之间的多个气隙并使所述多个电极层彼此分开；以及在接触所述多个气隙的区域中蚀刻所述至少一个ono层的第一氧化物层和氮化物层，从而减轻在所述至少一个ono层中在分别接触所述多个电极层的单元之间的干扰现象。
24.在接触所述多个气隙的区域中的所述至少一个ono层的第一氧化物层和氮化物层的蚀刻可以包括在接触所述多个气隙的区域中蚀刻所述至少一个ono层的第二氧化物层。
25.模制结构可以包括一结构，在该结构中在产生所述多个气隙的工艺期间保护所述多个电极层的多个电极保护层的多个水平区域堆叠在所述用于电极的多个牺牲层的上部和下部上。
26.所述至少一个氧化物
‑
氮化物
‑
氧化物(ono)层在第一方向上的形成和延伸可以包括在所述至少一个串孔中沉积所述多个电极保护层的垂直区域。
27.模制结构可以包括一结构，在该结构中用于减轻在所述至少一个ono层中在分别接触所述多个电极层的单元之间的干扰现象的阻挡材料层堆叠在所述用于电极的多个牺牲层中的每个的上部和下部上。
28.根据本发明的另一方面，提供了一种制造3d闪存的方法，该方法包括：制备模制结构，其中多个层间绝缘层和用于电极的多个牺牲层交替堆叠在衬底上，阻挡材料层在模制结构中堆叠在所述用于电极的多个牺牲层的每个的上部和下部；形成至少一个串孔，所述
至少一个串孔穿透模制结构并暴露衬底，且使所述至少一个串孔在第一方向延伸；在所述至少一个串孔中沉积第一氧化物层、氮化物层和第二氧化物层，并在第一方向上形成包括内部垂直孔的至少一个氧化物
‑
氮化物
‑
氧化物(ono)层且使其在第一方向上延伸；在所述至少一个ono层的垂直孔中形成至少一个沟道层，并使所述至少一个沟道层在第一方向上延伸；去除所述用于电极的多个牺牲层，在从其去除了所述用于电极的多个牺牲层的空间中形成多个电极层，并使所述多个电极层在与第一方向正交的第二方向上延伸；以及蚀刻所述多个层间绝缘层以产生插置在所述多个电极层之间并使所述多个电极层彼此分开的多个气隙。
29.根据本发明的另一方面，提供了一种3d闪存，该3d闪存包括：形成为在第一方向上延伸的至少一个沟道层；多个电极层，形成为在与第一方向正交的第二方向上延伸从而相对于所述至少一个沟道层垂直堆叠；多个气隙，插置在所述多个电极层之间以将所述多个电极层彼此分开；以及至少一个电荷存储层，形成为在第一方向上延伸以连接所述至少一个沟道层和所述多个电极层，其中3d闪存包括减轻在所述至少一个电荷存储层中在分别接触所述多个电极层的单元之间的干扰现象的结构。
30.3d闪存可以包括通过蚀刻在接触所述多个气隙的区域中的所述至少一个电荷存储层来减轻在所述至少一个电荷存储层中在分别接触所述多个电极层的单元之间的干扰现象的结构。
31.3d闪存可以包括通过在所述多个电极层的每个的上部和下部上形成阻挡材料层来减轻在所述至少一个电荷存储层中在分别接触所述多个电极层的单元之间的干扰现象的结构。
32.根据本发明的另一方面，提供了一种制造3d闪存的方法，该方法包括：制备模制结构，其中多个层间绝缘层和用于电极的多个牺牲层交替堆叠在衬底上；形成至少一个串孔，其穿透模制结构并且暴露衬底，并使所述至少一个串孔在第一方向上延伸；在所述至少一个串孔中形成包括内部垂直孔的至少一个电荷存储层并且使所述至少一个电荷存储层在第一方向上延伸；在所述至少一个电荷储存层的垂直孔中形成至少一个沟道层，并使所述至少一个沟道层在第一方向上延伸；去除所述用于电极的多个牺牲层，在从其去除了所述用于电极的多个牺牲层的空间中形成多个电极层，并使所述多个电极层在与第一方向正交的第二方向上延伸；蚀刻所述多个层间绝缘层以产生插置在所述多个电极层之间并使所述多个电极层彼此分开的多个气隙；以及在接触所述多个气隙的区域中蚀刻所述至少一个电荷存储层从而减轻在所述至少一个电荷存储层中在分别接触所述多个电极层的单元之间的干扰现象。
33.模制结构可以包括一结构，在该结构中保护所述多个电极层的多个电极保护层的多个水平区域在产生所述多个气隙的工艺期间堆叠在所述用于电极的多个牺牲层的上部和下部上。
34.所述至少一个电荷存储层在第一方向上的形成和延伸包括在所述至少一个串孔中沉积所述多个电极保护层的垂直区域。
35.模制结构可以包括一结构，在该结构中用于减轻在所述至少一个电荷存储层中在分别接触所述多个电极层的单元之间的干扰现象的阻挡材料层堆叠在所述用于电极的多个牺牲层中的每个的上部和下部上。
36.根据本发明的另一方面，提供了一种制造3d闪存的方法，该方法包括：制备模制结构，其中多个层间绝缘层和用于电极的多个牺牲层交替堆叠在衬底上，阻挡材料层在模制结构中堆叠在所述用于电极的多个牺牲层中的每个的上部和下部；形成至少一个串孔，其穿透模制结构并暴露衬底，并且使所述至少一个串孔在第一方向上延伸；在所述至少一个串孔中形成包括内部垂直孔的至少一个电荷存储层并且使所述至少一个电荷存储层在第一方向上延伸；在所述至少一电荷储存层的垂直孔中形成至少一个沟道层，并使所述至少一沟道层在第一方向上延伸；去除所述用于电极的多个牺牲层，在从其去除了所述用于电极的多个牺牲层的空间中形成多个电极层，并使所述多个电极层在与第一方向正交的第二方向上延伸；以及蚀刻所述多个层间绝缘层以产生插置在所述多个电极层之间并使所述多个电极层彼此分开的多个气隙。
37.本公开的技术效果
38.实施方式可以提供一种3d闪存以及制造其的方法，其通过应用一结构克服相关技术的垂直缩放方法的缺点，该结构在通过借助插置于多个电极层之间的多个气隙减小所述多个电极之间的空间来实现垂直缩放的同时减轻在电荷存储层(氧化物
‑
氮化物
‑
氧化物(ono)层)中在所述多个电极层中彼此接触的单元(相邻单元)之间的干扰现象。
附图说明
39.图1是显示出相关技术的3d闪存的阵列的示意性电路图。
40.图2是显示出相关技术的3d闪存的结构的透视图。
41.图3是显示出根据一实施方式的应用了气隙的3d闪存的剖视图。
42.图4a至图4b是显示出图3所示的3d闪存的另外的实施方式的剖视图。
43.图5是显示出在图3所示的3d闪存中第二氧化物层被蚀刻的结构的实施方式的剖视图。
44.图6是显示出在图3所示的3d闪存中进一步包括多个电极保护层的情况的剖视图。
45.图7是示出根据一实施方式的应用了阻挡材料层的3d闪存的剖视图。
46.图8是示出根据一实施方式的应用了气隙和阻挡材料层两者的3d闪存的剖视图。
47.图9是示出根据一实施方式的制造应用了气隙的3d闪存的方法的流程图。
48.图10a至图10g是示出根据一实施方式的制造应用了气隙的3d闪存的方法的剖视图。
49.图11是示出根据一实施方式的制造应用了阻挡材料层的3d闪存的方法的流程图。
50.图12a至图12f是示出根据一实施方式的制造应用了阻挡材料层的3d闪存的方法的剖视图。
具体实施方式
51.在下文中，将参照附图详细描述实施方式。然而，本发明不受实施方式约束或限制。另外，每个附图中显示出的相同的附图标记表示相同的构件。
52.另外，本说明书中使用的术语是用于恰当表达本发明的优选实施方式的术语，其可以根据本发明所属领域的用户、操作者的意图或习惯而变化。因此，这些术语的定义应基于贯穿本说明书的描述进行。
53.图3是显示出根据一实施方式的应用了气隙的3d闪存的剖视图。图4a至图4b是显示出图3所示的3d闪存的另外的实施方式的剖视图。图5是显示出在图3所示的3d闪存中第二氧化物层被蚀刻的结构的实施方式的剖视图。图6是显示出在图3所示的3d闪存中进一步包括多个电极保护层的情况的剖视图。
54.参照图3至图6，根据一实施方式的应用了气隙的3d闪存300包括至少一个沟道层310、多个电极层320、多个气隙330和至少一个氧化物
‑
氮化物
‑
氧化物(ono)层340。
55.至少一个沟道层310可以形成为在第一方向(例如，图2中的z轴方向)上延伸，并且可以使用单晶硅作为材料。
56.多个电极层320可以形成为在与第一方向垂直的第二方向(例如，图2中的y轴方向)上延伸，从而相对于至少一个沟道层310垂直堆叠，并且可以使用诸如钨、钛和钽的导电材料作为材料。
57.多个气隙330是插置在多个电极层320之间以将多个电极层320彼此分开的部件。根据需要防止多个电极层320之间的短路的支架(stand)(未示出)可以穿过多个气隙330并连接到多个电极层320。
58.至少一个ono层340可以形成为在第一方向(例如，图2中的z轴方向)上延伸以连接多个气隙330和至少一个沟道层310以及多个电极层320，并且可以包括第一氧化物层(隧道氧化物层)341、氮化物层(电荷陷阱层)342和第二氧化物层(内部氧化物层)343。
59.这里，由于多个气隙330形成为具有比相关技术的3d闪存中包括的层间绝缘层薄的厚度，所以根据一实施方式的3d闪存300中的多个电极层320之间的空间可以小于相关技术的3d闪存中的多个电极层之间的空间。因此，与相关技术的3d闪存相比，根据一实施方式的3d闪存300可以具有改善的集成度。
60.具体地，根据一实施方式，减轻在至少一个ono层340中在分别接触多个电极层320的单元之间的干扰现象的结构被应用于3d闪存300，因此在至少一个ono层340上在相邻单元之间发生干扰现象的缺点可以被克服。
61.更详细地，减轻在至少一个ono层340中在分别接触多个电极层320的单元之间的干扰现象的结构可以通过在接触多个气隙330的区域中蚀刻至少一个ono层340当中的第一氧化物层341和氮化物层342来应用。也就是，在构成至少一个ono层340的第一氧化物层341、氮化物层342和第二氧化物层343当中，第一氧化物层341和氮化物层342可以仅存在于接触多个电极层320中的每个的区域中，并且可以具有第一氧化物层341和氮化物层342在上下相邻单元之间被隔离的结构。
62.这样，在至少一个ono层340当中的第一氧化物层341和氮化物层342在接触多个气隙330的区域中被蚀刻的结构不被约束于或不被限于图3所示的结构。而是，如图4a至图4b所示，第一氧化物层341和氮化物层342可以以第一氧化物层341和氮化物层342在上下相邻单元之间被隔离的结构而被各种各样地实现。
63.另外，根据一实施方式的3d闪存300不被约束于或不被限于具有一结构，其中第一氧化物层341和氮化物层342在接触多个气隙330的区域中被蚀刻以在上下相邻单元之间被隔离，并且可以具有如图5所示的其中第二氧化物层343被蚀刻的结构。
64.另外，如图6所示，3d闪存300可以进一步包括在产生多个气隙330的工艺中保护多个电极层320的多个电极保护层350。多个电极保护层350可以包括具有与稍后要描述的制
造3d闪存的方法的操作当中蚀刻多个层间绝缘层的工艺和去除用于多个电极的牺牲层的工艺不同的蚀刻比的材料(例如，氮氧化物)。然而，本发明不约束于此或不限于此，并且多个电极保护层350可以包括具有与去除用于多个电极的牺牲层的工艺的蚀刻比相同的蚀刻比的材料(例如，氮化物)，同时可以以在去除用于多个电极的牺牲层的工艺期间可部分地保留的厚度形成。
65.如上所述，虽然描述了通过在接触多个气隙330的区域中蚀刻至少一个ono层340当中的第一氧化物层341和氮化物层342来将减轻分别接触多个电极层320的单元之间的干扰现象的结构应用于3d闪存300，但是可以通过使用阻挡材料层将减轻在至少一个ono层340中在分别接触多个电极层320的单元之间的干扰现象的结构应用于3d闪存300。将参照图7给出这方面的详细描述。
66.另外，虽然以上描述了当至少一个ono层340用作电荷存储层时的3d闪存300，但是当使用不同于至少一个ono层340的电荷存储层时，根据一实施方式的3d闪存可以包括：形成为在第一方向上延伸的至少一个沟道层；多个电极层，形成为在与第一方向正交的第二方向上延伸，从而相对于所述至少一个沟道层垂直地堆叠；多个气隙，插置在多个电极层之间以将所述多个电极层彼此分开；以及至少一个电荷储存层，形成为在第一方向上延伸从而连接所述至少一个沟道层和所述多个电极层，并且类似于参照图3至图6描述的那些，可以具有通过在接触多个气隙的区域中蚀刻所述至少一个电荷存储层来减轻在所述至少一个电荷存储层中在分别接触多个电极层的单元之间的干扰现象的结构。
67.图7是示出根据一实施方式的应用了阻挡材料层的3d闪存的剖视图，图8是示出根据一实施方式的应用了气隙和阻挡材料层两者的3d闪存的剖视图。
68.参照图7，根据一实施方式的应用了阻挡材料层的3d闪存700包括至少一个沟道层710、多个电极层720、多个气隙730、阻挡材料层740和至少一个ono层750。
69.至少一个沟道层710形成为在第一方向(例如，图2中的z轴方向)上延伸，并且可以使用单晶硅作为材料。
70.多个电极层720可以形成为在与第一方向垂直的第二方向(例如，图2中的y轴方向)上延伸，从而相对于至少一个沟道层710垂直地堆叠，并且可以使用诸如钨、钛和钽的导电材料作为材料。
71.多个气隙730是插置在多个电极层720之间以将多个电极层720彼此分开的部件。根据需要防止多个电极层720之间的短路的支架(未示出)可以穿过多个气隙330并连接到多个电极层720。
72.至少一个ono层750可以形成为在第一方向(例如，图2中的z轴方向)上延伸以连接多个气隙730和至少一个沟道层710以及多个电极层720，并且可以包括第一氧化物层(隧道氧化物层)751、氮化物层(电荷陷阱层)752和第二氧化物层(内部氧化物层)753。
73.这里，由于多个气隙730形成为具有比相关技术的3d闪存中包括的层间绝缘层薄的厚度，所以根据一实施方式的3d闪存700中的多个电极层720之间的空间可以小于相关技术的3d闪存中的多个电极层之间的空间。因此，与相关技术的3d闪存相比，根据一实施方式的3d闪存700可以具有改善的集成度。
74.具体地，根据一实施方式，减轻在至少一个ono层750中在分别接触多个电极层720的单元之间的干扰现象的结构被应用于3d闪存700，因此在至少一个ono层750上在相邻单
元之间发生干扰现象的缺点可以被克服。
75.更详细地，减轻在至少一个ono层750中在分别接触多个电极层720的单元之间的干扰现象的结构可以通过形成在多个电极层720的每个的上部和下部上的阻挡材料层740来应用。也就是，形成在多个电极层720中的每个的上部和下部上的阻挡材料层740隔离在至少一个ono层750中分别接触多个电极层720的区域，因此，可以应用减轻在至少一个ono层750中在分别接触多个电极层720的单元之间的干扰现象的结构。作为阻挡材料层740，可以使用具有非导电特性的任何材料。例如，可以使用硅氮化物、硅氮氧化物、硅氧化物或金属氧化物。
76.另外，3d闪存700可以进一步包括多个电极保护层(未示出)以在产生多个气隙730的工艺中保护多个电极层720。多个电极保护层(未示出)的位置和材料与以上参照图6描述的那些相同，因此省略其详细描述。
77.如上所述，虽然描述了形成在多个电极层720中的每个的上部和下部上的阻挡材料层740隔离在至少一个ono层750中分别接触多个电极层720的区域，并因此减轻在至少一个ono层750中在分别接触多个电极层720的单元之间的干扰现象的结构可以应用于3d闪存700，此外，如以上参照图3所述，减轻在至少一个ono层750中在分别接触多个电极层720的单元之间的干扰现象的结构可以通过蚀刻至少一个ono层750当中的在接触多个气隙730的区域中的第一氧化物层751和氮化物层752而应用于3d闪存700。在这种情况下，如图8所示，3d闪存800可以具有一结构，在该结构中阻挡材料层820形成在多个电极层810中的每个的上部和下部上，同时，至少一个ono层830当中的第一氧化物层831和氮化物层832在接触多个气隙840的区域中被蚀刻。
78.另外，虽然以上描述了当至少一个ono层750用作电荷存储层时的3d闪存700，但是当使用不同于至少一个ono层750的电荷存储层时，根据一实施方式的3d闪存可以包括：形成为在第一方向上延伸的至少一个沟道层；多个电极层，形成为在与第一方向正交的第二方向上延伸，从而相对于所述至少一个沟道层垂直地堆叠；多个气隙，插置在所述多个电极层之间以将所述多个电极层彼此分开；以及至少一个电荷储存层，形成为在第一方向上延伸从而连接所述至少一个沟道层与所述多个电极层，并且与参照图7描述的那些类似，可以具有通过在所述多个电极层中的每个的上部和下部上形成阻挡材料层来减轻在所述至少一个电荷存储层中在分别接触多个电极层的单元之间的干扰现象的结构。
79.图9是示出根据一实施方式的制造应用了气隙的3d闪存的方法的流程图，图10a至图10g是示出根据一实施方式的制造应用了气隙的3d闪存的方法的剖视图。
80.在下文中，通过制造3d闪存的方法制造的3d闪存具有以上参照图3描述的结构。另外，在下文中，自动化和机械化制造系统可以用作实施3d闪存的制造方法的主体。
81.参照图9至图10g，根据一实施方式的制造系统制备模制结构1020，其中多个层间绝缘层1021和用于电极的多个牺牲层1022如图10a所示地交替堆叠在衬底1010上，模制结构1020在操作s910中制备。这里，多个层间绝缘层1021可以包括氧化物，并且用于电极的多个牺牲层1022可以包括氮化物。
82.随后，在操作s920中，如图10b所示，制造系统在第一方向上形成穿过模制结构1020以暴露衬底1010的至少一个串孔1023并使其在第一方向上延伸。
83.然后，在操作s930中，制造系统如图10c所示地在至少一个串孔1023中沉积第一氧
化物层1031、氮化物层1032和第二氧化物层1033，以在第一方向上形成包括内部垂直孔1034的至少一个ono层1030并使其在第一方向上延伸。
84.接着，在操作s940中，如图10d所示，制造系统在第一方向上在至少一个ono层1030的垂直孔1034中形成至少一个沟道层1040并使其在第一方向上延伸。就此而言，至少一个沟道层1040可以包括单晶硅。
85.接着，在操作s950中，如图10e所示，制造系统去除用于电极的多个牺牲层1022并且沿与第一方向正交的第二方向在从其去除了用于电极的多个牺牲层1022的空间1024中形成多个电极层1050并使其在第二方向上延伸。这里，作为去除用于电极的多个牺牲层1022的方法，可以使用各种化学蚀刻方法和物理蚀刻方法，并且多个电极层1050可以包括诸如钨、钛、钽等的导电材料。
86.接着，在操作s960中，如图10f所示，制造系统蚀刻多个层间绝缘层1021以产生插置在多个电极层1050之间并使多个电极层1050彼此分开的多个气隙1060。就此而言，可以使用各种化学蚀刻方法和物理蚀刻方法作为蚀刻多个层间绝缘层1021的方法。
87.在下文中，在操作s970中，如图10g所示，为了减轻在至少一个ono层1030中在接触多个电极层1050的单元之间的干扰现象，制造系统在接触多个气隙1060的区域中蚀刻至少一个ono层1030的第一氧化物层1031和氮化物层1032。通过操作s970，在构成至少一个ono层1030的第一氧化物层1031、氮化物层1032和第二氧化物层1033当中，第一氧化物层1031和氮化物层1032可以仅存在于接触多个电极层1050中的每个的区域中，并且可以具有其中上下相邻单元被彼此隔离的结构。
88.因此，通过操作s910至s970制造的3d闪存可以具有以上参照图3至图4描述的结构。
89.另外，在操作s970中，制造系统可以在接触多个气隙1060的区域中蚀刻至少一个ono层1030的第二氧化物层1033。在这种情况下，可以制造具有以上参照图5描述的结构的3d闪存。
90.如上所述，通过上述操作(s910至s970)制造的3d闪存包括多个气隙1060，其形成为具有比包括在相关技术的3d闪存中的层间绝缘层的厚度薄的厚度，从而与相关技术的3d闪存相比具有改善的集成度，并且减轻在至少一个ono层1030中在分别接触多个电极层1050的单元之间的干扰现象的结构可以通过在接触多个气隙1060的区域中蚀刻至少一个ono层1030当中的第一氧化物层1031和氮化物层1032而应用于3d闪存，从而克服了在至少一个ono层1030上在相邻单元之间发生干扰现象的缺点。
91.另外，制造系统可以制备具有一结构的模制结构1020，在该结构中保护多个电极层1050的多个电极保护层1070的多个水平区域1071在操作s910中在产生多个气隙1060的工艺期间堆叠在用于电极的多个牺牲层1022的上部和下部上，并且在操作s930中在形成至少一个ono层1030之前在至少一个串孔1023中沉积多个电极保护层1070的垂直区域1072，从而制造包括以上参照图6描述的多个电极保护层1070的3d闪存。在这种情况下，可以在操作s950中蚀刻多个层间绝缘层1021的工艺期间或在操作s970中在接触多个气隙1060的区域中蚀刻至少一个ono层1030的第一氧化物层1031和氮化物层1032的工艺期间去除多个电极保护层1070的垂直区域1072的接触多个气隙1060的区域。
92.另外，制造系统可以使用具有一结构的模制结构1020，在该结构中用于减轻在至
少一个ono层1030中在分别接触多个电极层1050的单元之间的干扰现象的阻挡材料层(未示出)在操作s910中堆叠在用于电极的多个牺牲层1022中的每个的上部和下部上，从而制造以上参照图8描述的3d闪存。
93.虽然以上描述了当至少一个ono层1030用作电荷存储层时制造3d闪存的方法，但是当使用不同于至少一个ono层1030的电荷存储层时，根据一实施方式的制造3d闪存的方法如下。
94.1.制备模制结构，其中多个层间绝缘层和用于电极的多个牺牲层交替堆叠在衬底上。
95.2.形成穿透模制结构并暴露衬底的至少一个串孔以在使其第一方向上延伸。
96.3.形成包括内部垂直孔的至少一个电荷存储层以使其沿第一方向在所述至少一个串孔中延伸。
97.4.形成至少一个沟道层以使其沿第一方向在所述至少一个电荷存储层的垂直孔中延伸。
98.5.去除用于电极的多个牺牲层，并且在从其去除了用于电极的多个牺牲层的空间中形成多个电极层以使其在与第一方向正交的第二方向上延伸。
99.6.蚀刻多个层间绝缘层以产生插置在所述多个电极层之间并使所述多个电极层彼此分开的多个气隙。
100.7.在接触多个气隙的区域中蚀刻所述至少一个电荷存储层，从而减轻在所述至少一个电荷存储层中在分别接触多个电极层的单元之间的干扰现象。
101.这样的制造方法的每个工艺与以上参照图9至图10g描述的操作的每个相似或相同，因此省略其详细描述。
102.图11是示出根据一实施方式的制造应用了阻挡材料层的3d闪存的方法的流程图，图12a至图12f是示出根据一实施方式的制造应用了阻挡材料层的3d闪存的方法的剖视图。
103.在下文中，通过制造3d闪存的方法制造的3d闪存具有以上参照图7描述的结构。另外，在下文中，自动化和机械化制造系统可以用作实施3d闪存的制造方法的主体。
104.参照图11至图12f，根据一实施方式的制造系统制备模制结构1220，其中多个层间绝缘层1221和用于电极的多个牺牲层1222如图12a所示地交替堆叠在衬底1010上，模制结构1220在操作s1110中制备。这里，多个层间绝缘层1221可以包括氧化物，并且用于电极的多个牺牲层1222可以包括氮化物。具体地，在模制结构1220中，阻挡材料层1223堆叠在用于电极的多个牺牲层1222中的每个的上部和下部上。
105.随后，在操作s1120中，如图12b所示，制造系统在第一方向上形成穿过模制结构1220以暴露衬底1210的至少一个串孔1223并使其在第一方向上延伸。
106.然后，在操作s1130中，制造系统如图12c所示地在至少一个串孔1223中沉积第一氧化物层1231、氮化物层1232和第二氧化物层1233，以在第一方向上形成包括内部垂直孔1234的至少一个ono层1230并使其在第一方向上延伸。
107.接着，在操作s1140中，如图12d所示，制造系统沿第一方向在至少一个ono层1230的垂直孔1234中形成至少一个沟道层1240并使其在第一方向上延伸。在这种情况下，至少一个沟道层1240可以包括单晶硅。
108.接着，在操作s1150中，如图12e所示，制造系统去除用于电极的多个牺牲层1222并
且沿与第一方向正交的第二方向在从其去除了用于电极的多个牺牲层1222的空间1224中形成多个电极层1250并使其在第二方向上延伸。这里，作为去除用于电极的多个牺牲层1222的方法，可以使用各种化学蚀刻方法和物理蚀刻方法，并且多个电极层1250可以包括诸如钨、钛、钽等的导电材料。
109.接着，在操作s1160中，如图12f所示，制造系统蚀刻多个层间绝缘层1221以产生插置在多个电极层1250之间并使多个电极层1250彼此分开的多个气隙1260。就此而言，可以使用各种化学蚀刻方法和物理蚀刻方法作为蚀刻多个层间绝缘层1221的方法。
110.因此，通过操作s1110至s1160制造的3d闪存可以具有以上参照图7描述的结构。
111.如上所述，通过上述操作(s1110至s1170)制造的3d闪存包括多个气隙1260，其形成为具有比包括在相关技术的3d闪存中的层间绝缘层的厚度薄的厚度，从而与相关技术的3d闪存相比具有改善的集成度，并且在至少一个ono层1230中分别接触多个电极层1250的区域通过堆叠在多个电极层1250中的每个的上部和下部上的阻挡材料层1223彼此隔离的结构可以应用于3d闪存，从而克服在至少一个ono层1230上在相邻单元之间发生干扰现象的缺点。
112.此外，制造系统可以制备具有一结构的模制结构1220，在该结构中在操作s1110中在产生多个气隙1260的工艺期间保护多个电极层1250的多个电极保护层1270的多个水平区域1271堆叠在用于电极的多个牺牲层1222的上部和下部上，并且在操作s1130中在形成至少一个ono层1230之前在至少一个串孔1223中沉积多个电极保护层1270的垂直区域1272，从而制造包括以上参照图6描述的多个电极保护层1270的3d闪存。在这种情况下，在操作s1150中蚀刻多个层间绝缘层1221的工艺期间，可以去除多个电极保护层1270的垂直区域1272的接触多个气隙1260的区域。
113.虽然以上描述了当至少一个ono层1230用作电荷存储层时制造3d闪存的方法，但是当使用不同于至少一个ono层1230的电荷存储层时，根据一实施方式的制造3d闪存的方法如下。
114.1.制备模制结构，其中多个层间绝缘层和用于电极的多个牺牲层交替堆叠在衬底上。具体地，阻挡材料层堆叠在模制结构中的用于电极的多个牺牲层中的每个的上部和下部上。
115.2.形成穿透模制结构并暴露衬底的至少一个串孔以使其在第一方向上延伸。
116.3.形成包括内部垂直孔的至少一个电荷存储层以使其沿第一方向在所述至少一个串孔中延伸。
117.4.形成至少一个沟道层以使其沿第一方向在所述至少一个电荷存储层的垂直孔中延伸。
118.5.去除用于电极的多个牺牲层，并且多个电极层被形成为在从其去除了用于电极的多个牺牲层的空间中沿与第一方向正交的第二方向延伸。
119.6.蚀刻多个层间绝缘层以产生插置在多个电极层之间并使所述多个电极层彼此分开的多个气隙。
120.这样的制造方法的每个工艺与以上参照图11至图12f描述的操作的每个相似或相同，因此省略其详细描述。
121.如上所述，虽然已经通过有限的实施方式和附图描述了实施方式，但是对于本领
域普通技术人员来说，根据以上描述的各种修改和变化是可能的。例如，即使所描述的技术以与所描述的方法不同的顺序执行，和/或诸如所描述的系统、结构、器件、电路等的部件以与所描述的方法不同的形式联接或组合，或由其他部件或等效物取代或替代，也可以获得适当的结果。
122.因此，其他实现方式、其他实施方式以及与权利要求等同的那些也落入以下将描述的权利要求的范围内。