三维存储器装置的架构及其相关方法与流程

三维存储器装置的架构及其相关方法
1.交叉参考
2.本专利申请案主张弗拉廷(fratin)等人在2019年5月3日申请的标题为“三维存储器装置的架构及其相关方法(architecture of three-dimensional memory device and methods regarding the same)”的第16/402,357号美国专利申请案的优先权，所述申请案转让给本公开受让人且其全文以引用的方式明确并入本文中。


背景技术：

3.下文大体上涉及一种包含至少一个存储器装置的系统，且更具体来说，下文涉及三维存储器装置的架构及其相关方法。
4.存储器装置广泛用于存储例如计算机、无线通信装置、摄像机、数字显示器及其类似者的各种电子装置中的信息。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储两个状态中的一者，其通常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个存储状态。为存储信息，装置的组件可写入或编程存储器装置中的状态。
5.存在各种类型的存储器装置，其包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻ram(rram)、闪存、相变存储器(pcm)、其它基于硫属化物的存储器及其它。存储器装置可为易失性或非易失性的。
6.改进存储器装置一般可包含增大存储器单元密度、提高读取/写入速度、提供可靠性、增加数据保持、减少功耗或降低制造成本及其它指标。可期望节省存储器阵列中的空间、增大存储器单元密度或减少具有三维垂直架构的存储器阵列的总用电量的解决方案。
附图说明
7.图1说明根据本文中所公开的实例的支持三维存储器装置的架构及其相关方法的三维(3d)存储器阵列的实例。
8.图2a说明根据本文中所公开的实例的实例3d存储器阵列的仰视图。
9.图2b说明根据本文中所公开的实例的实例3d存储器阵列的侧视图。
10.图3a到3e说明根据本文中所公开的实例的实例3d存储器阵列的各种视图。
11.图4a到4e说明根据本文中所公开的实例的实例3d存储器阵列的各种视图。
12.图5a到5c说明根据本文中所公开的实例的实例3d存储器阵列的各种视图。
13.图6a到6b说明根据本文中所公开的实例的实例3d存储器阵列的各种视图。
14.图7a到7b说明根据本文中所公开的实例的实例3d存储器阵列的各种视图。
15.图8到11展示说明根据本文中所公开的实例的支持三维存储器装置的架构及其相关方法的方法的流程图。
具体实施方式
16.本公开涉及具有存储器单元的增大密度的三维(3d)垂直自选择存储器阵列及其处理方法。存储器阵列可包含导电接点及穿过导电材料及绝缘材料的交替层的开口的布置，其可减小存储器单元之间的间距，同时维持电介质厚度以保持待施加于存储器阵列的电压。
17.在一些实例中，3d存储器阵列可包含衬底，其具有布置成图案(例如几何图案)的多个接点及形成于衬底上的第一绝缘材料(例如电介质材料)。导电材料的多个平面可通过第二绝缘材料(例如电介质材料)彼此分离且形成于衬底材料上。导电材料的平面可为字线的实例。
18.在制造此存储器阵列期间，沟槽可形成为分离奇数及偶数wl线平面以产生“梳形”结构(例如看起来像具有指状物及指状物之间的空间的工具的结构)的形状。沟槽可呈任何几何配置且包含以固定距离面向彼此的梳指的奇数及偶数群组。在一些实例中，沟槽可形成为蛇形形状。沟槽可将导电材料的每一平面分成两个区段或两个板。导电材料的每一位置可为字线板的实例。在一些实例中，在沟槽内部，可以使得电介质材料及导电材料形成多个凹槽的方式蚀刻导电材料的平面，其中每一凹槽可经配置以接纳存储元件材料(例如硫属化物材料)。牺牲层(例如保形材料)可沉积于沟槽中且在一些情况中，牺牲层填充凹槽。绝缘材料可沉积于沟槽中牺牲层的顶部上。牺牲层及绝缘层可形成蛇形形状。在一些实例中，考虑沟槽的其它几何配置。
19.可移除牺牲层及绝缘层的部分以形成开口。开口可暴露衬底的部分、多个导电接点及导电材料及电介质材料的部分。可将存储元件材料(例如硫属化物材料)沉积于开口中。存储元件材料可填充由电介质材料及导电材料形成的凹槽。可从开口部分移除存储元件材料，使得仅凹槽中的存储元件材料保留。
20.可在包含凹槽中的存储元件材料的开口中形成导电柱。导电柱可为数字线的实例。导电柱可经布置以延伸(例如大体上垂直)到导电材料的平面及衬底。每一导电柱可与不同导电接点耦合。柱可由势垒材料及导电材料形成。
21.存储器阵列的此类配置及制造方法可允许相对于先前解决方案提高存储器单元的密度。每一存储器单元(例如存储元件材料)可凹进导电柱的对置侧内部以确保单元隔离。此配置可允许相对于一些先前解决方案更严格控制单元厚度及尺寸。与导电柱相交的导电材料的每一平面可形成由平面中的第一字线板及平面中的第二字线板寻址的两个存储器单元。每一导电柱可由定位于存储器阵列的底部或顶部处的晶体管解码。晶体管可为形成为规则矩阵的数字线选择器的实例。
22.首先在存储器阵列的背景中描述本公开的特征，如参考图1所描述的。在处理步骤期间的实例3d存储器阵列的不同视图的背景中描述本公开的特征，如参考图2到7所描述。本公开的这些及其它特征由与3d垂直存储器阵列架构相关的流程图进一步说明且参考与3d垂直存储器阵列架构相关的流程图描述，如参考图8到11所描述。
23.图1说明根据本公开的方面的3d存储器阵列100的实例。存储器阵列100可包含定位于衬底104上方的存储器单元的第一阵列或层面105及第一阵列或层面105的顶部上的存储器单元的第二阵列或层面108。
24.存储器阵列100可包含字线110及数字线115。第一层面105及第二层面108的存储
器单元各自可具有一或多个自选择存储器单元。尽管图1中所包含的一些元件标记有数字指示符，其它对应元件未被标记，但其是相同或将被理解为类似的。
25.存储器单元的堆叠可包含第一电介质材料120、存储元件材料125(例如硫属化物材料)、第二电介质材料130、存储元件材料135(例如硫属化物材料)及第三电介质材料140。在一些实例中，第一层面105及第二层面108的自选择存储器单元可具有共同导电线，使得每一层面105及108的对应自选择存储器单元可共享数字线115或字线110。
26.在一些实例中，可通过提供电脉冲到存储器单元(其可包含存储器存储元件)来编程单元。可经由第一存取线(例如字线110)或第二存取线(例如数字线115)或其组合来提供脉冲。在一些情况中，在提供脉冲之后，离子可在存储器存储元件内迁移，其取决于存储器单元的极性。因此，离子相对于存储器存储元件的第一侧或第二侧的浓度可至少部分基于第一存取线与第二存取线之间的电压的极性。在一些情况中，非对称形状的存储器存储元件可引起离子更多聚集于具有更大面积的元件的部分处。存储器存储元件的特定部分可比存储器存储元件的其它部分具有更高电阻率且因此可导致更高阈值电压。离子迁移的此描述表示用于实现本文中所描述的结果的自选择存储器单元的机构的实例。机构的此实例不应被视为限制。本公开还包含用于实现本文中所描述的结果的自选择存储器单元的机构的其它实例。
27.在一些情况中，存储器阵列100的架构可称为交叉点架构，其中存储器单元形成于字线110与数字线115之间的拓扑交叉点处。此交叉点架构可以低于其它存储器架构的生产成本提供相对较高密度数据存储。例如，交叉点架构可包含具有减小面积的存储器单元且因此具有高于其它架构的存储器单元密度。
28.尽管图1的实例展示两个层面105及108，但其它配置是可能的。在一些实例中，可在衬底104上方建构自选择存储器单元的单个存储器层面，其可称为二维存储器。在一些实例中，可以类似方式将存储器单元的三个或四个存储器层面配置为三维交叉点架构。
29.存储器阵列100可包含具有布置成栅格或交错图案的多个接点的衬底104。在一些情况中，多个接点可延伸穿过衬底且与存储器阵列100的存取线耦合。存储器阵列100可包含通过形成于衬底材料上的第一绝缘材料上的第二绝缘材料彼此分离的导电材料的多个平面。导电材料的多个平面中的每一者可包含形成于其内的多个凹槽。可由替换过程通过在堆叠沉积处理步骤期间使用牺牲层(例如保形层)用于蚀刻、在单元界定之后移除保形层及由更导电材料替换保形层来获得多个平面，例如字线板。
30.绝缘材料可形成为穿过第二绝缘材料及导电材料的蛇形形状。多个导电柱可布置于开口中以大体上垂直于导电材料的多个平面及衬底延伸。多个导电柱中的每一相应者可耦合到导电接点中的不同者。
31.在一些实例中，层面105及108可包含经配置以存储逻辑状态的硫属化物材料。例如，层面105及108的存储器单元可为自选择存储器单元的实例。硫属化物材料可形成于多个凹槽中，使得多个凹槽中的每一相应者中的硫属化物材料至少部分与多个导电柱中的一者接触。
32.图2a说明根据本文中所公开的实例的实例3d存储器阵列200-a的仰视图。存储器阵列200-a可包含形成于衬底104中且延伸穿过衬底104且与存储器阵列100的存取线耦合的多个导电接点235。例如，衬底104可为电介质材料，例如电介质膜。
33.多个导电接点235的单个导电接点可经配置以耦合任何单个垂直柱与晶体管(未展示)。多个导电接点235可布置成栅格图案。在一些实例中，多个导电接点235中的相应者可由高达八个其它导电接点235包围。在一些实例中，多个导电接点235可布置成交错图案或六方图案。例如，多个接点235中的相应者可由高达六个其它导电接点235包围(参阅图6a及6b)。
34.图2b说明根据本文中所公开的实例的实例3d存储器阵列200-b的侧视图。存储器阵列200-b可包含可形成于衬底104中的多个导电接点235。存储器阵列200-b还可包含绝缘材料240的多个堆叠平面及导电材料245的多个堆叠平面(例如字线平面或字线板)。导电材料245的堆叠平面可通过绝缘材料240的多个平面沿z方向彼此分离(例如垂直分离)。例如，第二绝缘材料240的第一平面(例如底部平面)可形成(例如沉积)于衬底104的平面上，接着，导电材料245的平面可形成于第二绝缘材料240的第一平面上。在一些实例中，第一绝缘材料240的层可沉积于衬底104上。在一些实例中，导电材料245可为导电碳层或与活性材料兼容的其它导电层。在一些实例中，导电材料245可包含由穿过保护性势垒的活性材料分离的导电层。导电材料245可经配置以充当至少一个字线板。在一些实例中，导电材料245及绝缘材料240形成多个层，例如交替层。
35.第二绝缘材料240的额外平面可以交替方式形成于导电材料245上，如图2b中所说明。第二绝缘材料240可为电介质材料，例如电介质膜或层。在一些实例中，第二绝缘材料240及衬底104可为相同类型的绝缘材料。本文中所公开的绝缘材料的实例包含(但不限于)电介质材料，例如氧化硅。
36.导电材料245的多个平面中的每一相应者可位于(例如形成)3d存储器阵列200-b的不同层级。形成存储器单元的材料的个别平面可称为3d存储器阵列200-b的层面。导电材料245可包括金属(或半金属)材料或半导体材料(例如掺杂多晶硅材料等等)(例如，由金属(或半金属)材料或半导体材料形成)。在一些实例中，导电材料245可为导电碳的平面。
37.图2b中展示导电材料245的六个平面及第二绝缘材料240的七个平面。第二绝缘材料240的第七平面可为3d存储器阵列200-b的最上层。导电材料245及第二绝缘材料240的平面的数量不限于为图2b中所说明的数量。导电材料245及第二绝缘材料240可布置成六个以上层面或六个以下层面。
38.图3a到e说明根据本文中所公开的实例的可经执行以形成堆叠存储器装置的一系列步骤或过程期间的实例3d存储器阵列200-c、200-d、200-e及200-f的各种视图。具体来说，图3a到e中展示形成偶数及奇数字线平面的过程。
39.图3a说明实例3d存储器阵列200-c的俯视图，其可为形成沟槽350之后的图2b中所说明的存储器阵列200-b的实例。图3b说明图3a中所说明的过程步骤之后的过程步骤期间的沿截面线a-a'的实例3d存储器阵列200-d的横截面图。图3c说明图3b中所说明的过程步骤之后的过程步骤期间的沿截面线a-a'的实例3d存储器阵列200-e的横截面图。图3d说明图3c中所说明的过程步骤之后的过程步骤期间的沿截面线a-a'的实例3d存储器阵列200-f的横截面图。图3e说明图3c中所说明的过程步骤之后的过程步骤期间的截面线b-b'的实例3d存储器阵列200-f的俯视图。图3a到e说明可经执行以形成堆叠存储器装置的一系列步骤或过程。
40.图3a说明穿过存储器阵列200-c的导电材料245(如图3b中所展示)及第二绝缘材
料240(如图3b中所展示)的交替平面形成沟槽350。沟槽350可在沟槽350的底部处暴露衬底104(如先前图2a及2b中所展示)及导电接点235(如先前图2a及2b中所展示)。
41.可从上到下蚀刻沟槽350且将沟槽350蚀刻成蛇形形状。例如，沟槽350可沿第一方向(例如从左到右)通过导电接点235的行且接着沿与第一方向相反的第二方向(例如从右到左)通过导电接点235的相邻行。参考图3a的实例，沟槽350从左到右通过导电接点235的第一行，接着“转向”且从右到左通过导电接点235的下一(第二)行(相邻于第一行)。沟槽350再次“转向”且从左到右通过导电接点235的下一(第三)行(相邻于第二行)。沟槽350再次“转向”且从右到左通过导电接点235的下一(第四)行(相邻于第三行)且接着再次“转向”且从左到右通过图3a的底部处的导电接点235的下一(第五)行(相邻于第四行)。
42.沟槽350可使导电材料245的每一平面分叉成至少两个部分：第一部分308及第二部分309。导电材料245的平面的每一部分可为层面的不同存取线(例如偶数字线或奇数字线)。例如，第一部分308可为3d存储器阵列200-c的层面的第一存取线且第二部分309可为3d存储器阵列200-c的相同层面的第二存取线。可基于所使用的电极的电阻率及通过所请求的电流输送的电平来界定形成偶数或奇数平面的指状物的延伸。具体来说，根据存储器单元所期望的厚度来界定凹槽的深度。
43.图3b说明在存储器阵列200-d的每一平面中的导电材料245中形成多个凹槽315。例如，可执行选择性蚀刻操作以按各向同性方式形成沟槽350的侧壁390及391中的多个凹槽315。在一些实例中，沟槽350包含与第二侧壁391间隔开的第一侧壁390，其中由第一绝缘材料240形成的第一侧壁390的第一部分392与由第一绝缘材料240形成的第二侧壁391的第一部分393间隔开第一距离。由第一导电材料245形成的第一侧壁390的第二部分394与由第一导电材料245形成的第二侧壁391的第二部分394间隔开大于第一距离的第二距离。在一些实例中，由第一导电材料245形成的沟槽350的侧壁390及391的部分相对于由第一绝缘材料240形成的沟槽350的侧壁390及391的部分凹进。
44.蚀刻操作可包含一或多个垂直蚀刻工艺(例如各向异性蚀刻工艺或干式蚀刻工艺或其组合)或水平蚀刻工艺(例如各向同性蚀刻工艺)或其组合。例如，可执行垂直蚀刻工艺以垂直蚀刻沟槽350且可使用水平蚀刻工艺来形成至少一个导电材料245中的至少一个凹槽315。蚀刻参数可经选择使得(例如)导电材料245比第二绝缘材料240被更快蚀刻。
45.图3c说明形成保形材料320(例如牺牲材料或牺牲层)。可将保形材料320沉积到存储器阵列200-e的沟槽350中。可通过保形沉积保形材料320来使保形材料320形成于凹槽315(如图3b中所展示)中。保形材料320接触各沟槽350的第一侧壁390、第二侧壁391及底壁395。尽管图3c展示可在多个凹槽315中形成保形材料320期间在沟槽350的侧壁上(例如在伸入面向沟槽350的不同层中的第二绝缘材料240及导电材料245的表面上)形成保形材料320，但实例不受限于此。例如，在一些情况中，可使保形材料320仅局限于不同层中的导电材料245中的多个凹槽315。在一些情况中，保形材料320可称为保形层或牺牲层。
46.在一些情况中，可在形成保形材料320之后执行蚀刻操作。在蚀刻操作中，可蚀刻保形材料320以形成开口或沟槽350。蚀刻操作可导致保形材料320的表面(例如面向沟槽350的表面)与第二绝缘材料240的表面(例如伸入面向沟槽350的表面)间隔开。在一些情况中，蚀刻操作可导致保形材料320的表面(例如面向沟槽350的表面)与第二绝缘材料240的表面(例如伸入面向沟槽350的表面)大致共面且借此形成沟槽的连续侧壁。本文中所描述
的蚀刻操作可为垂直蚀刻工艺(例如各向异性蚀刻工艺或干式蚀刻工艺或其组合)或水平蚀刻工艺(例如各向同性工艺)。例如，可执行垂直蚀刻工艺以垂直蚀刻沟槽350且可使用水平蚀刻工艺来形成第一导电材料245中的至少一个凹槽。
47.图3d说明将电介质材料318沉积于存储器阵列200-f的保形材料320的顶部上的沟槽350中。电介质材料318可接触保形材料320。电介质材料318及保形材料320可合作填充沟槽350。在一些情况中，电介质材料318可为绝缘材料的实例。在一些实例中，可选择性回蚀保形材料320以形成与电介质材料318共面的表面。可根据所要厚度来界定凹进的深度。
48.图3e说明根据本公开的实例的沉积电介质材料318(如图3d中所展示)之后的实例3d存储器阵列200-f的俯视图。在图3e中，形成于沟槽350中的保形材料320及电介质材料318将导电材料245的每一平面分叉成第一部分308及第二部分309。
49.图4a到e说明根据本文中所公开的实例的可经执行以形成堆叠存储器装置的一系列步骤或过程期间的实例3d存储器阵列200-g、200-h、200-i及200-j的各种视图。具体来说，图4a到e说明用于形成图3d及3e中所说明的存储器阵列200-f中的存储器单元的过程。
50.图4a说明存储器阵列200-g的俯视图，其可为形成开口360之后的图3e中所说明的存储器阵列200-f的实例。图4b说明图4a中所说明的过程步骤之后的过程步骤期间的沿截面线a-a'的实例3d存储器阵列200-h的横截面图。图4c说明图4b中所说明的过程步骤之后的过程步骤期间的沿截面线a-a'的实例3d存储器阵列200-i的横截面图。图4d说明图4c中所说明的过程步骤之后的过程步骤期间的沿截面线a-a'的实例3d存储器阵列200-j的横截面图。图4e说明图4c中所说明的过程步骤之后的过程步骤期间的截面线b-b'的实例3d存储器阵列200-j的俯视图。
51.图4a说明穿过存储器阵列200-g的导电材料245的任一平面的俯视图。可通过蚀除电介质材料318及/或保形材料320的一部分来形成沟槽350中的多个开口360。开口360希望定位成与多个导电接点235对准，使得形成开口360暴露延伸穿过衬底104(如图4b中所展示)的多个导电接点235(如图4b中所展示)的至少一部分。蚀刻工艺可为垂直蚀刻工艺。在一些实例中，蚀刻操作可不蚀除保形材料320的所有部分，例如，其中不形成多个开口360。
52.图4b说明根据本公开的实例的实例3d存储器阵列200-h的横截面图。如图4b中所展示，可在每一平面内的导电材料245中形成多个凹槽315。例如，可执行选择性蚀刻操作以按完全或部分各向同性方式形成多个凹槽315。蚀刻化学物质可经选择以选择性到达导电材料245。可通过在沟槽350中形成开口360来暴露导电接点235。
53.图4c说明根据本公开的实例的实例3d存储器阵列200-i的横截面图。如图4c中所展示，可通过将存储元件材料465保形沉积到沟槽350中来形成多个凹槽315中的存储元件材料465。存储元件材料465可经沉积以接触通过蚀刻保形材料320所暴露的沟槽350的侧壁390及391及底壁395。当存储元件材料465接触沟槽350的底壁395时，存储元件材料465覆盖暴露导电接点235。
54.存储元件材料465可为可充当自选择存储元件材料(例如可充当选择装置及存储元件两者的材料)的硫属化物材料的实例，例如硫属化物合金及/或玻璃。例如，存储元件材料465可对施加电压(例如程序脉冲)作出响应。针对小于阈值电压的施加电压，存储元件材料465可保持非导电状态(例如“切断”状态)。替代地，响应于大于阈值电压的施加电压，存储元件材料465可进入导电状态(例如“接通”状态)。
55.可通过施加满足编程阈值的脉冲(例如编程脉冲)来将存储元件材料465编程为目标状态。编程脉冲的振幅、形状或其它特性可经配置以引起存储元件材料465展现目标状态。例如，在施加编程脉冲之后，存储元件材料465的离子可重新分布于整个存储元件中，借此更改施加读取脉冲时所检测的存储器单元的电阻。在一些情况中，存储元件材料465的阈值电压可基于施加编程脉冲来变化。
56.可通过将读取脉冲施加于存储元件材料465来感测、检测或读取由存储元件材料465存储的状态。读取脉冲的振幅、形状或其它特性可经配置以允许感测组件确定什么状态存储于存储元件材料465上。例如，在一些情况中，读取脉冲的振幅经配置以处于某一电平，使得存储元件材料465将由于第一状态而处于“接通”状态(例如，传导电流通过材料)但将由于第二状态而处于“切断”状态(例如，几乎不传导电流通过材料)。
57.在一些情况中，施加于存储元件材料465的脉冲(编程或读取)的极性会影响执行操作的结果。例如，如果存储元件材料465存储第一状态，那么第一极性的读取脉冲可导致存储元件材料465展现“接通”状态，而第二极性的读取状态可导致存储元件材料465展现“切断”状态。这可由在存储元件材料465存储状态时存储元件材料465中的离子或其它材料不对称分布引起。类似原理适用于编程脉冲及其它脉冲或电压。
58.可充当存储元件材料465的硫属化物材料的实例包含铟(in)-锑(sb)-碲(te)(ist)材料(例如in2sb2te5、in1sb2te4、in1sb4te7等等)及锗(ge)-锑(sb)-碲(te)(gst)材料(例如ge8sb5te8、ge2sb2te5、ge1sb2te4、ge1sb4te7、ge4sb4te7等等)及其它硫属化物材料(其包含(例如)不在操作期间变相的合金(例如硒基硫属化物合金))。此外，硫属化物材料可包含微量浓度的其它掺杂剂材料。硫属化物材料的其它实例可包含锑-砷(as)-锗(ots)材料、ge、sb、te、硅(si)、镍(ni)、镓(ga)、as、银(ag)、锡(sn)、金(au)、铅(pb)、铋(bi)、铟(in)、硒(se)、氧(o)、硫(s)、氮(n)、碳(c)、钇(y)及钪(sc)材料及其组合。本文中所使用的以连字符连接的化学组合物符号指示包含于特定混合物或化合物中的元素且希望表示涉及指示元素的所有化学计量。在一些实例中，硫属化物材料可为硫属化物玻璃或非晶硫属化物材料。在一些实例中，主要具有硒(se)、砷(as)及锗(ge)的硫属化物材料可称为sag合金。在一些实例中，sag合金可包含硅(si)且此硫属化物材料可称为sisag合金。在一些实例中，硫属化物玻璃可包含各自呈原子或分子形式的额外元素，例如氢(h)、氧(o)、氮(n)、氯(cl)或氟(f)。在一些实例中，可通过使用各种化学物种掺杂来控制导电性。例如，掺杂可包含将3族元素(例如硼(b)、镓(ga)、铟(in)、铝(al)等等)或4族元素(锡(sn)、碳(c)、硅(si)等等)并入到组合物中。
59.图4d说明根据本公开的实例的实例3d存储器阵列200-j的横截面图。可在形成存储元件材料465之后执行蚀刻操作，使得存储元件材料465的表面(例如伸入面向沟槽350的表面)与第二绝缘材料240的表面(例如伸入面向沟槽350的表面)大致共面，如图4d中所说明。存储元件材料465的蚀刻可形成连续侧壁且移除存储元件材料465的顶层466(如图4c中所展示)，其中存储元件材料465的单元仅形成于凹槽中。在每一凹槽中，存储元件材料465的每一单元可接触单个导电材料245(例如定位成相邻于存储元件材料465的单元的单个导电材料245)及至少两个电介质层(例如定位于存储元件材料465的单元的顶部及存储元件材料465的单元的底部上的顶部电介质层及底部电介质层)，如图4d中所展示。存储元件材料465的蚀刻可提供其中存储元件材料465彼此分离的配置。存储元件材料465的蚀刻也可
暴露衬底104中的导电接点235。在一些实例中，牺牲材料的部分可定位于存储元件材料465的单元的两侧上(如图4e中所展示)。
60.图4e说明根据本公开的实例的实例3d存储器阵列200-j的俯视图。如图4e中所说明，形成于沟槽350中的保形材料320及存储元件材料465可将导电材料245的每一平面分叉成第一部分308及第二部分309。平面的每一部分可为字线板的实例。
61.图5a到c说明根据本文中所公开的实例的可经执行以形成堆叠存储器装置的一系列步骤或过程期间的实例3d存储器阵列200-k、200-l及200-m的各种视图。具体来说，图5a到c说明在形成凹进自选择存储器单元之后填充开口360的过程。
62.图5a说明存储器阵列200-k的俯视图，其可为形成凹进自选择存储器单元之后的图4e中所说明的存储器阵列200-j的实例。图5b是图5a中所说明的过程步骤之后的处理步骤期间的穿过图4e中所说明的导电材料245的任一平面的存储器阵列200-l的俯视图。图5c说明图5b中所说明的过程步骤之后的处理步骤期间的沿截面线a-a'的实例3d存储器阵列200-m的横截面图。
63.图5a说明其中将势垒材料570沉积到沟槽350的开口360中的存储器阵列200-k的俯视图。在一些实施方案中，势垒材料570接触第一绝缘材料240(未展示)、第二绝缘材料240(未展示)及存储元件材料465的至少一部分。在一些实例中，势垒材料570与活性材料相容。在一些实例中，势垒材料570可为导电材料或具有导电材料的势垒层。势垒层可包括(例如)氧化铝。在一些实例中，可执行蚀刻操作以为导电材料沉积到沟槽350中腾出空间。在一些情况中，势垒材料570可称为势垒层。
64.图5b说明其中将导电材料575沉积到沟槽350的开口360中的存储器阵列200-l的俯视图。导电材料575可沉积于开口360中以形成导电柱580。导电柱580可包含势垒材料570及导电材料575。在一些实例中，导电柱580可形成为与沟槽350的侧壁390及391(如图4c中所说明)上的存储元件材料465接触。在一些实例中，导电柱580可包括与导电材料575相同的材料。在一些实例中，导电柱580可为数字线。导电柱580可为圆柱体。尽管图5d将导电柱580说明为实心柱，但在一些实例中，导电柱580可为中空圆柱体或呈环状(例如管)。导电柱580可包括金属(或半金属)材料或半导体材料(例如掺杂多晶硅材料等等)。然而，可使用其它金属、半金属或半导体材料。
65.形成于多个开口360中的每一相应者中的导电柱580经布置以大体上正交于导电材料245及第二绝缘材料240(未展示)的交替平面延伸。形成于多个开口360中的每一相应者中的存储元件材料465及导电柱580形成为大体上正方形形状。然而，本公开的实例不受限于精确或准精确正方形形状。例如，存储元件材料465及导电柱580可形成为包含(例如)圆形或椭圆形形状的任何形状。
66.图5c说明根据本公开的实例的实例3d存储器阵列200-m的侧视图。如图5c中所说明，可沉积覆盖层585(例如绝缘材料，例如电介质层)以覆盖存储器阵列200-l的导电柱580。
67.存储器阵列200-m可包含多个垂直堆叠。相应堆叠可包含导电柱580、耦合到导电柱580的导电接点235、形成为与第一部分308及导电柱580接触的存储元件材料465及形成为与第二部分309及导电柱580接触的存储元件材料465。
68.导电柱580可与导电接点235及第一绝缘材料240接触，且与形成于凹槽315中的存
储元件材料465接触。在一些情况中，形成于每一相应凹槽315中的存储元件材料465形成为部分(例如不完全)围绕导电柱580。
69.尽管为清楚起见及为避免使本公开的实例不清楚而未在图5c中展示，但可(例如)在存储元件材料465及/或导电柱580之前、存储元件材料465及/或导电柱580之后及/或存储元件材料465及/或导电柱580之间形成其它材料以形成粘附层或防材料相互扩散的势垒及/或缓解组合物混合。
70.图6a到b说明根据本文中所公开的实例的实例3d存储器阵列600-a及600-b(其可为图2a到5c中所处理的3d存储器阵列200-a到200-m的实例)的各种视图。存储器阵列600-a及600-b可包含类似于参考图2a到5c所描述的存储器阵列200的特征。多个开口360可形成为穿过导电材料245及第二绝缘材料240(未展示)的交替平面及沟槽350中的电介质材料318。如图中所展示，多个开口360的直径与沟槽350的宽度大致相同。在一些实例中，多个开口360的直径可大于沟槽350的宽度。
71.多个开口360中的每一者可大致与导电接点235的不同相应者同心。如图6a及6b中所展示，柱580呈圆形且形成于相应开口360中呈几何图案的多个接点上且耦合到多个接点。在一些实例中，例如图2a到3e中所说明，开口360可呈正方形。
72.多个开口360可具有导电接点235(未展示)的交错(例如六方)布置。例如，多个导电接点235中的相应者可由六个其它导电接点235包围。
73.交错图案可是指其中第一行中的物体(例如接点、开口或柱)的位置沿给定方向从相邻于第一行的第二行中的物体(例如接点、开口或柱)的位置偏移的任何图案。例如，交错图案可具有沿x方向(例如行)但沿y方向(例如列)彼此不相邻的物体(例如接点、开口或柱)。例如图6a及6b中所说明，多个导电接点235沿x方向彼此相邻且彼此成直线。然而，多个导电接点235沿y方向彼此不相邻。多个导电接点235沿x方向彼此成直线且多个导电接点235使行沿y方向交替(例如跳过)。尽管图6a及6b展示整个衬底104中导电接点235之间大致相同的间距，但根据本公开的实例不受限于此。例如，导电接点235之间的间距可在整个衬底104中变化。
74.图6b展示3d存储器阵列可包含多个存储元件材料465，其各自包括定位于至少一个字线板、至少一个圆柱580及至少一个电介质材料318之间的硫属化物材料。在一些实例中，取决于解码优化，柱580可耦合到定位于3d存储器阵列600的顶部、底部或顶部及底部两者(例如多个字线板下方或上方)处的多个选择器。
75.图7a到b说明根据本文中所公开的实例的实例3d存储器阵列700(其可为图2a到5c中所处理的3d存储器阵列200-a到200-m的实例)的各种视图。多个开口360可形成为穿过导电材料245及第二绝缘材料240的交替平面及沟槽350中的电介质材料318。如图中所展示，多个开口360的直径与沟槽350的宽度大致相同。在一些实例中，多个开口360的直径可大于沟槽350的宽度。
76.多个开口360中的每一者可大致与导电接点235的不同相应者同心。如图7a及7b中所展示，柱580呈矩形倾斜且形成于相应开口360中呈几何图案的多个接点上且耦合到多个接点。
77.多个开口360可具有导电接点235的交错(例如六方)布置。例如，多个导电接点235中的相应者可由六个其它导电接点235包围。
78.如本文中所使用，“交错图案”可是指沿方向但沿另一方向彼此不相邻的多个导电接点。例如，交错图案可具有沿x方向(例如列)但沿y方向(例如行)彼此不相邻的物体(例如接点、开口或柱)。
79.例如图7a及7b中所说明，多个导电接点235沿x方向彼此相邻且彼此成直线。然而，多个导电接点235沿y方向不彼此相邻。多个导电接点235沿x方向彼此成直线且多个导电接点235使行沿y方向交替(例如跳过)。尽管图7a及7b展示整个衬底104中导电接点235-a之间大致相同的间距，但根据本公开的实例不受限于此。例如，导电接点235-a之间的间距可在整个衬底104中变化。
80.图7b展示3d存储器阵列可包含多个存储元件材料465，其各自包括定位于至少一个字线板、至少一个矩形倾斜柱580及至少一个电介质材料318之间的硫属化物材料。
81.在一些实例中，取决于解码优化，柱580可耦合到定位于3d存储器阵列700的顶部、底部或顶部及底部两者(例如多个字线板下方或上方)处的多个选择器。为便于描述，本文中所使用的空间相对术语(其包含(但不限于)“顶部”、“底部”、“下”、“上”、“下面”、“下方”、“上方”等等)用于描述元件的彼此空间关系。此类空间相对术语涵盖装置的不同定向及图中所描绘及本文中所描述的特定定向。例如，如果翻转或倒转图中所描绘的结构，那么先前描述为位于其它元件下方或其它元件下面的部分将位于所述其它元件上方或所述其它元件上。
82.图8展示说明根据本公开的方面的支持三维存储器装置的架构及其相关方法的方法800的流程图。方法800的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件来执行所描述的功能的方面。
83.在805中，方法800可包含穿过第一电介质层、第一导电层及第二电介质层形成沟槽，沟槽暴露衬底且将第一导电层分成与第一字线驱动器相关联的第一部分及与第二字线驱动器相关联的第二部分。可根据本文中所描述的方法来执行操作805。
84.在810中，方法800可包含沉积接触沟槽的第一侧壁及第二侧壁的保形材料。可根据本文中所描述的方法来执行操作810。
85.在815中，方法800可包含通过蚀刻保形材料的一部分来在延伸穿过衬底的接点上形成开口。可根据本文中所描述的方法来执行操作815。
86.在820中，方法800可包含将经配置以存储信息的硫属化物材料沉积到开口中以与通过蚀刻所暴露的开口的侧壁及底壁接触。可根据本文中所描述的方法来执行操作820。
87.在一些实例中，本文中所描述的设备可执行方法，例如方法800。设备可包含特征、构件或指令(例如可由处理器执行的非暂时性计算机可读媒体存储指令)用于：穿过第一电介质层、第一导电层及第二电介质层形成沟槽，沟槽暴露衬底且将第一导电层分成与第一字线驱动器相关联的第一部分及与第二字线驱动器相关联的第二部分；沉积接触沟槽的第一侧壁及第二侧壁的保形材料；通过蚀刻保形材料的一部分来在延伸穿过衬底的接点上形成开口；及将经配置以存储信息的硫属化物材料沉积到开口中以与通过蚀刻所暴露的开口的侧壁及底壁接触。
88.本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令
用于将接触保形材料的电介质材料沉积于沟槽中，其中形成开口包含蚀刻电介质材料的一部分。本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于：形成延伸穿过衬底的一组接点，接点组可与一组数字线相关联；在衬底上形成第一电介质层；在第一电介质层上形成第一导电层，第一导电层配置为至少一个字线板；及在第一导电层上形成第二电介质层，其中形成沟槽可基于形成第二电介质层。
89.本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于蚀刻硫属化物材料的一部分以形成开口的连续侧壁及将接触开口的连续侧壁的势垒材料沉积到开口中。在本文中所描述的方法800及设备的一些实例中，硫属化物材料包含接触第一导电层的第一壁、接触第一电介质层的第二壁、接触第二电介质层的第三壁及接触势垒材料的第四壁。在本文中所描述的方法800及设备的一些实例中，势垒材料接触第一电介质层、第二电介质层及硫属化物材料的至少一部分。
90.本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于蚀刻势垒材料以暴露接点及将接触势垒材料及接点的导电材料沉积到开口中。本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于在第二电介质层及导电材料上形成第二电介质材料。
91.在本文中所描述的方法800及设备的一些实例中，导电材料可配置为数字线。在本文中所描述的方法800及设备的一些实例中，穿过第一电介质层形成沟槽可包含操作、特征、构件或指令用于执行垂直蚀刻工艺以垂直蚀刻沟槽及在垂直蚀刻工艺之后执行水平蚀刻工艺以在第一导电层中形成至少一个凹槽。在本文中所描述的方法800及设备的一些实例中，垂直蚀刻工艺包含各向异性蚀刻工艺或干式蚀刻工艺或其组合。在本文中所描述的方法800及设备的一些实例中，水平蚀刻工艺包含各向同性蚀刻工艺。
92.本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于在延伸穿过衬底的一组接点上形成一组开口及由势垒材料填充开口组。本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于形成暴露延伸穿过衬底的一组接点的至少一部分的沟槽。
93.在本文中所描述的方法800及设备的一些实例中，沟槽依蛇形形状延伸穿过第一导电层。在本文中所描述的方法800及设备的一些实例中，沟槽包含与第二侧壁间隔开的第一侧壁，其中由第一电介质层形成的第一侧壁的第一部分可与由第一电介质层形成的第二侧壁的第一部分间隔开第一距离，且由第一导电层形成的第一侧壁的第二部分可与由第一导电层形成的第二侧壁的第二部分间隔开大于第一距离的第二距离。
94.本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于使由第一导电层形成的沟槽的侧壁的部分可相对于由第一电介质层形成的沟槽的侧壁的部分凹进。在本文中所描述的方法800及设备的一些实例中，硫属化物材料包含用于自选择存储器单元的存储元件。
95.本文中所描述的方法800及设备的一些实例可进一步包含操作、特征、构件或指令用于：在第二电介质层上形成第二导电层，第二导电层配置为至少一个字线板；及在第二导电层上形成第三电介质层，其中形成沟槽可基于形成第三电介质层。在本文中所描述的方法800及设备的一些实例中，与第一导电层及第二导电层相关联的存储器单元阵列包含三维存储器单元阵列。
96.图9展示说明根据本公开的方面的支持三维存储器装置的架构及其相关方法的方法900的流程图。方法900的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件来执行所描述的功能的方面。
97.在905中，方法900可包含形成延伸穿过衬底的一组接点，接点组与一组数字线相关联。可根据本文中所描述的方法来执行操作905。
98.在910中，方法900可包含在衬底上形成第一电介质层。可根据本文中所描述的方法来执行操作910。
99.在915中，方法900可包含在第一电介质层上形成第一导电层，第一导电层配置为至少一个字线板。可根据本文中所描述的方法来执行操作915。
100.在920中，方法900可包含在第一导电层上形成第二电介质层，其中形成沟槽是基于形成第二电介质层。可根据本文中所描述的方法来执行操作920。
101.在925中，方法900可包含穿过第一电介质层、第一导电层及第二电介质层形成沟槽，沟槽暴露衬底且将第一导电层分成与第一字线驱动器相关联的第一部分及与第二字线驱动器相关联的第二部分。可根据本文中所描述的方法来执行操作925。
102.在930中，方法900可包含沉积接触沟槽的第一侧壁及第二侧壁的保形材料。可根据本文中所描述的方法来执行操作930。
103.在935中，方法900可包含通过蚀刻保形材料的一部分来在延伸穿过衬底的接点上形成开口。可根据本文中所描述的方法来执行操作935。
104.在940中，方法900可包含将经配置以存储信息的硫属化物材料沉积到开口中以与通过蚀刻所暴露的开口的侧壁及底壁接触。可根据本文中所描述的方法来执行操作940。
105.图10展示说明根据本公开的方面的支持三维存储器装置的架构及其相关方法的方法1000的流程图。方法1000的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件来执行所描述的功能的方面。
106.在1005中，方法1000可包含穿过第一电介质层、第一导电层及第二电介质层形成沟槽，沟槽暴露衬底且将第一导电层分成与第一字线驱动器相关联的第一部分及与第二字线驱动器相关联的第二部分。可根据本文中所描述的方法来执行操作1005。
107.在1010中，方法1000可包含沉积接触沟槽的第一侧壁及第二侧壁的保形材料。可根据本文中所描述的方法来执行操作1010。
108.在1015中，方法1000可包含通过蚀刻保形材料的一部分来在延伸穿过衬底的接点上形成开口。可根据本文中所描述的方法来执行操作1015。
109.在1020中，方法1000可包含将经配置以存储信息的硫属化物材料沉积到开口中以与通过蚀刻所暴露的开口的侧壁及底壁接触。可根据本文中所描述的方法来执行操作1020。
110.在1025中，方法1000可包含蚀刻硫属化物材料的一部分以形成开口的连续侧壁。可根据本文中所描述的方法来执行操作1025。
111.在1030中，方法1000可包含将接触开口的连续侧壁的势垒材料沉积到开口中。可根据本文中所描述的方法来执行操作1030。
112.图11展示说明根据本公开的方面的支持三维存储器装置的架构及其相关方法的方法1100的流程图。方法1100的操作可由制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行一组指令以控制制造系统的一或多个功能元件以执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件来执行所描述的功能的方面。
113.在1105中，方法1100可包含形成延伸穿过衬底的与一组数字线相关联的一组接点。可根据本文中所描述的方法来执行操作1105。
114.在1110中，方法1100可包含在衬底上形成第一电介质层。可根据本文中所描述的方法来执行操作1110。
115.在1115中，方法1100可包含在第一电介质层上形成第一导电层，第一导电层配置为至少一个字线板。可根据本文中所描述的方法来执行操作1115。
116.在1120中，方法1100可包含在第一导电层上形成第二电介质层。可根据本文中所描述的方法来执行操作1120。
117.在1125中，方法1100可包含穿过第一电介质层、第一导电层及第二电介质层形成至少一个沟槽，至少一个沟槽将第一导电层分成与第一字线驱动器相关联的第一部分及与第二字线驱动器相关联的第二部分。可根据本文中所描述的方法来执行操作1125。
118.在1130中，方法1100可包含沉积保形材料以接触沟槽组中的每一者的第一侧壁、第二侧壁及底壁。可根据本文中所描述的方法来执行操作1130。
119.在1135中，方法1100可包含通过蚀刻保形材料的一部分来在接点组的接点上的沟槽组中的每一者中形成圆形开口。可根据本文中所描述的方法来执行操作1135。
120.在1140中，方法1100可包含将接触沟槽组中的每一者中的第一侧壁、第二侧壁及底壁的表面的硫属化物材料沉积到圆形开口中，硫属化物材料经配置以存储信息。可根据本文中所描述的方法来执行操作1140。
121.在一些实例中，本文中所描述的设备可执行方法，例如方法1100。设备可包含特征、构件或指令(例如可由处理器执行的非暂时性计算机可读媒体存储指令)用于：形成延伸穿过衬底的与一组数字线相关联的一组接点；在衬底上形成第一电介质层；在第一电介质层上形成第一导电层，第一导电层配置为至少一个字线板；在第一导电层上形成第二电介质层；穿过第一电介质层、第一导电层及第二电介质层形成至少一个沟槽，至少一个沟槽将第一导电层分成与第一字线驱动器相关联的第一部分及与第二字线驱动器相关联的第二部分；沉积保形材料以接触沟槽组中的每一者的第一侧壁、第二侧壁及底壁；通过蚀刻保形材料的一部分来在接点组的接点上的沟槽组中的每一者中形成圆形开口；及将接触一组沟槽中的每一者中的第一侧壁、第二侧壁及底壁的表面的硫属化物材料沉积到圆形开口中，硫属化物材料经配置以存储信息。本文中所描述的方法1100及设备的一些实例可进一步包含操作、特征、构件或指令用于在呈六方图案的接点组上形成一组柱及耦合柱组与至少定位于设备的顶部及底部中的一者处的一组选择器。
122.应注意，上述方法描述可能实施方案，且可重新布置或以其它方式修改操作及步骤且其它实施方案是可能的。此外，可组合来自两个或更多个方法的部分。
123.描述一种设备。所述设备可包含：一组接点，其与一组数字线相关联且延伸穿过衬底；第二组字线板，其与第一组字线板分离；电介质材料，其定位于所述第一组字线板与所述第二组字线板之间，所述电介质材料依蛇形形状延伸于所述衬底上；一组柱，其形成于所述组接点上且与所述组接点耦合；及一组存储元件，其各自包含定位于由至少一个字线板、至少一个柱及至少一个电介质层形成的凹槽中的硫属化物材料。
124.所述设备的一些实例可包含保形材料，其延伸于第一组字线板的所述字线板之间的凹槽中的第一硫属化物材料与第二硫属化物材料之间且接触所述电介质材料。在一些实例中，所述保形材料可定位于所述第一组字线板的所述字线板与所述电介质材料之间。在一些实例中，所述组柱的柱进一步包含接触所述硫属化物材料的至少部分在势垒层及接触所述势垒层且配置为数字线的导电材料。在一些实例中，所述势垒层包含氧化铝。
125.一些实例可进一步包含所述第一组字线板中的至少一者且所述第二组字线板包含导电材料。在一些实例中，形成于所述组接点上的所述组柱中断依所述蛇形形状延伸于所述衬底上的所述电介质材料的连续性。在一些实例中，所述组接点可布置成交错图案。在一些实例中，所述组接点可布置成栅格。
126.描述一种设备。所述设备可包含：一组接点，其与一组数字线相关联，所述组接点延伸穿过衬底且布置成几何图案；电介质材料，其使一组字线板的第一组与所述组字线板的第二组分离；一组圆形柱，其形成于所述组接点上且布置成几何图案，所述组圆形柱的每一圆形柱与所述组接点的接点耦合；及一组存储元件，其各自包含定位于所述组字线板中的至少一者、至少一个圆形柱及至少一个电介质层之间的硫属化物材料。在一些实例中，所述组圆形柱可与定位于所述衬底下方或所述组字线板上方的一组选择器耦合。
127.描述一种设备。所述设备可包含：一组接点，其与一组数字线相关联，所述组接点延伸穿过衬底且布置成六方图案；第二字线板，其定位于与第一字线板相同的层级处且与所述第一字线板间隔开；电介质材料，其依蛇形形状延伸于所述衬底上且定位于所述第一字线板与所述第二字线板之间；一组矩形倾斜柱，其形成于所述组接点上且布置成六方图案，每一矩形倾斜柱与所述组接点的接点耦合；及一组存储元件，其包含定位于所述组字线板中的至少一者、至少一个矩形倾斜柱及至少一个电介质层之间的凹槽中的硫属化物材料。在一些实例中，所述组矩形倾斜柱可与定位于所述衬底下方或所述第一字线板上方的一组选择器耦合。
128.可使用各种不同工艺及技术中的任一者来表示本文中所描述的信息及信号。例如，以上描述中可涉及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应了解，信号可表示信号总线，其中总线可具有各种位宽度。
129.如本文中所使用，术语“虚拟接地”是指保持约零伏特(0v)的电压但不直接与接地耦合的电路的节点。因此，虚拟接地的电压可暂时波动而恢复到约0v呈稳态。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施虚拟接地。其它实施方案也可能。“虚拟接地”或“被虚拟接地”意味着连接到约0v。
130.术语“电子通信”、“导电接触”、“连接”及“耦合”可是指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电
路径，那么组件被视为彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，彼此电子通信(导电接触或连接或耦合)的组件之间的导电路径可为基于包含连接组件的装置的操作的开路或闭路。连接组件之间的导电路径可为组件之间的直接导电路径，或连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况中，可(例如)使用例如开关或晶体管的一或多个中间组件来短时间中断连接组件之间的信号流动。
131.术语“耦合”是指从其中信号当前无法通过导电路径来传送于组件之间的组件之间的开路关系移动到其中信号能够通过导电路径来传送于组件之间的组件之间的闭路关系的条件。当例如控制器的组件使其它组件耦合在一起时，组件引发允许信号通过先前不允许信号流动的导电路径来流动于其它组件之间的改变。
132.术语“隔离”是指其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。例如，由定位于组件之间的开关分离的两个组件在开关打开时彼此隔离。当控制器隔离两个组件时，控制器引起改变以防止信号使用先前允许信号流动的导电路径来流动于组件之间。
133.本文中所使用的术语“层”是指几何结构的阶层或片。每一层可具有三个维度(例如高度、宽度及深度)且可覆盖表面的至少一部分。例如，层可为其中两个维度大于第三维度的三维结构，例如薄膜。层可包含不同元件、组件及/或材料。在一些情况中，层可由两个或更多个子层构成。在一些附图中，为了说明而描绘三维层的两个维度。然而，所属领域的技术人员应认识到，层实际上是三维的。
134.如本文中所使用，术语“大体上”意味着经修饰特性(例如由术语“大体上”修饰的动词或形容词)无需为绝对的，而是足够接近实现特性的优点。
135.如本文中所使用，术语“电极”可是指电导体且在一些情况中可用作到存储器阵列的存储器单元或其它组件的电接点。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、导线、导电线、导电层或其类似者。
136.包含存储器阵列的本文中所论述的装置可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(soi)衬底(例如玻璃上硅(sog)或蓝宝石上硅(sop))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(其包含(但不限于)磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来执行掺杂。
137.本文中所论述的切换组件或晶体管可表示场效应晶体管(fet)且包括包含源极、漏极与栅极的三端子装置。端子可通过例如金属的导电材料来连接到其它电子元件。源极及漏极可导电且可包括重度掺杂(例如简并)半导体区域。源极及漏极可由轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是信号)，那么fet可称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可称为p型fet。沟道可由绝缘栅极氧化物覆盖。可通过将电压施加于栅极来控制沟道导电性。例如，将正电压或负电压分别施加于n型fet或p型fet可导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加于晶体管栅极时，晶体管可“切断”或“撤销激活”。
138.本文中结合附图所阐述的具体实施方式描述实例配置且不表示可被实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味着“充当实例、例子或说明”且非意味着“优选”或“优于其它实例”。具体实施方式包含具体细节来提供本公开的理解。然而，可在无这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示熟知结构及装置以免使所描述的实例的概念不清楚。
139.在附图中，类似组件或特征可具有相同元件符号。此外，可通过使元件符号后接短划线及区分类似组件的第二元件符号来区分相同类型的各种组件。如果本说明书中仅使用第一元件符号，那么不管第二元件符号如何，描述适用于具有相同第一元件符号的类似组件中的任一者。
140.可使用各种不同工艺及技术中的任一者来表示本文中所描述的信息及信号。例如，以上描述中可涉及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。
141.可使用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本公开所描述的各种说明性块及模块。通用处理器可为微处理器，但替代地，处理器可为任何处理器、控制器、微处理器或状态机。处理器也可实施为运算装置的组合(例如dsp及微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此配置)。
142.本文中所描述的功能可实施于硬件、由处理器执行的软件、固件或其任何组合中。如果实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案是在公开内容及所附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬联机或这些中的任一者的组合来实施上述功能。实施功能的特征也可物理定位于各种位置处，其包含经分布使得功能的部分实施于不同物理位置处。此外，如本文中(其包含在权利要求书中)所使用，项目列表(例如后接例如“...中的至少一者”或“...的一或多者”的短语的项目列表)中所使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一者的列表意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。此外，如本文中所使用，短语“基于...”不应被解释为参考条件闭集。例如，在不背离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a及条件b两者。换句话说，如本文中所使用，应以与短语“至少部分基于...”相同的方式解释短语“基于...”。
143.提供具体实施方式以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白本公开的各种修改，且本文中所界定的一般原理可在不背离本公开的范围的情况下应用于其它变型。因此，本公开不受限于本文中所描述的实例及设计，而是应被给予与本文中所公开的原理及新颖特征一致的最广范围。