显示装置及制造其的方法与流程

1.本公开的实施例涉及一种显示装置及制造其的方法。


背景技术：

2.近来，已经开发了使用具有可靠的无机晶体结构的材料制造超小型发光元件和使用发光元件制造发光器件的技术。例如，已经开发了制造各自具有与从纳米级到微米级的范围对应的小尺寸的多个超小型发光元件并且使用超小型发光元件形成包括显示装置的像素的各种发光器件的光源的技术。


技术实现要素：

3.技术问题
4.本公开的技术目的是提供一种包括发光元件的显示装置及制造其的方法。
5.技术方案
6.根据本公开的实施例的显示装置包括：像素，设置在显示区域中；第一线，连接到像素；以及第一控制线，设置在第一线附近。像素包括：第一电极和第二电极，彼此间隔开；至少一个中间电极，包括第一电极与第二电极之间的第一中间电极；多个发光元件，分别连接在第一电极、第二电极和至少一个中间电极之中的一对相邻的电极之间；以及第一开关元件，连接在第一中间电极与第一线之间，并且被配置为由施加到第一控制线的信号控制。
7.在实施例中，第一开关元件可以包括第一有源层，第一有源层与第一控制线叠置并且电连接在第一中间电极与第一线之间。
8.在实施例中，显示装置还可以包括与第一线间隔开的第二线。像素还可以包括：第二中间电极，设置在第一电极与第一中间电极之间；以及第二开关元件，连接在第二中间电极与第二线之间。
9.在实施例中，第二线可以设置在第一控制线附近。第二开关元件可以包括第二有源层，第二有源层与第一控制线叠置并且电连接在第二中间电极与第二线之间。
10.在实施例中，显示装置还可以包括设置在第二线附近的第二控制线。第二开关元件可以包括第二有源层，第二有源层与第二控制线部分叠置并且电连接在第二中间电极与第二线之间。
11.在实施例中，第一线和第一控制线可以被设置为与第一电极、第二电极和至少一个中间电极的第一端相邻。第二线和第二控制线可以被设置为与第一电极、第二电极和至少一个中间电极的第二端相邻。
12.在实施例中，显示装置还可以包括与第一线和第二线间隔开的第三线。像素还可以包括第三开关元件，第三开关元件连接在第一电极与第三线之间并且被配置为与第一开关元件同时导通。
13.在实施例中，显示装置还可以包括与第一线间隔开的第二线。像素还可以包括连接在第一电极与第二线之间的第二开关元件。
14.在实施例中，像素还可以包括第三开关元件，第三开关元件连接在第一电极与第二电极之间，并且被配置为与第一开关元件同时导通。
15.在实施例中，第一电极、至少一个中间电极和第二电极可以在像素的发射区域中在第一方向上连续地布置。
16.在实施例中，第一线和第一控制线可以被设置为与第一电极、至少一个中间电极和第二电极的第一端相邻，并且各自可以沿第一方向延伸并且共同连接到水平线的像素，像素设置在所述水平线上。
17.在实施例中，显示区域可以包括多条水平线，多条水平线各自包括多个像素。连接到任何一条水平线的像素的第一线和第一控制线可以被设置为与连接到后一水平线的像素的第一线和第一控制线相对，并且所述任何一条水平线的像素和所述后一水平线的像素置于连接到所述任何一条水平线的像素的第一线和第一控制线与连接到所述后一水平线的像素的第一线和第一控制线之间。
18.在实施例中，包括在所述任何一条水平线的像素中的第一开关元件和包括在所述后一水平线的像素中的第一开关元件可以具有彼此对称的形状。
19.在实施例中，包括在所述任何一条水平线的像素中的第一电极、第二电极和中间电极以及包括在所述后一水平线的像素中的第一电极、第二电极和中间电极可以具有彼此对称的形状。
20.在实施例中，第一电极和第二电极可以分别电连接到第一电源和第二电源。至少一个中间电极可以通过发光元件电连接在第一电极与第二电极之间。
21.在实施例中，像素还可以包括连接在第一电源与第一电极之间的像素电路。显示区域可以包括：电路层，像素电路的电路元件设置在电路层中；以及显示层，与电路层叠置，并且第一电极、第二电极、至少一个中间电极和发光元件设置在显示层中。
22.在实施例中，电路层还可以包括连接到第一电源的第一电力线、连接到第二电源的第二电力线、第一开关元件的有源层、第一线和第一控制线中的至少一个。
23.在实施例中，显示层还可以包括第一线和第一控制线中的至少一个。
24.在实施例中，像素还可以包括以下中的至少一者：多个堤图案，分别设置在第一电极、第二电极和至少一个中间电极之下；以及多个接触电极，分别设置在第一电极、第二电极和至少一个中间电极之上。
25.根据本公开的实施例的显示装置包括：多个电极和发光元件，设置在每个像素的发射区域中；开关元件，连接到多个电极中的任何一个电极；以及对准线，连接到开关元件。制造显示装置的方法包括以下步骤：形成开关元件、对准线和多个电极；将发光元件供应到发射区域；通过驱动开关元件并且将相应的对准信号供应到多个电极来使发光元件在多个电极之间对准；以及将发光元件电连接在多个电极之间。
26.有益效果
27.根据本公开的各种实施例，可以简化制造包括发光元件的显示装置的工艺。
附图说明
28.图1a和图1b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。
29.图2a和图2b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。
30.图3a和图3b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。
31.图4a和图4b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。
32.图5是示出根据本公开的实施例的显示装置的平面图。
33.图6a至图6g是各自示出根据本公开的实施例的像素的电路图。
34.图7a至图7f是各自示出根据本公开的实施例的像素的电路图，并且例如示出包括开关单元的像素的不同实施例。
35.图8a至图8c各自示出根据本公开的实施例的对准信号的示例。
36.图9a至图9d是各自示出根据本公开的实施例的像素的平面图。
37.图10是示出根据本公开的实施例的像素的平面图，并且例如示出图9a的像素的修改。
38.图11a至图11d是各自示出根据本公开的实施例的像素的剖视图，并且例如示出像素的与图10的线i-i’对应的剖面的不同实施例。
39.图12a和图12b是各自示出根据本公开的实施例的像素的剖视图，并且例如示出像素的与图10的线ii-ii’对应的剖面的不同实施例。
40.图13至图18是各自示出根据本公开的实施例的显示区域的平面图，并且例如示出与对准线和像素的相互布置结构有关的不同实施例。
具体实施方式
41.现在将详细参照本公开的各种实施例，本公开的具体示例在附图中示出并且在下面描述。然而，因为本公开的实施例可以以许多不同的形式进行各种修改，所以本公开不限于以下实施例，并且可以被修改为各种形式。
42.可以在附图中省略与本公开的特征不直接相关的一些元件以清楚地解释本公开。此外，附图中的一些元件的尺寸、比率等可以略微夸大。应注意的是，在整个附图中，相同的附图标记用于表示相同或相似的元件，并且将省略重复的说明。
43.将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。还将理解的是，术语“包括”、“包含”、“具有”等当在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。此外，当第一组件或第一部分设置在第二组件或第二部分上时，不仅第一组件或第一部分可以直接在第二组件或第二部分上，而且第三组件或第三部分也可以置于它们之间。此外，在以下描述中使用的术语“位置”、“方向”等以相对术语定义，并且应注意的是，它们可以根据视角或方向改变为相反的位置或方向。此外，只要在句子中没有具体提及，单数形式就可以包括复数形式。
44.图1a、图1b、图2a、图2b、图3a和图3b是各自示出根据本公开的实施例的发光元件ld的透视图和剖视图。尽管图1a至图3b示出圆柱形棒型发光元件ld，但是根据本公开的发光元件ld的类型和/或形状不限于此。
45.参照图1a和图1b，根据本公开的实施例的发光元件ld可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件ld可以包括在纵向方向(l)上连续堆叠的第一半导体层11、活性层12和第二半导体层13。
46.在实施例中，发光元件ld可以以沿一个方向延伸的棒的形式设置。如果发光元件ld延伸所沿的方向被定义为纵向方向(l)，则发光元件ld相对于纵向方向(l)可以具有第一端ep1和第二端ep2。第一端ep1和第二端ep2可以是包括相对于纵向方向(l)设置在发光元件ld的相对端处的表面的区域，并且可以是不仅包括相对端的表面而且还包括围绕该表面形成的预定区域的区域。
47.在实施例中，第一半导体层11和第二半导体层13中的一个可以设置在发光元件ld的第一端ep1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件ld的第二端ep2处。
48.在实施例中，发光元件ld可以是通过蚀刻方案等以棒的形式制造的棒型发光元件(也称为“棒型发光二极管”)。在本公开的实施例的描述中，术语“棒状”包括棒状形状和条状形状(诸如，沿纵向方向延伸(即，具有大于1的纵横比)的圆柱形形状和棱柱形形状)，并且其剖面形状不限于特定形状。例如，发光元件ld的长度l可以大于其直径d(或其剖面的宽度)。
49.在实施例中，发光元件ld可以具有范围从纳米级到微米级的小尺寸。例如，每个发光元件ld可以具有范围从纳米级到微米级的直径d(或宽度)和/或长度l。然而，在本公开中，发光元件ld的尺寸不限于此。例如，发光元件ld的尺寸可以根据各种装置(例如，采用使用发光元件ld的发光器件作为光源的显示装置)的设计条件以各种方式改变。
50.第一半导体层11可以由第一导电半导体层形成。例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，n型半导体层包括inalgan、gan、algan、ingan、aln和inn中的任何一种半导体材料，并且掺杂有第一导电掺杂剂(诸如，si、ge或sn)。然而，第一半导体层11的构成材料不限于此，并且第一半导体层11可以由各种其他材料形成。
51.活性层12可以设置在第一半导体层11上并且具有单量子阱或多量子阱(mqw)结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12之上和/或之下(或下方)。例如，包覆层可以由algan层或inalgan层形成。在实施例中，诸如algan或alingan的材料可以用于形成活性层12，并且各种其他材料可以用于形成活性层12。
52.第二半导体层13可以设置在活性层12上，并且由具有与第一半导体层11的类型不同的类型的第二导电半导体层形成。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，p型半导体层包括inalgan、gan、algan、ingan、aln和inn中的任何一种半导体材料，并且掺杂有第二导电掺杂剂(诸如，mg)。然而，用于形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其他材料形成。
53.在具有预定电压或更高电压的电压施加在发光元件ld的相对端(例如，第一端ep1和第二端ep2)之间的情况下，发光元件ld通过活性层12中的电子-空穴对的结合发射光。由于可以基于前述原理控制发光元件ld的发光，因此发光元件ld除了可以用作显示装置的像素的光源，还可以用作各种发光器件的光源。
54.在实施例中，发光元件ld还可以包括设置在发光元件ld的表面处的绝缘膜inf。绝缘膜inf可以形成在发光元件ld的表面处以包围至少活性层12的外周表面，并且还可以包围第一半导体层11和第二半导体层13的预定区域。这里，绝缘膜inf可以允许发光元件ld的
具有不同极性的相对端暴露于外部。例如，绝缘膜inf可以暴露相对于纵向方向(l)设置在发光元件ld的相应的相对端处的第一端ep1和第二端ep2(例如，如图1a和图1b中所示，可以暴露发光元件ld的与圆柱体的两个基侧对应的顶表面和底表面)，而不覆盖第一端ep1和第二端ep2。
55.在实施例中，绝缘膜inf可以包括二氧化硅(sio2)、氮化硅(si3n4)、氧化铝(al2o3)和二氧化钛(tio2)中的至少一种绝缘材料，但不限于此。换句话说，形成绝缘膜inf的材料不限于特定材料，并且绝缘膜inf可以由公知的各种绝缘材料形成。
56.在实施例中，发光元件ld除了可以包括第一半导体层11、活性层12、第二半导体层13和/或绝缘膜inf，还可以包括附加的其他组件。例如，发光元件ld还可以包括设置在第一半导体层11、活性层12和/或第二半导体层13的一端上的至少一个荧光层、至少一个活性层、至少一个半导体层和/或至少一个电极层。
57.例如，如图2a和图2b中所示，发光元件ld还可以包括设置在第二半导体层13的一端上的至少一个电极层14。例如，发光元件ld还可以包括设置在第一端ep1处的电极层14。
58.在实施例中，如图3a和图3b中所示，发光元件ld还可以包括设置在第一半导体层11的一端上的至少一个电极层15。例如，发光元件ld可以包括分别设置在第一端ep1和第二端ep2处的电极层14和15。
59.电极层14和15中的每个可以是被配置为将每个发光元件ld连接到其他电路元件、线和/或电极等的接触电极，但是本公开不限于此。在实施例中，电极层14和15中的每个可以包括金属或金属氧化物。例如，电极层14和15中的每个可以由铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)、它们的氧化物或合金以及/或者诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)或氧化铟锡锌(itzo)的透明电极材料单独或组合形成。在实施例中，电极层14和15可以是基本透明或半透明的。从而，从发光元件ld产生的光可以在穿过电极层14和15之后发射到外部。
60.绝缘膜inf可以至少部分地包围电极层14和15的外周表面，或者可以不包围其外周表面。换句话说，绝缘膜inf可以形成为选择性地覆盖电极层14和15的表面。此外，绝缘膜inf可以形成为暴露发光元件ld的具有不同导电类型(例如，分别为p型和n型)的相对端。例如，绝缘膜inf可以暴露发光元件ld的第一端ep1和第二端ep2处的电极层14和15的至少预定区域。可选地，在实施例中，绝缘膜inf可以不设置在发光元件ld中。
61.如果绝缘膜inf被设置为覆盖发光元件ld的表面(具体地，活性层12的外周表面)，则可以防止活性层12与未示出的至少一个电极(例如，像素的第一电极或第二电极)短路。因此，可以确保发光元件ld的电稳定性。在本公开的每个实施例的描述中，术语“连接(或结合)”可以全面地指物理连接(或结合)和/或电连接(或结合)。此外，术语“连接(或结合)”可以全面地指直接连接(或结合)或间接连接(或结合)以及一体连接(或结合)或非一体连接(或结合)。
62.此外，由于形成在发光元件ld的表面处的绝缘膜inf，可以使发光元件ld的表面上的缺陷的发生最小化，由此可以改善发光元件ld的寿命和效率。另外，如果绝缘膜inf形成在每个发光元件ld处，则即使在多个发光元件ld彼此相邻设置的情况下，也可以防止发光元件ld不期望地短路。
63.在本公开的实施例中，可以执行表面处理工艺以制造发光元件ld。例如，可以对每
个发光元件ld进行表面处理，使得在多个发光元件ld与流体溶液(或溶剂)混合并且然后供应到每个发射区域(例如，每个像素的发射区域)的情况下，发光元件ld可以均匀地分散而不是不均匀地聚集在溶液中。
64.在与此有关的非限制性实施例中，绝缘膜inf本身可以使用疏水材料由疏水膜形成，或者由疏水材料形成的附加疏水膜可以形成在绝缘膜inf上。在实施例中，疏水材料可以是含氟材料以表现出疏水性。在实施例中，疏水材料可以以自组装单层(sam)的形式涂覆到发光元件ld。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是市售的含氟材料(诸如，teflon
tm
或cytop
tm
或者对应的材料)。
65.上述发光元件ld可以用作包括显示装置的像素的不同类型的发光器件中的光源。例如，至少一个超小型发光元件ld(例如，各自具有范围从纳米级到微米级的尺寸的多个超小型发光元件ld)可以设置在用于形成显示装置的屏幕的显示面板的每个像素区域中，并且使用超小型发光元件ld形成对应的像素的光源(或光源单元)。此外，根据本公开的发光元件ld的应用领域不限于显示装置。例如，发光元件ld还可以用于需要光源的其他类型的装置(诸如，照明装置)。
66.图4a和图4b分别是示出根据本公开的实施例的发光元件ld的透视图和剖视图。根据实施例，图4a和图4b示出具有与图1a至图3b中所示的发光元件ld的结构不同的结构的发光元件ld，例如，具有核-壳结构的发光元件。换句话说，根据本公开的实施例的发光元件ld的类型、结构和/或形状可以以各种方式改变。在图4a和图4b的实施例的描述中，同样的附图标记用于表示与图1a至图3b的实施例的组件相似或相同(或对应)的组件，并且将省略其详细描述。
67.参照图4a和图4b，根据本公开的实施例的发光元件ld可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。在实施例中，第一半导体层11可以设置在发光元件ld的中心区域中，并且活性层12可以设置在第一半导体层11的表面上以包围第一半导体层11的至少一个区域。第二半导体层13可以设置在活性层12的表面上以包围活性层12的至少一个区域。
68.发光元件ld还可以选择性地包括被配置为包围第二半导体层13的至少一个区域的电极层14和/或设置在发光元件ld的最外表面处的绝缘膜inf。例如，发光元件ld还可以包括设置在第二半导体层13的表面上以包围第二半导体层13的至少一个区域的电极层14以及设置在电极层14的表面上以包围电极层14的至少一个区域的绝缘膜inf。
69.在实施例中，绝缘膜inf可以设置在发光元件ld的表面处，以覆盖第一半导体层11的外周表面的一部分和电极层14的外周表面。绝缘膜inf可以包括透明绝缘材料。
70.在实施例中，在形成绝缘膜inf以覆盖包括在发光元件ld中的电极层14的整个外周表面之后，可以部分地去除绝缘膜inf以暴露电极层14的用于与未示出的电极(例如，像素的第一电极)电连接的一个区域。
71.根据前述实施例的发光元件ld可以是通过生长方案等制造的核-壳发光元件(也称为“核-壳发光二极管”)。例如，发光元件ld可以具有包括在从中心到外围的方向上连续设置的第一半导体层11、活性层12、第二半导体层13、电极层14和绝缘膜inf的核-壳结构。在实施例中，发光元件ld可以不包括电极层14和绝缘膜inf中的至少一个。
72.在实施例中，发光元件ld可以具有沿一个方向延伸的多棱锥形状。例如，发光元件ld的至少一个区域可以具有六棱锥形状。然而，发光元件ld的形状可以以各种方式改变。
73.如果发光元件ld延伸所沿的方向被定义为纵向方向(l)，则发光元件ld相对于纵向方向(l)可以具有第一端ep1和第二端ep2。在实施例中，第一半导体层11和第二半导体层13中的一个(或被配置为包围第一半导体层11和第二半导体层13中的任何一个的电极层)设置在发光元件ld的第一端ep1处。第一半导体层11和第二半导体层13中的另一个(或被配置为包围第一半导体层11和第二半导体层13中的另一个的电极层)可以设置在发光元件ld的第二端ep2处。
74.在本公开的实施例中，发光元件ld可以是发光二极管并且具有超小型尺寸，发光二极管具有核-壳结构，并且第一端ep1以多棱锥形状(例如，六棱锥形状)突出。例如，发光元件ld可以具有与六棱锥和六棱柱的组合对应的形状以及范围从纳米级到微米级的小尺寸(例如，与纳米级或微米级对应的宽度w和/或长度l)。这里，发光元件ld的尺寸和形状可以根据采用发光元件ld作为光源的各种装置(例如，显示装置)的设计条件而改变。
75.在实施例中，第一半导体层11的相对端可以具有在发光元件ld的纵向方向(l)上突出的形状。第一半导体层11的相对端的突出形状可以彼此不同。例如，设置在上部位置处，第一半导体层11的相对端中的第一端可以具有棱锥形状(例如，六棱锥形状)，棱锥形状的宽度向上减小以会聚到一个顶点。此外，设置在下部位置处，第一半导体层11的相对端的第二端可以具有棱柱形状(例如，六棱柱形状)，棱柱形状具有恒定宽度，但是本公开不限于此。例如，在本公开的实施例中，第一半导体层11可以具有其宽度向下逐渐减小的多边形剖面或阶梯形剖面。第一半导体层11的相对端的形状可以根据实施例以各种方式改变。
76.第一半导体层11可以设置在发光元件ld的芯(即，发光元件ld的中心(或中间)部分)中。此外，发光元件ld可以具有与第一半导体层11的形状对应的形状。例如，如果第一半导体层11在其上部一端处具有六棱锥形状，则发光元件ld可以在其上部一端(例如，第一端ep1)处具有六棱锥形状。
77.活性层12可以以包围第一半导体层11的外周表面的形状设置和/或形成。例如，活性层12可以以包围第一半导体层11的除了第一半导体层11的相对于发光元件ld的纵向方向(l)的一端(例如，下部一端)之外的区域的形状设置和/或形成。
78.第二半导体层13可以以包围活性层12的外周表面的形状设置和/或形成，并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，在第一半导体层11包括n型半导体层的情况下，第二半导体层13可以包括p型半导体层。
79.在实施例中，发光元件ld还可以包括包围第二半导体层13的外周表面的电极层14。电极层14可以是电连接到第二半导体层13的接触电极，但是本公开不限于此。
80.如上所述，发光元件ld可以具有相对端向外突出的核-壳结构，并且可以包括设置在其中心部分中的第一半导体层11、包围第一半导体层11的活性层12和包围活性层12的第二半导体层13。此外，发光元件ld还可以选择性地包括包围第二半导体层13的电极层14。电极层14的一端可以设置在发光元件ld的第一端ep1处，并且第一半导体层11的一端可以设置在发光元件ld的第二端ep2处。
81.上述发光元件ld可以用作包括像素的不同类型的发光器件中的光源。例如，至少一个超小型发光元件ld(例如，各自具有范围从纳米级到微米级的尺寸的多个超小型发光
元件ld)可以设置在显示面板的每个像素区域中以使用超小型发光元件ld形成对应像素的光源(或光源单元)。
82.在实施例中，每个像素可以包括至少一个棒型发光元件ld或至少一个核-壳发光元件ld，或者包括棒型发光元件ld和核-壳发光元件ld的组合。在实施例中，每个像素可以包括具有与棒型发光元件ld或核-壳发光元件ld的类型和/或形状不同的类型和/或形状的其他发光元件。
83.图5是示出根据本公开的实施例的显示装置的平面图。在实施例中，图5示出作为可以使用图1a至图4b的实施例中描述的发光元件ld作为光源的电子装置的示例的显示装置，具体地，设置在显示装置中的显示面板pnl。例如，显示面板pnl的像素pxl中的每个可以具有至少一个发光元件ld。
84.为了说明的目的，图5简单地示出根据实施例的显示面板pnl的结构，聚焦于显示区域da。在一些实施例中，尽管未示出，但是还可以在显示面板pnl中设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
85.参照图5，根据本公开的实施例的显示面板pnl可以包括基体层bsl和设置在基体层bsl上的多个像素pxl。在实施例中，每个像素pxl可以是被配置为发射具有第一颜色(例如，红色)的光的第一颜色像素、被配置为发射具有第二颜色(例如，绿色)的光的第二颜色像素以及被配置为发射具有第三颜色(例如，蓝色)的光的第三颜色像素。像素pxl的类型和/或布置结构可以根据实施例以各种方式改变。
86.显示面板pnl和用于形成显示面板pnl的基体层bsl可以包括用于显示图像的显示区域da和除了显示区域da之外的非显示区域nda。像素pxl可以在基体层bsl上设置在显示区域da中。
87.在实施例中，显示区域da可以设置在显示面板pnl的中心区域中，并且非显示区域nda可以以包围显示区域da这样的方式设置在显示面板pnl的外围区域中。显示区域da和非显示区域nda的位置不限于此，并且其位置可以改变。显示区域da可以形成其上显示图像的屏幕。
88.基体层bsl可以形成显示面板pnl的基体。在实施例中，基体层bsl可以是刚性的或柔性的基底或膜，并且基体层bsl的材料或性质没有特别限制。例如，基体层bsl可以是由玻璃或强化玻璃制成的刚性基底、由塑料或金属形成的柔性基底(或薄膜)或者至少一个绝缘层，并且基体层bsl的材料和/或性质没有特别限制。
89.此外，基体层bsl可以是透明的，但是本公开不限于此。例如，基体层bsl可以是透明的、半透明的、不透明的或反射的基体。
90.基体层bsl上的一个区域可以被定义为其中设置有像素pxl的显示区域da，并且基体层bsl的另一区域可以被定义为非显示区域nda。例如，基体层bsl可以包括显示区域da和设置在显示区域da周围的非显示区域nda，显示区域da包括其中形成有相应的像素pxl的多个像素区域。连接到显示区域da的像素pxl的各种线和/或内部电路可以设置在非显示区域nda中。
91.多个像素pxl可以分散并设置在显示区域da中。例如，多个像素pxl可以以条纹或pentile(或称为“五瓦片”)布置方式等规则地布置在显示区域da中。像素pxl的布置结构不限于此，像素pxl可以以各种结构和/或方案布置在显示区域da中。
92.每个像素pxl可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，每个像素pxl可以包括根据图1a至图3b的实施例中的任何一个的至少一个发光元件ld(例如，通过蚀刻方案制造为具有与纳米级或微米级对应的小尺寸的至少一个超小型棒型发光元件ld)。在实施例中，每个像素pxl可以包括根据图4a和图4b的实施例的至少一个发光元件ld(例如，通过生长方案制造为具有与纳米级或微米级对应的小尺寸的至少一个超小型核-壳发光元件ld)。另外，可以使用不同类型的发光元件ld作为像素pxl的光源。
93.在实施例中，每个像素pxl可以由有源像素形成。然而，能够应用于根据本公开的显示装置的像素pxl的类型、结构和/或驱动方案没有特别限制。例如，每个像素pxl可以具有与用于具有各种已知结构和/或可以以各种已知驱动方案操作的无源或有源发光显示装置的像素的结构相同的结构。
94.图6a至图6g是各自示出根据本公开的实施例的像素pxl的电路图。例如，图6a至图6g示出可以应用于有源显示装置的像素pxl的不同实施例。然而，可以应用本公开的实施例的像素pxl和显示装置的类型不限于此。在实施例中，图6a至图6g中所示的每个像素pxl可以是设置在图5的显示面板pnl中的像素pxl中的任何一个。像素pxl可以具有基本相同或相似的结构。
95.参照图6a，根据本公开的实施例的像素pxl可以包括被配置为产生具有与数据信号对应的亮度的光的光源单元lsu。像素pxl还可以选择性地包括被配置为驱动光源单元lsu的像素电路pxc。
96.在实施例中，光源单元lsu可以包括连接在第一电源(或第一电力供应)vdd与第二电源(或第二电力供应)vss之间的至少一个发光元件ld(例如，多个发光元件ld)。例如，光源单元lsu可以包括经由像素电路pxc和第一电力线pl1连接到第一电源vdd的第一电极et1(也称为“第一像素电极”)、通过第二电力线pl2连接到第二电源vss的第二电极et2以及在第一电极et1与第二电极et2之间以同一方向彼此并联连接的多个发光元件ld。在实施例中，第一电极et1可以是阳极电极，并且第二电极et2可以是阴极电极。
97.在实施例中，发光元件ld中的每个可以包括通过第一电极et1和/或像素电路pxc连接到第一电源vdd的第一端(例如，p型端)以及通过第二电极et2连接到第二电源vss的第二端(例如，n型端)。在实施例中，发光元件ld可以以正向方向并联连接在第一电极et1与第二电极et2之间。如此，在第一电源vdd与第二电源vss之间以正向方向连接的发光元件ld中的每个可以形成有效光源。一组有效光源可以形成像素pxl的光源单元lsu。
98.在实施例中，第一电源vdd和第二电源vss可以具有不同的电位，以使发光元件ld能够发射光。例如，第一电源vdd可以被设定为高电位电源，并且第二电源vss可以被设定为低电位电源。这里，至少在像素pxl的发射时段期间，第一电源vdd与第二电源vss之间的电位差可以被设定为发光元件ld的阈值电压或更大电压。
99.在实施例中，形成每个光源单元lsu的发光元件ld的一端(例如，第一端)可以通过光源单元lsu的一个电极(例如，每个像素pxl的第一电极et1(也称为“第一像素电极”或“第一对准电极”))共同连接到像素电路pxc，并且通过像素电路pxc和第一电力线pl1连接到第一电源vdd。发光元件ld的另一端(例如，第二端)可以通过光源单元lsu的另一电极(例如，每个像素pxl的第二电极et2(也称为“第二像素电极”或“第二对准电极”))和第二电力线
pl2共同连接到第二电源vss。
100.光源单元lsu的发光元件ld可以发射具有与通过像素电路pxc供应到其的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路pxc可以将与对应的帧的数据的灰度值对应的驱动电流供应到光源单元lsu。供应到光源单元lsu的驱动电流可以被分成流到以正向方向连接的发光元件ld的部分。因此，发光元件ld中的每个可以发射具有与施加到其的电流对应的亮度的光，使得光源单元lsu可以发射具有与驱动电流对应的亮度的光。
101.在实施例中，光源单元lsu除了包括形成每个有效光源的发光元件ld，还可以包括至少一个无效光源。例如，至少一个反向发光元件ldrv还可以连接在光源单元lsu的第一电极et1与第二电极et2之间。
102.每个反向发光元件ldrv可以与形成有效光源的发光元件ld一起在第一电极et1与第二电极et2之间彼此并联连接，并且可以以与发光元件ld的方向相反的方向连接在第一电极et1与第二电极et2之间。例如，反向发光元件ldrv的第二端(例如，n型端)可以经由第一电极et1和像素电路pxc连接到第一电源vdd。反向发光元件ldrv的第一端(例如，p型端)可以经由第二电极et2连接到第二电源vss。即使在第一电极et1与第二电极et2之间施加预定驱动电压(例如，正向方向的驱动电压)的情况下，反向发光元件ldrv也保持停用。因此，电流基本不流过反向发光元件ldrv。
103.像素电路pxc可以连接到对应的像素pxl的扫描线si和数据线dj。例如，如果像素pxl设置在显示区域da的第i(i是自然数)水平线(行)第j(j是自然数)竖直线(列)上，则像素pxl的像素电路pxc可以连接到显示区域da的第i扫描线si和第j数据线dj。在实施例中，像素电路pxc可以包括第一晶体管t1和第二晶体管t2以及存储电容器cst。
104.第一晶体管t1(也称为“像素pxl的驱动晶体管”)连接在第一电源vdd与光源单元lsu之间。第一晶体管t1的栅电极连接到第一节点n1。第一晶体管t1可以响应于第一节点n1的电压来控制要供应到光源单元lsu的驱动电流。
105.第二晶体管t2可以连接在数据线dj与第一节点n1之间。第二晶体管t2的栅电极连接到扫描线si。在从扫描线si供应具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管t2可以被导通以将第一节点n1电连接到数据线dj。
106.在每个帧周期期间，对应的帧的数据信号dsj被供应到数据线dj，并且数据信号dsj通过在其中供应具有栅极导通电压的扫描信号ssi的时段期间导通的第二晶体管t2被传输到第一节点n1。从而，与数据信号dsj对应的电压被充入到存储电容器cst。
107.存储电容器cst的一个电极连接到第一电源vdd，并且存储电容器cst的另一电极连接到第一节点n1。在每个帧周期期间，可以用与要供应到第一节点n1的数据信号dsj对应的电压对存储电容器cst进行充电。
108.尽管在图6a中，包括在像素电路pxc中的晶体管(例如，第一晶体管t1和第二晶体管t2)已经被示出为由p型晶体管形成，但是本公开不限于此。换句话说，第一晶体管t1和第二晶体管t2中的至少一个可以改变为n型晶体管。
109.例如，如图6b中所示，第一晶体管t1和第二晶体管t2两者可以由n型晶体管形成。在这种情况下，用于将在每个帧周期中供应到数据线dj的数据信号dsj写入像素pxl的扫描信号ssi的栅极导通电压可以是高电平电压(也称为“栅极高电压”)。同样地，用于使第一晶体管t1导通的数据信号dsj的电压可以是具有与图6a的实施例的电平相反的电平的电压。
例如，在图6b的实施例中，当要表现的灰度值增大时，可以供应具有更高电压的数据信号dsj。在实施例中，第一晶体管t1和第二晶体管t2可是不同的导电晶体管。例如，第一晶体管t1和第二晶体管t2中的一个可以是p型晶体管，并且另一个可以是n型晶体管。
110.在实施例中，可以改变像素电路pxc与光源单元lsu之间的互连位置。例如，如图6b中所示，在形成像素电路pxc的第一晶体管t1和第二晶体管t2两者是n型晶体管的情况下，像素电路pxc可以连接在光源单元lsu与第二电源vss之间，并且存储电容器cst可以连接在第一节点n1与第二电源vss之间。然而，本公开不限于此。例如，在实施例中，即使在像素电路pxc由n型晶体管形成的情况下，像素电路pxc也可以连接在第一电源vdd与光源单元lsu之间。同样地，即使在像素电路pxc由n型晶体管形成的情况下，存储电容器cst也可以连接在第一节点n1与光源单元lsu之间。
111.除了一些电路元件的连接位置和控制信号(例如，扫描信号ssi和数据信号dsj)的电压电平根据第一晶体管t1和第二晶体管t2的类型的变化而变化之外，图6b中示出的像素pxl在配置和操作上与图6a的像素pxl基本相似。因此，将省略对图6b的像素pxl的详细描述。
112.像素电路pxc的结构不限于图6a和图6b中示出的实施例。例如，像素电路pxc的配置可以与图6c和图6d中示出的实施例的配置相似。换句话说，像素电路pxc可以由公知的像素电路形成，公知的像素电路可以具有各种结构和/或通过各种驱动方案操作。
113.参照图6c，像素电路pxc还可以连接到感测控制线scli和感测线slj。例如，设置在显示区域da的第i水平线第j竖直线上的像素pxl的像素电路pxc可以连接到显示区域da的第i感测控制线scli和第j感测线slj。像素电路pxc还可以包括第三晶体管t3。在实施例中，可以省略感测线slj，并且可以通过经由数据线dj检测感测信号senj来检测像素pxl的特性。在这种情况下，第三晶体管t3可以连接到数据线dj。
114.第三晶体管t3连接在第一晶体管t1与感测线slj之间。例如，第三晶体管t3的第一电极可以连接到第一晶体管t1的与第一电极et1连接的一个电极(例如，源电极)，并且第三晶体管t3的第二电极可以连接到感测线slj。在省略感测线slj的情况下，第三晶体管t3的第二电极可以连接到数据线dj。
115.在实施例中，第三晶体管t3的栅电极连接到感测控制线scli。在省略感测控制线scli的情况下，第三晶体管t3的栅电极可以连接到扫描线si。在预定的感测时段期间，第三晶体管t3可以通过具有供应到感测控制线scli的栅极导通电压(例如，高电平电压)的感测控制信号scsi导通，从而将感测线slj与第一晶体管t1电连接。
116.在实施例中，感测时段可以是其中提取设置在显示区域da中的像素pxl中的每个的特性(例如，第一晶体管t1的阈值电压等)的时段。在感测时段期间，可以通过经由数据线dj和第二晶体管t2将能够使第一晶体管t1导通的预定参考电压供应到第一节点n1，或者将每个像素pxl连接到电流源等来使第一晶体管t1导通。此外，可以通过将具有栅极导通电压的感测控制信号scsi供应到第三晶体管t3来使第三晶体管t3导通，使得第一晶体管t1可以连接到感测线slj。此后，可以通过感测线slj获得感测信号senj，并且可以使用感测信号senj检测每个像素pxl的包括第一晶体管t1的阈值电压等的特性。关于每个像素pxl的特性的信息可以用于转换图像数据，使得可以补偿设置在显示区域da中的像素pxl之间的特性的偏差。
117.尽管图6c示出第一晶体管t1、第二晶体管t2和第三晶体管t3中的全部是n型晶体管的实施例，但是本公开不限于此。例如，第一晶体管t1、第二晶体管t2和第三晶体管t3中的至少一个可以改变为p型晶体管。此外，尽管图6c示出其中光源单元lsu连接在像素电路pxc与第二电源vss之间的实施例，但是本公开不限于此。例如，在实施例中，光源单元lsu可以连接在第一电源vdd与像素电路pxc之间。
118.参照图6d，像素电路pxc不仅可以连接到对应的水平线的扫描线si，而且可以连接到至少一条其他扫描线(或控制线)。例如，设置在显示区域da的第i水平线上的像素pxl的像素电路pxc还可以连接到第i-1扫描线si-1和/或第i+1扫描线si+1。在实施例中，像素电路pxc不仅可以连接到第一电源vdd和第二电源vss，而且可以连接到第三电源。例如，像素电路pxc还可以连接到初始化电源vint。在实施例中，像素电路pxc可以包括第一晶体管t1至第七晶体管t7和存储电容器cst。
119.第一晶体管t1可以连接在第一电源vdd与光源单元lsu之间。例如，第一晶体管t1的第一电极(例如，源电极)可以通过第五晶体管t5和第一电力线pl1连接到第一电源vdd，并且第一晶体管t1的第二电极(例如，漏电极)可以经由第六晶体管t6连接到光源单元lsu的第一电极(例如，对应像素pxl的第一像素电极)。第一晶体管t1的栅电极连接到第一节点n1。第一晶体管t1可以响应于第一节点n1的电压来控制要供应到光源单元lsu的驱动电流。
120.第二晶体管t2连接在数据线dj与第一晶体管t1的第一电极(例如，源电极)之间。第二晶体管t2的栅电极连接到对应的扫描线si。在从扫描线si供应具有栅极导通电压的扫描信号ssi的情况下，第二晶体管t2可以被导通以将数据线dj电连接到第一晶体管t1的第一电极。因此，如果第二晶体管t2导通，则从数据线dj供应的数据信号dsj可以传输到第一晶体管t1。
121.第三晶体管t3可以连接在第一晶体管t1的第二电极(例如，漏电极)与第一节点n1之间。第三晶体管t3的栅电极连接到对应的扫描线si。在从扫描线si供应具有栅极导通电压的扫描信号ssi的情况下，第三晶体管t3可以被导通从而以二极管形式连接第一晶体管t1。
122.第四晶体管t4连接在第一节点n1与初始化电源vint之间。第四晶体管t4的栅电极连接到前一扫描线(例如，第i-1扫描线si-1)。在具有栅极导通电压的扫描信号ssi-1供应到第i-1扫描线si-1的情况下，第四晶体管t4可以被导通，使得初始化电源vint的电压可以传输到第一节点n1。在实施例中，在第一晶体管t1是p型晶体管的情况下，用于对第一晶体管t1的栅极电压进行初始化的初始化电源vint的电压可以是数据信号dsj的最低电压或更小电压。
123.第五晶体管t5连接在第一电源vdd与第一晶体管t1之间。第五晶体管t5的栅电极连接到对应的发射控制线(例如，第i发射控制线ei)。第五晶体管t5可以在具有栅极截止电压(例如，高电平电压)的发射控制信号esi被供应到发射控制线ei的情况下被截止，并且可以在其他情况下被导通。
124.第六晶体管t6连接在第一晶体管t1与光源单元lsu之间。第六晶体管t6的栅电极连接到对应的发射控制线(例如，第i发射控制线ei)。第六晶体管t6在具有栅极截止电压的发射控制信号esi被供应到发射控制线ei的情况下被截止，并且在其他情况下被导通。
125.第七晶体管t7连接在光源单元lsu的第一电极(例如，对应的像素pxl的第一像素
电极et1)与初始化电源vint之间。第七晶体管t7的栅电极连接到用于选择后一水平线的像素pxl的扫描线(例如，第i+1扫描线si+1)。在具有栅极导通电压的扫描信号ssi+1被供应到第i+1扫描线si+1的情况下，第七晶体管t7被导通，使得初始化电源vint的电压可以被供应到光源单元lsu的第一电极(例如，第一像素电极et1)。在这种情况下，在其中初始化电源vint的电压传输到光源单元lsu的每个初始化时段期间，光源单元lsu的第一电极的电压可以被初始化。
126.用于控制第七晶体管t7的操作的控制信号可以以各种方式改变。例如，在实施例中，第七晶体管t7的栅电极可以连接到对应的水平线的扫描线(即，第i扫描线si)。在这种情况下，在具有栅极导通电压的扫描信号ssi被供应到第i扫描线si的情况下，第七晶体管t7可以被导通，使得初始化电源vint的电压可以被供应到光源单元lsu的第一电极。
127.存储电容器cst连接在第一电源vdd与第一节点n1之间。存储电容器cst可以存储与在每个帧周期期间施加到第一节点n1的数据信号dsj和第一晶体管t1的阈值电压两者对应的电压。
128.尽管在图6d中，包括在像素电路pxc中的晶体管(例如，第一晶体管t1至第七晶体管t7)中的全部已经被示出为由p型晶体管形成，但是本公开不限于此。例如，第一晶体管t1至第七晶体管t7中的至少一个可以改变为n型晶体管。
129.尽管图6a至图6d示出其中构成每个光源单元lsu的所有有效光源(即，发光元件ld)彼此并联连接的实施例，但是本公开不限于此。例如，在本公开的实施例中，如图6e至图6g中所示，每个像素pxl的光源单元lsu可以被配置为包括至少两级串联结构。在图6e至图6g的实施例的以下描述中，将省略与图6a至图6d的实施例的组件(例如，像素电路pxc)相似或相同的组件的详细说明。
130.参照图6e，光源单元lsu可以包括彼此串联连接的至少两个发光元件。例如，光源单元lsu可以包括第一发光元件ld1、第二发光元件ld2和第三发光元件ld3，第一发光元件ld1、第二发光元件ld2和第三发光元件ld3在第一电源vdd与第二电源vss之间以正向方向串联连接，从而形成每个有效光源。在下文中，在表示第一发光元件ld1、第二发光元件ld2和第三发光元件ld3之中的特定发光元件的情况下，对应的发光元件将被称为“第一发光元件ld1”、“第二发光元件ld2”或“第三发光元件ld3”。术语“发光元件ld”或“多个发光元件ld”将用于任意表示第一发光元件ld1、第二发光元件ld2和第三发光元件ld3中的至少一个发光元件，或者共同地表示第一发光元件ld1、第二发光元件ld2和第三发光元件ld3。
131.第一发光元件ld1的第一端(例如，p型端)可以经由光源单元lsu的第一电极(即，第一像素电极)et1等连接到第一电源vdd。第一发光元件ld1的第二端(例如，n型端)可以通过第三电极(也称为“第三像素电极”)et3连接到第二发光元件ld2的第一端(例如，p型端)。第二发光元件ld2的第一端可以连接到第一发光元件ld1的第二端。第二发光元件ld2的第二端(例如，n型端)可以通过第四电极(也称为“第四像素电极”)et4连接到第三发光元件ld3的第一端(例如，p型端)。第三电极et3和第四电极et4中的每个可以形成连接在两个连续串联级之间的每个中间电极。第三发光元件ld3的第一端可以连接到第二发光元件ld2的第二端。第三发光元件ld3的第二端(例如，n型端)可以通过光源单元lsu的第二电极(即，第二像素电极)et2等连接到第二电源vss。以此方式，第一发光元件ld1、第二发光元件ld2和第三发光元件ld3可以在光源单元lsu的第一电极et1与第二电极et2之间连续地串联连接。
132.尽管在图6e中示出发光元件ld被连接为具有三级串联结构的实施例，但是本公开不限于此。例如，在本公开的实施例中，两个发光元件ld可以被连接为具有两级串联结构，或者四个或更多个发光元件ld可以被连接为具有四级或更多级串联结构。
133.在假设使用具有相同条件(例如，相同的尺寸和/或数量)的发光元件ld表现相同的亮度的情况下，在具有其中发光元件ld串联连接的结构的光源单元lsu中，与具有其中发光元件ld并联连接的结构的光源单元lsu相比，要施加在第一电极et1与第二电极et2之间的电压可以增大，并且流到光源单元lsu的驱动电流的量可以减小。因此，在每个像素pxl的光源单元lsu使用串联结构形成的情况下，流过显示面板pnl的面板电流可以减小。
134.在实施例中，至少一个串联级可以包括彼此并联连接的多个发光元件ld。在这种情况下，光源单元lsu可以由串联/并联组合结构形成。例如，光源单元lsu可以如图6f至图6g的实施例中所示地配置。
135.参照图6f，形成光源单元lsu的至少一个串联级可以包括以正向方向彼此并联连接的多个发光元件ld。例如，光源单元lsu可以包括设置在第一串联级(也称为“第一级”或“第一行”)中的至少一个第一发光元件ld1、设置在第一串联级后面的第二串联级(也称为“第二级”或“第二行”)中的至少一个第二发光元件ld2以及设置在第二串联级后面的第三串联级(也称为“第三级”或“第三行”)中的至少一个第三发光元件ld3。第一串联级、第二串联级和第三串联级中的至少一个可以包括以正向方向连接的多个发光元件ld。
136.尽管在图6f中已经示出由设置在三个串联级中的发光元件ld形成的光源单元lsu，但是本公开不限于此。例如，如图6g中所示，光源单元lsu可以包括设置在仅两个串联级(即，第一串联级和第二串联级)中的多个发光元件ld。例如，光源单元lsu可以包括至少一个第一发光元件ld1和至少一个第二发光元件ld2，至少一个第一发光元件ld1设置在第一串联级中并且包括分别连接到第一电极et1和中间电极iet的第一端和第二端，至少一个第二发光元件ld2设置在第二串联级中并且包括分别连接到中间电极iet和第二电极et2的第一端和第二端。第一串联级和第二串联级中的至少一个可以包括以正向方向连接的多个发光元件ld。
137.另外，形成光源单元lsu的串联级的数量可以以各种方式改变。例如，光源单元lsu可以包括以四个或更多个串联级分布的多个发光元件ld。此外，在每个串联级中以正向方向连接的发光元件ld的数量可以以各种方式改变。在实施例中，包括在设置在显示区域(图5的da)中的像素pxl中的发光元件ld的数量可以彼此相同或相似。例如，在将发光元件ld供应到每个像素pxl的步骤，发光元件ld可以以这样的方式对准：包括发光元件ld的发光元件墨(也称为“发光元件溶液”)被控制为均匀地施加到每个像素pxl的发射区域，并且均匀的电场被控制为施加到每个像素pxl。以这种方式，发光元件ld可以相对均匀地供应到每个像素pxl并在每个像素pxl中对准。
138.在实施例中，如图6f和图6g中所示，每个像素pxl还可以包括设置在至少一个串联级中的至少一个反向发光元件ldrv。例如，多个串联级中的至少一个还可以包括以与发光元件ld的方向相反的方向连接的至少一个反向发光元件ldrv。
139.即使在反向发光元件ldrv连接到至少一个串联级的情况下，如果设置了以正向方向连接到串联级的至少一个有效光源(例如，第一发光元件ld1、第二发光元件ld2和/或第三发光元件ld3)，则像素pxl的驱动电流也可以经由串联级连续地流动。因此，光源单元lsu
可以以与驱动电流对应的亮度发射光。
140.如前述实施例中所述，每个光源单元lsu可以包括多个发光元件ld，多个发光元件ld以正向方向连接在第一电源vdd与第二电源vss之间并且形成相应的有效光源。此外，发光元件ld之间的连接结构可以根据实施例以各种方式改变。例如，发光元件ld可以仅彼此串联或并联地连接，或者以串联/并联组合结构连接。
141.如上所述，像素pxl可以包括可以具有各种结构的像素电路pxc和/或光源单元lsu。可以应用于本公开的像素pxl的结构不限于图6a至图6g中示出的实施例，并且每个像素pxl可以具有各种公知的结构。例如，每个像素电路pxc可以由公知的像素电路形成，公知的像素电路可以具有各种结构和/或以各种驱动方式操作。在本公开的实施例中，每个像素pxl可以被配置在无源发光显示装置等中。在这种情况下，可以省略像素电路pxc，并且光源单元lsu的第一电极et1和第二电极et2中的每个可以直接连接到扫描线si、数据线dj、第一电力线pl1、第二电力线pl2或者其他信号线或电力线等。
142.图7a至图7f是各自示出根据本公开的实施例的像素pxl的电路图，并且例如示出包括开关单元swu的像素pxl的不同实施例。为了说明的目的，在图7a至图7d中，将省略可以以各种形状实现为可以选择性地设置在每个像素pxl中的元件的像素电路pxc的详细结构的图示。此外，图7e和图7f示出根据实施例的像素电路pxc(例如，如图6d的实施例中所示，包括连接到诸如初始化电源vint的第三电源的第七晶体管t7的像素电路pxc)，在实施例中，设置在像素电路pxc中的一些电路元件可以用于对准信号的施加。在图7a至图7f的实施例的描述中，同样的附图标记将用于表示与先前实施例的组件相似或相同的组件，并且将省略其详细说明。
143.在本公开的实施例的描述中，开关单元swu将被描述为包括在每个像素pxl中，但是本公开不限于此。例如，开关单元swu可以连接到每个像素pxl，并且可以被视为设置在像素pxl的外围上的单独组件。
144.参照图5至图7a，根据本公开的实施例的像素pxl还可以包括光源单元lsu和连接到光源单元lsu的开关单元swu。此外，像素pxl还可以选择性地包括连接在光源单元lsu与第一电源vdd(或第二电源vss)之间的像素电路pxc。
145.像素电路pxc可以连接在光源单元lsu的第一电极et1与第一电力线pl1之间。像素电路pxc的位置可以根据实施例以各种方式改变。例如，在实施例中，像素电路pxc可以连接在光源单元lsu的第二电极et2与第二电力线pl2之间。像素电路pxc可以在每个帧周期期间将与数据信号dsj对应的驱动电流供应到光源单元lsu。在其中供应与黑色灰度对应的数据信号dsj的帧周期期间，像素电路pxc可以不将驱动电流供应到光源单元lsu。
146.在实施例中，像素电路pxc可以是包括p型晶体管的p型像素电路。然而，本公开不限于此。例如，在实施例中，像素电路pxc可以由n型晶体管形成，或者像素电路pxc可以包括至少一个p型晶体管和至少一个n型晶体管的组合。
147.光源单元lsu可以包括设置在至少两个串联级中的多个发光元件ld以及被提供为形成至少两个串联级的至少三个电极。例如，在光源单元lsu由三级串联结构或串联/并联组合结构形成的情况下，光源单元lsu可以包括第一电极et1至第四电极et4以及连接在第一电极et1至第四电极et4之间的第一发光元件ld1、第二发光元件ld2和第三发光元件ld3。
148.开关单元swu可以包括连接到设置在光源单元lsu中的至少一个电极的至少一个
开关元件。例如，开关单元swu可以包括连接到第四电极et4(也称为“第一中间电极iet1”)的第一开关元件st1、连接到第三电极et3(也称为“第二中间电极iet2”)的第二开关元件st2以及连接到第一电极et1的第三开关元件st3。在实施例中，第一开关元件st1、第二开关元件st2和第三开关元件st3可以由相同的信号驱动。例如，第一开关元件st1、第二开关元件st2和第三开关元件st3可以通过相同的开关控制信号sws被同时导通/截止。在实施例中，第一开关元件st1、第二开关元件st2和第三开关元件st3中的至少一个可以由不同的信号驱动。
149.在下文中，在表示第一开关元件st1、第二开关元件st2和第三开关元件st3之中的特定开关元件的情况下，对应的开关元件将被称为“第一开关元件st1”、“第二开关元件st2”或“第三开关元件st3”。术语“开关元件st”或“多个开关元件st”将用于任意表示第一开关元件st1、第二开关元件st2和第三开关元件st3中的至少一个开关元件，或者共同地表示第一开关元件st1、第二开关元件st2和第三开关元件st3。
150.在实施例中，在制造显示装置的工艺期间，在使每个像素pxl的光源单元lsu中的发光元件ld对准的步骤(下文中，称为“对准步骤”)，开关元件st可以同时被导通并用于将预定对准信号供应到每个电极。例如，在对准步骤，可以通过第二电力线pl2将第一对准信号as1供应到第二电极et2，或者可以将第二电源vss的电压传输到第二电极et2，使得第二电源vss的电压可以用作第一对准信号as1。此外，可以通过经由第一控制线cli1向其供应具有栅极导通电压的开关控制信号sws来导通开关元件st，使得第二对准信号as2、第三对准信号as3和第四对准信号as4可以通过开关元件st分别供应到第四电极et4、第三电极et3和第一电极et1。第一对准信号as1至第四对准信号as4可以是具有能够在形成每个串联级的一对电极之间使发光元件ld对准的电压差和/或相位差的信号。第一对准信号as1至第四对准信号as4中的至少一些可以是交流信号，但是本公开不限于此。
151.在实际使用显示装置的情况下，可以将预定偏置电力供应到开关元件st，使得开关元件st可以保持截止。例如，在显示装置被实际驱动的情况下，可以将第一偏置电压vb1和第二偏置电压vb2分别供应到开关元件st的预定电极和栅电极，使得可以控制开关元件st保持截止。然而，本公开不限于此。例如，即使在制造和/或实际使用显示装置之后，也可以根据需要通过选择性地驱动开关元件st将预定信号供应到光源单元lsu的每个电极。在显示装置被实际驱动的情况下，第二电源vss的预定电压可以被供应到第二电力线pl2。在实施例中，第二电源vss可以是低电位像素电源。
152.第一开关元件st1可以连接在第四电极et4与第一线li1之间，并且由施加到第一控制线cli1的开关控制信号sws驱动。在实施例中，第一开关元件st1可以是晶体管。第一开关元件st1的栅电极可以连接到第一控制线cli1。例如，在具有栅极导通电压(例如，低电平电压)的开关控制信号sws被供应到第一控制线cli1的情况下，第一开关元件st1可以被导通，使得通过第一线li1供应的第二对准信号as2可以被传输到第四电极et4。
153.第二开关元件st2可以连接在第三电极et3与第二线li2之间，并且由施加到第一控制线cli1的开关控制信号sws驱动。在实施例中，第二开关元件st2可以是晶体管。第二开关元件st2的栅电极可以连接到第一控制线cli1。例如，在具有栅极导通电压的开关控制信号sws被供应到第一控制线cli1的情况下，第二开关元件st2可以被导通，使得通过第二线li2供应的第三对准信号as3可以被传输到第三电极et3。
154.第三开关元件st3可以连接在第一电极et1与第三线li3之间，并且由施加到第一控制线cli1的开关控制信号sws驱动。在实施例中，第三开关元件st3可以是晶体管。第三开关元件st3的栅电极可以连接到第一控制线cli1。例如，在具有栅极导通电压的开关控制信号sws被供应到第一控制线cli1的情况下，第三开关元件st3可以被导通，使得通过第三线li3供应的第四对准信号as4可以被传输到第一电极et1。
155.在实施例中，开关元件st各自可以是与形成像素电路pxc的至少一个晶体管的类型相同的类型的晶体管。此外，开关元件st可以是不同类型的晶体管。例如，在像素电路pxc由p型晶体管形成的情况下，每个开关元件st可以由p型晶体管形成。在这种情况下，可以在同一层上同时形成像素电路pxc和开关单元swu，使得可以简化制造显示装置的工艺。这里，开关元件st中的每个的类型、结构和/或位置可以根据实施例以各种方式改变。例如，在实施例中，开关元件st中的一些可以具有不同的类型和/或结构或者被布置在不同的层上。
156.第一线li1连接在第一垫(pad，或称为“焊盘”)p1与第一开关元件st1之间。第一线li1可以向第一开关元件st1传输施加到第一垫p1的预定电力和/或信号。
157.第二线li2连接在第二垫p2与第二开关元件st2之间。第二线li2可以向第二开关元件st2传输施加到第二垫p2的预定电力和/或信号。
158.第三线li3连接在第三垫p3与第三开关元件st3之间。第三线li3可以向第三开关元件st3传输施加到第三垫p3的预定电力和/或信号。
159.第一控制线cli1连接在控制垫cp与开关元件st的控制电极(例如，开关元件st的相应的栅电极)之间。第一控制线cli1可以向开关元件st传输施加到控制垫cp的预定电力和/或信号。
160.第一垫p1通过第一线li1连接到第一开关元件st1。当制造或实际使用显示装置(例如，显示面板pnl)时，可以向第一垫p1供应预定电力和/或信号。例如，在制造显示面板pnl的工艺期间的对准步骤，可以将第二对准信号as2施加到第一垫p1。当实际使用显示面板pnl时，可以将预定偏置信号(例如，第一偏置电压vb1)施加到第一垫p1。
161.第二垫p2通过第二线li2连接到第二开关元件st2。当制造或实际使用显示面板pnl时，可以向第二垫p2供应预定电力和/或信号。例如，在制造显示面板pnl的工艺期间的对准步骤，可以将第三对准信号as3施加到第二垫p2。当实际使用显示面板pnl，可以将预定偏置信号(例如，第一偏置电压vb1)施加到第二垫p2。
162.第三垫p3通过第三线li3连接到第三开关元件st3。当制造或实际使用显示面板pnl时，可以向第三垫p3供应预定电力和/或信号。例如，在制造显示面板pnl的工艺期间的对准步骤，可以将第四对准信号as4施加到第三垫p3。当实际使用显示面板pnl时，可以将预定偏置信号(例如，第一偏置电压vb1)施加到第三垫p3。
163.控制垫cp通过第一控制线cli1连接到开关元件st的栅电极。当制造或实际使用显示面板pnl时，可以向控制垫cp供应预定电力和/或信号。例如，在制造显示面板pnl的工艺的对准步骤，可以将用于在预定时段期间使开关元件st导通的开关控制信号sws施加到控制垫cp。当实际使用显示面板pnl时，可以将预定偏置信号(例如，第二偏置电压vb2)施加到控制垫cp。在实施例中，要供应到开关元件st的偏置信号(例如，第一偏置电压vb1和/或第二偏置电压vb2)可以是用于保持开关元件st截止的信号。
164.在下文中，为了表示第一垫p1至第三垫p3以及控制垫cp中的特定垫，对应的垫将
被称为“第一垫p1”、“第二垫p2”、“第三垫p3”或“控制垫cp”。术语“垫p”或“多个垫p”将用于任意表示第一垫p1至第三垫p3以及控制垫cp中的至少一个垫或共同地表示第一垫p1至第三垫p3以及控制垫cp。
165.在实施例中，为了同时形成多个显示面板pnl，垫p可以设置在每个显示面板pnl的非显示区域nda中和/或每个母基底上的外围区域中。此外，每个垫p可以共同连接到设置在对应的显示面板pnl的多条水平线上的多条第一线li1、多条第二线li2、多条第三线li3或多条第一控制线cli1。
166.例如，第一垫p1可以共同连接到设置在对应的显示面板pnl的水平线上的多条第一线li1。第二垫p2可以共同连接到设置在显示面板pnl的水平线上的多条第二线li2。同样地，第三垫p3可以共同连接到设置在显示面板pnl的水平线上的多条第三线li3。控制垫cp可以共同连接到设置在显示面板pnl的水平线上的多条第一控制线cli1。因此，施加到每个垫p的预定电力或信号可以共同地传输到第一线li1、第二线li2、第三线li3和第一控制线cli1之中的任何一组线。
167.如图7b中所示，光源单元lsu可以包括设置在仅两个串联级(即，第一串联级和第二串联级)中的多个发光元件ld。例如，光源单元lsu可以包括第一电极et1、第二电极et2和设置在第一电极et1与第二电极et2之间的中间电极iet。至少一个第一发光元件ld1和至少一个第二发光元件ld2可以分别连接在第一电极et1与中间电极iet之间以及中间电极iet与第二电极et2之间。
168.在前述实施例中，开关单元swu可以包括仅两个开关元件st。例如，开关单元swu可以包括连接在中间电极iet与第一线li1之间的第一开关元件st1以及连接在第一电极et1与第二线li2之间的第二开关元件st2。
169.在实施例中，第一开关元件st1和第二开关元件st2可以由供应到第一控制线cli1的开关控制信号sws驱动。例如，在具有栅极导通电压的开关控制信号sws被供应到第一控制线cli1的情况下，第一开关元件st1和第二开关元件st2可以被导通，使得第二对准信号as2和第三对准信号as3(或第一偏置电压vb1)可以分别供应到中间电极iet和第一电极et1。
170.参照图7c，第三开关元件st3可以连接在第一电极et1与第二电极et2之间，并且与第一开关元件st1和第二开关元件st2同时导通。例如，第三开关元件st3的一个电极可以连接到第一电极et1，并且第三开关元件st3的另一电极可以与第二电极et2一起连接到第二电力线pl2。第三开关元件st3的栅电极可以连接到第一控制线cli1。在具有栅极导通电压的开关控制信号sws被供应到第一控制线cli1的情况下，第三开关元件st3可以被导通，使得通过第二电力线pl2供应的第二电源vss的电压(或第一对准信号as1)可以被传输到第一电极et1。在这种情况下，在对准步骤，可以将基本相同的电压传输到第一电极et1和第二电极et2。这里，可以将具有与第一电极et1和第二电极et2的电压和/或相位不同的电压和/或相位的对准信号(例如，第二对准信号as2和/或第三对准信号as3)供应到设置在第一电极et1与第二电极et2之间的至少一个中间电极(例如，第三电极et3和/或第四电极et4)。因此，可以在形成每个串联级的一对电极之间形成足以使发光元件ld对准的电场。
171.根据前述实施例，连接到像素pxl的线和/或垫p的数量可以被减少。例如，与其中光源单元lsu的结构与前述实施例的结构基本相同的图7a的实施例相比，可以去除第三线
li3和第三垫p3。此外，通过仅使用其数量比形成光源单元lsu的电极的数量小的对准信号，可以在每个串联级的电极之间形成电场，使得发光元件ld可以通过电场对准。
172.参照图7d，即使在如图7b的实施例中所示的光源单元lsu包括设置在仅两个串联级(即，第一串联级和第二串联级)中的多个发光元件ld的情况下，连接到像素pxl的线和/或垫p的数量也可以以与图7c的实施例的方式相似的方式减少。例如，第二开关元件st2可以连接在第一电极et1与第二电极et2之间。因此，与图7b的实施例相比，可以去除第二线li2和第二垫p2，并且可以仅通过较少数量的对准信号而在每个串联级的电极之间形成电场。
173.参照图7e和图7f，代替使得单独的开关元件连接到第一电极et1以将对准信号施加到第一电极et1的结构，可以使用设置在像素电路pxc中的至少一个晶体管，以将对准信号施加到第一电极et1。例如，在对准步骤，可以通过驱动每个像素pxl的第七晶体管t7将第一电极et1连接到初始化电源vint，并且初始化电源vint的电压可以用作要施加到第一电极et1的对准信号(例如，第三对准信号as3或第四对准信号as4)。例如，在对准步骤，通过共同地将具有栅极导通电压的扫描信号(或具有栅极导通电压的控制信号)共同供应到设置在显示区域da中的扫描线(或连接到第七晶体管t7的单独控制线)，可以将初始化电源vint的电压传输到像素pxl的第一电极et1。在对准步骤，可以将具有栅极截止电压的发射控制信号共同供应到设置在显示区域da中的发射控制线。因此，可以使像素电路pxc对对准工艺的影响最小化。根据图7e和图7f的实施例，可以简化开关单元swu的结构，并且可以减少对准信号的数量。
174.如图7a至图7f的实施例中所示，如果开关元件st连接在用于将对准信号施加到像素pxl的线(例如，其可以是第一线li1至第三线li3以及第一控制线cli1中的至少一些，并且统称为“对准线”)与形成每个像素pxl的光源单元lsu的至少一个电极之间，则可以根据需要控制像素pxl与对准线之间的连接。例如，在使每个像素pxl中的发光元件ld对准的工艺期间，可以使每个开关元件st导通，使得可以将预定对准信号施加到像素pxl中的每个的每个光源单元lsu。在其他时段期间，开关元件st可以保持截止，使得对准线可以与像素pxl中的每个的光源单元lsu隔离。因此，像素pxl可以彼此分离以具有能够被单独驱动的形状，而无需执行将对准线分离的蚀刻工艺。因此，根据上述实施例，可以进一步简化制造显示装置(具体地，显示面板pnl)的工艺。
175.例如，在没有设置开关单元swu的比较实施例的情况下，像素pxl的第一电极et1和每个串联级的中间电极可以共同连接到多个像素pxl并且被供应有相应的对准信号，并且像素pxl需要彼此断开，使得像素pxl可以在对准工艺已完成之后被单独驱动。因此，在对准工艺已完成之后，需要执行用于对准线的分离的掩模工艺等。然而，根据上述本公开的实施例，开关单元swu可以用于控制每个像素pxl与对准线之间的连接，使得可以省略用于对准线的分离的蚀刻工艺。
176.尽管在图7a至图7f中已经描述了包括设置有至少两个串联级的光源单元lsu的像素pxl的实施例，但是本公开不限于此。例如，像素pxl可以包括如图6a至图6d的实施例中所公开的具有并联结构的光源单元lsu以及连接在预定对准线与光源单元lsu的第一电极et1和第二电极et2中的任何一个之间的开关单元swu。例如，在图7f的实施例中，可以去除中间电极iet，发光元件ld中的全部可以并联连接在第一电极et1与第二电极et2之间，并且第一
开关元件st1可以连接在第一线li1与第一电极et1之间，使得第二对准信号as2可以供应到第一电极et1。在这种情况下，由于第一开关元件st1用于控制第一线li1与第一电极et1之间的连接，因此也可以省略用于第一线li1的分离的蚀刻工艺。
177.图8a至图8c各自示出根据本公开的实施例的对准信号的示例。图8a至图8c示出与用于形成具有三级结构的光源单元lsu的第一对准信号as1至第四对准信号as4有关的各种实施例。这里，对准信号的数量和/或类型可以根据光源单元lsu的结构等以各种方式改变。
178.首先，参照图7a至图8a，第一对准信号as1至第四对准信号as4可以分别供应到光源单元lsu的第二电极et2、第四电极et4、第三电极et3和第一电极et1。因此，可以在形成每个串联级的电极之间形成电场，使得发光元件ld可以在电极之间对准。
179.第一对准信号as1至第四对准信号as4中的一些可以是交流信号，并且其他信号可以是直流信号。例如，第一对准信号as1至第三对准信号as3中的每个可以是交流信号，并且第四对准信号as4可以是直流信号。然而，本公开不限于此。例如，在实施例中，第一对准信号as1至第四对准信号as4中的全部可以是交流信号。
180.在实施例中，第一对准信号as1至第三对准信号as3可以是具有相同幅度并且具有相位差的信号。例如，第二对准信号as2和第三对准信号as3可以是通过使用移相器对第一对准信号as1进行相位调制(例如，通过连续地延迟相位)而生成的信号。第四对准信号as4可以是具有预定电位(例如，接地电位gnd)的直流信号。在这种情况下，通过第一对准信号as1至第四对准信号as4在第一电极et1至第四电极et4之间引起电压差，使得可以在第一电极et1至第四电极et4之间形成电场。
181.参照图8b，第二对准信号as2和第三对准信号as3可以是具有相同幅度并且具有相位差的信号。第一对准信号as1和第四对准信号as4中的每个可以是具有预定电位的直流信号。例如，第一对准信号as1和第四对准信号as4可以是相同地具有接地电位gnd的直流信号，并且可以是基本相同的信号。由于至少一个中间电极(例如，第三电极et3和第四电极et4)设置在施加有第一对准信号as1和第四对准信号as4的第一电极et1与第二电极et2之间，因此即使在第一对准信号as1和第四对准信号as4具有相同电压电平的情况下，也可以在每个串联级的电极之间形成电场。此外，在实施例中，可以不需要第四对准信号as4。例如，在图7c和图7d的实施例的情况下，第一对准信号as1可以相同地施加到第一电极et1和第二电极et2。在图7e和图7f的实施例的情况下，初始化电源vint的电压可以用作第三对准信号as3或第四对准信号as4。
182.参照图8c，第一对准信号as1至第三对准信号as3可以是具有不同幅度的信号。例如，第二对准信号as2和第一对准信号as1可以是通过使用电平移位器对第三对准信号as3进行幅度调制(例如，通过连续地扩展幅度)而生成的信号。第四对准信号as4可以是具有预定电位(例如，接地电位gnd)的直流信号。在这种情况下，通过第一对准信号as1至第四对准信号as4在第一电极et1至第四电极et4之间引起电压差，使得也可以在第一电极et1至第四电极et4之间形成电场。
183.如参照图8a至图8c所述，可以通过各种方案生成对准信号。此外，可以通过单独使用图8a至图8c的实施例中的任何一个或者通过使用图8a至图8c的实施例中的至少两个实施例的组合来生成多个对准信号。例如，可以通过相位调制和/或幅度调制来生成多个交流型对准信号。此外，在实施例中，可以将直流型对准信号(例如，第四对准信号as4)施加到至
少一个电极(例如，至少第一电极et1)，使得可以防止像素电路pxc的特性影响发光元件ld的对准。
184.图9a至图9d是各自示出根据本公开的实施例的像素pxl的平面图。在实施例中，设置在显示区域(图5的da)中的像素pxl可以具有基本相同或相似的结构。
185.在实施例中，图9a至图9d示出像素pxl的结构，聚焦于根据每个实施例的像素pxl的光源单元lsu和开关单元swu。例如，图9a和图9b示出可以分别设置在图7a和图7b的像素pxl中的光源单元lsu和开关单元swu的平面结构的实施例。
186.在实施例中，像素pxl还可以包括形成每个像素电路(例如，根据图6a至图7d的实施例中的任何一个的像素电路pxc)的电路元件。在实施例中，电路元件可以设置在与光源单元lsu的层不同的层上。例如，电路元件可以设置在位于基体层bsl的一个表面上的电路层(也称为“像素电路层”)中，并且光源单元lsu可以设置在设置在电路层上的显示层中。此外，开关单元swu的至少一些元件可以同时形成在与电路元件的层相同的层上。例如，开关元件st中的每个的有源层可以同时形成在与形成像素电路pxc的晶体管的半导体层(也称为“有源层”)相同的层上。
187.参照图7a和图9a，像素pxl可以包括设置在发射区域ema中的多个电极和多个发光元件ld，并且多条对准线可以设置在像素pxl附近。此外，像素pxl还可以包括连接在电极中的至少一些与对准线之间的开关单元swu。
188.详细地，每个像素pxl可以包括在发射区域ema中设置在彼此间隔开的位置处的第一电极et1和第二电极et2以及设置在第一电极et1与第二电极et2之间的至少一个中间电极(例如，第三电极et3和第四电极et4)。例如，第一电极et1、至少一个中间电极和第二电极et2可以在每个发射区域ema中沿一个方向连续布置。像素pxl可以包括连接在第一电极et1、第二电极et2和至少一个中间电极中的一对相邻的电极之间的多个发光元件ld。在实施例中，发射区域ema可以由未示出的不透明堤结构(例如，像素限定层)等包围。
189.在下文中，在表示设置在发射区域ema中的电极(例如，第一电极et1至第四电极et4)之中的特定电极的情况下，对应的电极将被称为“第一电极et1”、“第二电极et2”、“第三电极et3”或“第四电极et4”。术语“电极et”或“多个电极et”将用于任意地表示第一电极et1至第四电极et4中的至少一个电极或共同地表示电极。
190.在实施例中，第一电极et1、第三电极et3、第四电极et4和第二电极et2可以按提及的顺序在发射区域ema中在第一方向dr1上连续地布置，并且各自可以沿第二方向dr2延伸。例如，第一电极et1、第三电极et3、第四电极et4和第二电极et2各自可以具有沿第二方向dr2延伸的棒状形状，并且可以在第一方向dr1上连续地布置。在实施例中，第一方向dr1可以指水平方向(或x轴方向)，并且第二方向dr2可以指竖直方向(或y轴方向)，但是这些可以以各种方式改变。例如，在实施例中，第一方向dr1和第二方向dr2可以分别指竖直方向或水平方向，或者第一方向dr1和第二方向dr2中的至少一个可以指对角线方向。在实施例中，电极et的至少一个区域可以具有弯曲形状(诸如，圆形形状或椭圆形形状)，并且电极et可以以螺旋形形状或同心圆形形状设置。换句话说，电极et的形状和相互布置结构可以根据实施例以各种方式改变。
191.在实施例中，电极et可以以规则的间隔彼此间隔开。在这种情况下，可以在电极et之间形成均匀的电场，使得发光元件ld可以更均匀地设置在发射区域ema中。这里，电极et
之间的间隔可以根据实施例以各种方式改变。例如，为了将发光元件ld密集地设置在发射区域ema的特定区域中，可以在特定区域中设置以与其他区域的间隔相比紧凑的间隔彼此间隔开的至少一对电极。
192.电极et中的一对相邻的电极可以形成每个串联级的电极。例如，第一电极et1和第三电极et3可以形成第一串联级的电极。第三电极et3和第四电极et4可以形成第二串联级的电极。第四电极et4和第二电极et2可以形成第三串联级的电极。尽管在本实施例中已经描述了光源单元lsu具有其中两个连续的串联级共享一个中间电极的结构，但是两个连续的串联级的电极可以彼此分离。
193.第一电极etl可以经由第一接触孔chl、像素电路pxc和/或第一电力线pll等连接到第一电源vdd。例如，第一电极et1的一个区域可以突出到发射区域ema外部，并且突出的一个区域可以通过第一接触孔ch1连接到第一电力线pl1和形成在第一电极et1之下(或下方)的预定电路元件(例如，形成对应的像素pxl的像素电路pxc的至少一个晶体管)。在实施例中，第一接触孔ch1可以设置在发射区域ema中。在实施例中，第一电极et1可以直接连接到第一电力线pl1、预定信号线等，而不经过第一接触孔ch1和/或电路元件等。
194.在制造显示装置的工艺期间，在对准发光元件ld的步骤，可以通过开关单元swu等向第一电极et1供应预定对准信号(例如，第四对准信号as4)。在用于实际使用显示装置的驱动时段期间，第一电极et1可以通过像素电路pxc等连接到第一电源vdd。
195.第二电极et2可以经由连接电极cnl、第二接触孔ch2和/或第二电力线pl2等连接到第二电源vss。例如，第二电极et2可以一体地或非一体地连接到连接电极cnl，并且可以通过连接电极cnl和第二接触孔ch2连接到形成在第二电极et2之下的第二电力线pl2。在实施例中，在第二电极et2一体地连接到连接电极cnl的情况下，第二电极et2和连接电极cnl可以分别被视为单个电极的不同区域。在实施例中，第二电极et2可以直接连接到第二电力线pl2、预定信号线等，而不经过连接电极cnl和/或第二接触孔ch2等。
196.在制造显示装置的工艺期间，在使发光元件ld对准的步骤，可以通过第二电力线pl2等向第二电极et2供应预定对准信号(例如，第二电源vss的电压或预定第一对准信号as1)。在用于实际使用显示装置的驱动时段期间，第二电极et2可以连接到第二电源vss。
197.在实施例中，连接电极cnl可以共同连接到多个像素pxl。例如，连接电极cnl可以共同连接到设置在至少一条水平线上的像素pxl。在这种情况下，像素pxl的第二电极et2可以彼此连接。在实施例中，连接电极cnl可以设置在每个像素pxl的发射区域ema外部，但是本公开不限于此。例如，在实施例中，连接电极cnl的至少一个区域可以设置在每个像素pxl的发射区域ema中。
198.第三电极et3和第四电极et4可以连续地设置在第一电极et1与第二电极et2之间，并且可以形成每个中间电极。例如，第三电极et3和第四电极et4可以在第一电极et1与第二电极et2之间设置在彼此间隔开的位置处，并且可以通过发光元件ld连续地连接在第一电极et1与第二电极et2之间。
199.在制造显示装置的工艺期间，在使发光元件ld对准的步骤，可以通过开关单元swu等向第三电极et3和第四电极et4供应预定对准信号(例如，第二对准信号和第三对准信号)。在用于实际使用显示装置的驱动时段期间，第三电极et3和第四电极et4可以通过发光元件ld电连接在第一电极et1与第二电极et2之间。
200.发光元件ld可以连接在一对相邻的电极之间。例如，至少一个第一发光元件ld1可以连接在第一电极et1与第三电极et3之间。同样地，至少一个第二发光元件ld2可以连接在第三电极et3与第四电极et4之间，并且至少一个第三发光元件ld3可以连接在第四电极et4与第二电极et2之间。
201.在实施例中，每个发光元件ld可以是由具有无机晶体结构的材料制成并且具有超小型尺寸(例如，范围从纳米级到微米级)的发光元件。例如，每个发光元件ld可以是如图1a至图3b中所示的具有范围从纳米级到微米级的尺寸的超小型棒型发光元件。发光元件ld的尺寸、类型、形状等可以以各种方式改变。例如，在实施例中，每个发光元件ld可以是具有核-壳结构并且通过生长方案制造的发光元件。尽管具有核-壳结构的发光元件是具有范围从纳米级到微米级的尺寸的微型发光元件，但是本公开不限于此。
202.尽管在图9a的实施例中，已经示出每个发光元件ld在第一方向dr1上均匀地水平设置，但是本公开不限于此。例如，发光元件ld中的至少一个可以在形成每个串联级的一对电极之间沿对角线方向等布置和/或连接。在实施例中，未在一对电极之间以正向方向完全连接的至少一个发光元件还可以设置在发射区域ema中。
203.在实施例中，发光元件ld可以以预定溶液中的扩散形式准备，然后供应到每个像素区域(例如，每个像素pxl的发射区域ema)。在实施例中，可以通过喷墨方案、狭缝涂覆方案或其他各种方案将发光元件ld供应到每个像素区域。例如，发光元件ld可以与挥发性溶剂混合并供应到每个发射区域ema。这里，如果将相应的对准信号(或对准电压)施加到电极et，则可以在一对相邻的电极之间形成电场。因此，发光元件ld在电极et之间对准。在发光元件ld已经对准之后，可以通过挥发方案或其他方案去除溶剂。以这种方式，发光元件ld可以可靠地设置在每个像素pxl中。
204.每个第一发光元件ld1可以包括连接到第一电极et1的第一端ep1(例如，p型端)和连接到第三电极et3的第二端ep2(例如，n型端)。在实施例中，第一发光元件ld1的第一端ep1可以与第一电极et1直接接触并因此与第一电极et1连接，或者可以通过单独的接触电极(或导电图案)连接到第一电极et1。类似地，第一发光元件ld1的第二端ep2可以与第三电极et3直接接触并因此与第三电极et3连接，或者可以通过单独的接触电极(或导电图案)连接到第三电极et3。
205.每个第二发光元件ld2可以包括连接到第三电极et3的第一端ep1(例如，p型端)和连接到第四电极et4的第二端ep2(例如，n型端)。在实施例中，第二发光元件ld2的第一端ep1可以与第三电极et3直接接触并因此与第三电极et3连接，或者可以通过单独的接触电极(或导电图案)连接到第三电极et3。类似地，第二发光元件ld2的第二端ep2可以与第四电极et4直接接触并因此连接到第四电极et4，或者可以通过单独的接触电极(或导电图案)连接到第四电极et4。
206.每个第三发光元件ld3可以包括连接到第四电极et4的第一端ep1(例如，p型端)和连接到第二电极et2的第二端ep2(例如，n型端)。在实施例中，第三发光元件ld3的第一端ep1可以与第四电极et4直接接触并因此连接到第四电极et4，或者可以通过单独的接触电极(或导电图案)连接到第四电极et4。同样地，第三发光元件ld3的第二端ep2可以与第二电极et2直接接触并因此与第二电极et2连接，或者可以通过单独的接触电极(或导电图案)连接到第二电极et2。
207.彼此间隔开的多条对准线可以设置在每个像素pxl附近。例如，第一控制线cli1和第一线li1至第三线li3可以设置在每个像素pxl附近。例如，第一控制线cli1和第一线li1至第三线li3可以连续地设置在像素pxl的发射区域ema的上侧上。第一控制线cli1和第一线li1至第三线li3的相应的位置和相互布置结构可以根据实施例以各种方式改变。
208.第一线li1至第三线li3可以通过开关单元swu连接到至少一个相邻的像素pxl。第一控制线cli1可以设置在第一线li1至第三线li3附近。在实施例中，第一控制线cli1的预定区域可以形成形成开关单元swu的开关元件st中的每个的控制电极(例如，栅电极)。在这种情况下，第一控制线cli1可以被视为连接到包括开关元件st的像素pxl。
209.在实施例中，对准线中的至少一条可以重复地设置在其上设置有多个像素pxl的每条水平线上。例如，至少一条对准线可以沿与每条水平线平行的第一方向dr1延伸，并且共同连接到设置在对应的水平线上的多个像素pxl。在实施例中，对准线中的至少一条可以设置为具有使得设置在多条相邻的(例如，连续的)水平线上的像素pxl共享至少一条对准线的结构。
210.在实施例中，对准线中的至少一条的一个区域可以设置在其中形成有相邻的像素pxl的像素区域(例如，不仅包括每个像素pxl的发射区域ema而且包括其中形成有像素pxl的像素电路pxc的像素电路区域的区域)中，但是本公开不限于此。例如，在实施例中，对准线可以设置在像素pxl之间，不穿过每个像素区域。
211.对准线各自可以设置在与第一电极et1至第四电极et4的层相同或不同的层上。例如，在实施例中，对准线可以设置在与第一电极et1至第四电极et4的层相同的层上。在实施例中，对准线可以设置在其中形成有像素pxl中的每个的像素电路pxc的电路层中。例如，对准线可以设置在与形成每个像素电路pxc的晶体管的第一晶体管电极和第二晶体管电极(例如，源电极和漏电极)或者晶体管的栅电极的层相同的层上。在实施例中，对准线中的一些可以设置在与第一电极et1至第四电极et4的层相同的层上，并且对准线中的其他一些可以设置在电路层中。
212.开关单元swu可以包括连接到设置在发射区域ema中的至少一个电极et的至少一个开关元件st。例如，开关单元swu可以包括分别连接到第四电极et4、第三电极et3和第一电极et1的第一开关元件st1、第二开关元件st2和第三开关元件st3。
213.第一开关元件st1可以连接在第四电极et4(第一中间电极iet1)与第一线li1之间。例如，第一开关元件st1可以包括电连接在第四电极et4与第一线li1之间的第一有源层act1，并且第一有源层act1的预定区域与第一控制线cli1叠置。在这种情况下，第一控制线cli1的与第一有源层act1叠置的预定区域可以形成第一开关元件st1的栅电极。第一开关元件st1可以由施加到第一控制线cli1的信号(例如，开关控制信号sws或第二偏置电压vb2)控制。
214.在实施例中，第一有源层act1可以设置在与第四电极et4和第一线li1的层不同的层上，并且通过相应的接触孔电连接到第四电极et4和第一线li1。例如，第一有源层act1可以是设置在与形成像素pxl中的每个的像素电路pxc的晶体管的半导体层相同的层上的半导体图案。
215.第二开关元件st2可以连接在第三电极et3(第二中间电极iet2)与第二线li2之间。例如，第二开关元件st2可以包括电连接在第三电极et3与第二线li2之间的第二有源层
act2，并且第二有源层act2的预定区域与第一控制线cli1叠置。在这种情况下，第二线li2可以设置在第一控制线cli1附近以与第一控制线cli1相邻。例如，第二线li2与第一控制线cli1和第一线li1一起可以设置在每个像素pxl的上侧区域中。此外，第一控制线cli1的与第二有源层act2叠置的预定区域可以形成第二开关元件st2的栅电极。第二开关元件st2可以由施加到第一控制线cli1的信号(例如，开关控制信号sws或第二偏置电压vb2)控制。例如，在具有栅极导通电压的开关控制信号sws被供应到第一控制线cli1的情况下，第二开关元件st2可以与第一开关元件st1同时导通。
216.在实施例中，第二有源层act2可以设置在与第三电极et3和第二线li2的层不同的层上，并且通过相应的接触孔电连接到第三电极et3和第二线li2。例如，第二有源层act2可以是设置在与形成像素pxl中的每个的像素电路pxc的晶体管的半导体层相同的层上的半导体图案。
217.第三开关元件st3连接在第一电极et1与第三线li3之间。例如，第三开关元件st3可以包括电连接在第一电极et1与第三线li3之间的第三有源层act3，并且第三有源层act3的预定区域与第一控制线cli1叠置。在这种情况下，第三线li3可以设置在第一控制线cli1附近以与第一控制线cli1相邻。例如，第三线li3与第一控制线cli1、第一线li1和第二线li2一起可以设置在每个像素pxl的上侧区域中。此外，第一控制线cli1的与第三有源层act3叠置的预定区域可以形成第三开关元件st3的栅电极。第三开关元件st3可以由施加到第一控制线cli1的信号(例如，开关控制信号sws或第二偏置电压vb2)控制。例如，在具有栅极导通电压的开关控制信号sws被供应到第一控制线cli1的情况下，第三开关元件st3可以与第一开关元件st1和第二开关元件st2同时导通。
218.在实施例中，第三有源层act3可以设置在与第一电极et1和第三线li3的层不同的层上，并且通过相应的接触孔电连接到第一电极et1和第三线li3。例如，第三有源层act3可以是设置在与形成像素pxl中的每个的像素电路pxc的晶体管的半导体层相同的层上的半导体图案。
219.参照图7b和图9b，在其中发光元件ld设置在仅两个串联级中的实施例中，由第一串联级和第二串联级共享的仅一个中间电极iet可以设置在第一电极et1与第二电极et2之间。在这种情况下，每个第一发光元件ld1可以包括连接到第一电极et1的第一端ep1和连接到中间电极iet的第二端ep2。同样地，每个第二发光元件ld2可以包括连接到中间电极iet的第一端ep1和连接到第二电极et2的第二端ep2。
220.在前述实施例中，开关单元swu可以包括连接在中间电极iet与第一线li1之间的第一开关元件st1以及连接在第一电极et1与第二线li2之间的第二开关元件st2。例如，第一开关元件st1可以包括第一有源层act1，第一有源层act1与第一控制线cli1叠置并且电连接在中间电极iet与第一线li1之间。例如，第二开关元件st2可以包括第二有源层act2，第二有源层act2与第一控制线cli1叠置并且电连接在第一电极et1与第二线li2之间。
221.参照图7e、图7f、图9c和图9d，在使用设置在像素电路pxc中的预定晶体管(例如，第七晶体管t7)将预定对准信号(例如，第三对准信号as3或第四对准信号as4)施加到第一电极et1的情况下，可以减少包括在开关单元swu中的开关元件st的数量。例如，每个像素pxl可以不包括连接到第一电极et1的开关元件(例如，图9a的第三开关元件st3或图9b的第二开关元件st2)。在这种情况下，由于还可以去除用于将对准信号施加到第一电极et1的对
准线(例如，图9a的第三线li3或图9b的第二线li2)，因此还可以减少对准线的数量。
222.在实施例中，即使在保持开关元件st的数量的情况下，也可以减少对准线的数量。例如，如图7c和图7d的实施例中所示，在开关元件st(例如，图7c的第三开关元件st3或图7d的第二开关元件st2)连接在第一电极et1与第二电极et2之间的情况下，不需要形成用于将对准信号施加到第一电极et1的单独的对准线，使得可以减少对准线的数量。开关元件st的有源层可以与任何一条相邻的第一控制线cli1或其他控制线叠置。
223.图10是示出根据本公开的实施例的像素pxl的平面图，并且例如示出图9a的像素pxl的修改实施例。在图10的实施例的描述中，将省略与上述实施例的配置相似或相同的配置的详细说明。
224.参照图10，像素pxl还可以包括与相应的电极et叠置的多个堤图案bnk和/或多个接触电极ce。例如，像素pxl还可以包括分别设置在第一电极et1至第四电极et4之下(或下方)的多个堤图案bnk以及分别设置在第一电极et1至第四电极et4之上的多个接触电极ce。
225.每个堤图案bnk可以设置在对应的电极et之下并且与电极et的预定区域叠置。在实施例中，每个堤图案bnk可以是与其他堤图案bnk分离的单独图案，但是本公开不限于此。例如，在实施例中，堤图案bnk可以彼此一体地连接，并且具有在与相应的电极et对应的预定区域中在高度方向上突出的不平坦表面。因此，电极et可以在与相应的堤图案bnk对应的区域中向上突出。在堤图案bnk可以由反射材料形成或者包括反射性的至少一个材料层形成在堤图案bnk的侧壁上的情况下，可以控制从发光元件ld发射的光在显示装置的正面方向上更可靠地行进。
226.每个接触电极ce可以设置在对应的电极et和至少一个发光元件ld的与电极et相邻的一端上，使得电极et可以电连接到发光元件ld的一端。例如，设置在第一电极et1上的接触电极ce可以电连接到第一电极et1和第一发光元件ld1的第一端ep1。设置在第二电极et2上的接触电极ce可以电连接到第二电极et2和第三发光元件ld3的第二端ep2。同样地，设置在第三电极et3上的接触电极ce可以电连接到第三电极et3、第一发光元件ld1的第二端ep2和第二发光元件ld2的第一端ep1。设置在第四电极et4上的接触电极ce可以电连接到第四电极et4、第二发光元件ld2的第二端ep2和第三发光元件ld3的第一端ep1。在形成接触电极ce的情况下，发光元件ld可以更可靠地连接在电极et之间。
227.图11a至图11d是各自示出根据本公开的实施例的像素pxl的剖视图，并且例如示出像素pxl的与图10的线i-i’对应的剖面的不同实施例。在实施例中，图11a至图11d各自示出每个像素pxl的剖面结构，聚焦于任何一个第一发光元件ld1及其外围区域，并且像素pxl可以在相应的串联级中具有基本相同或相似的剖面结构。在实施例中，显示区域(图5的da)的像素pxl可以具有基本相同或相似的剖面结构。在下文中，将参照图11a至图11d与图5至图10一起描述每个像素pxl的剖面结构的实施例。
228.参照图5至图11d，根据本公开的实施例的像素pxl和包括像素pxl的显示装置可以包括电路层pcl和显示层dpl，电路层pcl和显示层dpl在基体层bsl的一个表面上被设置为彼此叠置。例如，显示区域da可以包括设置在基体层bsl的一个表面上的电路层pcl和设置在电路层pcl上的显示层dpl。在实施例中，各种线与形成每个像素pxl的像素电路pxc的电路元件一起可以设置在电路层pcl中。形成每个像素pxl的光源单元lsu的电极et和发光元件ld可以设置在显示层dpl中。此外，形成每个像素pxl的开关单元swu的开关元件st和连接
到开关元件st的对准线可以进一步设置在电路层pcl和/或显示层dpl中。将参照图12a和图12b描述对准线和开关元件st的说明性位置和/或剖面结构。
229.电路层pcl可以包括电连接到每个像素pxl的发光元件ld的至少一个电路元件。例如，电路层pcl可以包括形成每个像素电路pxc的多个晶体管t和存储电容器cst。此外，电路层pcl可以包括形成每个开关单元swu的开关元件st(例如，每个像素pxl的至少第一开关元件st1)或者开关元件st的至少一些部分(例如，开关元件st的相应的有源层)。
230.另外，电路层pcl还可以包括连接到每个像素电路pxc、光源单元lsu和/或开关单元swu的至少一条电力线、至少一条对准线和/或各种信号线。例如，电路层pcl可以包括每个像素pxl的第一电力线pl1、第二电力线pl2、扫描线si和数据线dj、每个像素pxl的第一开关元件st1(或设置在第一开关元件st1中的第一有源层act1)、连接到第一开关元件st1的第一线li1以及第一控制线cli1中的至少一些。
231.为了说明的目的，图11a至图11d仅代表性地示出设置在电路层pcl中的线和电路元件之中的晶体管t。这里，电路层pcl的平面结构/剖面结构可以以各种方式改变。每个晶体管t的位置和剖面结构可以根据实施例以各种方式改变。
232.电路层pcl可以包括多个绝缘层。例如，电路层pcl可以包括连续堆叠在基体层bsl的一个表面上的缓冲层bfl、栅极绝缘层gi、层间绝缘层ild和/或钝化层psv。在一些实施例中，电路层pcl还可以包括设置在至少一些晶体管t之下(或下方)的至少一个光遮挡图案(未示出)。
233.缓冲层bfl可以防止杂质扩散到每个电路元件中。缓冲层bfl可以由单层形成，或者可以由具有至少两层的多层形成。在缓冲层bfl具有多层结构的情况下，相应的层可以由相同的材料或不同的材料形成。各种电路元件(诸如，晶体管t和存储电容器cst)和连接到电路元件的各种线可以设置在缓冲层bfl上。在实施例中，可以省略缓冲层bfl。在这种情况下，至少一个电路元件和/或至少一条线可以直接设置在基体层bsl的一个表面上。
234.每个晶体管t可以包括半导体层scl(也称为“半导体图案”或“有源层”)、栅电极ge、第一晶体管电极te1和第二晶体管电极te2。尽管图11a至图11d示出其中每个晶体管t包括与半导体层scl分开形成的第一晶体管电极te1和第二晶体管电极te2的实施例，但是本公开不限于此。例如，在本公开的实施例中，设置在至少一个晶体管t中的第一晶体管电极te1和/或第二晶体管电极te2可以与对应的半导体层scl成一体。
235.半导体层scl可以设置在缓冲层bfl上。例如，半导体层scl可以设置在栅极绝缘层gi与其上形成有缓冲层bfl的基体层bsl之间。半导体层scl可以包括与每个第一晶体管电极te1接触的第一区、与每个第二晶体管电极te2接触的第二区以及设置在第一区与第二区之间的沟道区。在实施例中，第一区和第二区中的一个可以是源区，并且另一个可以是漏区。
236.在实施例中，半导体层scl可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层scl的沟道区可以是作为未掺杂的半导体图案的本征半导体。半导体层scl的第一区和第二区中的每个可以是掺杂有预定杂质的半导体图案。
237.在实施例中，形成每个像素电路pxc的晶体管t的半导体层scl可以由基本相同或相似的材料形成。例如，晶体管t的半导体层scl可以由多晶硅、非晶硅和氧化物半导体之中的任何一种相同的材料形成。在实施例中，晶体管t中的一些和晶体管t中的另一些可以包
括由不同材料形成的半导体层scl。例如，晶体管t中的一些的半导体层scl可以由多晶硅或非晶硅形成，晶体管t中的另一些的半导体层scl可以由氧化物半导体形成。
238.栅极绝缘层gi可以设置在半导体层scl上。例如，栅极绝缘层gi可以设置在半导体层scl与栅电极ge之间。栅极绝缘层gi可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，栅极绝缘层gi可以包括各种已知的有机/无机绝缘材料(包括氮化硅(sin
x
)、氧化硅(sio
x
)等)。栅极绝缘层gi的构成材料没有特别限制。
239.栅电极ge可以设置在栅极绝缘层gi上。例如，栅电极ge可以设置为与半导体层scl叠置，并且栅极绝缘层gi置于栅电极ge与半导体层scl之间。尽管图11a至图11d各自示出具有顶栅结构的晶体管t，但是在其他实施例中，晶体管t可以具有底栅结构。在这种情况下，栅电极ge可以设置在半导体层scl之下(或下方)以与半导体层scl叠置。
240.层间绝缘层ild可以设置在栅电极ge上。例如，层间绝缘层ild可以设置在栅电极ge与第一晶体管电极te1和第二晶体管电极te2之间。层间绝缘层ild可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，层间绝缘层ild可以包括各种已知的有机/无机绝缘材料。层间绝缘层ild的构成材料没有特别限制。
241.第一晶体管电极te1和第二晶体管电极te2可以设置在每个半导体层scl上，并且至少一个层间绝缘层ild置于第一晶体管电极te1和第二晶体管电极te2与每个半导体层scl之间。例如，第一晶体管电极te1和第二晶体管电极te2可以设置在半导体层scl的相应的不同端上，栅极绝缘层gi和层间绝缘层ild置于第一晶体管电极te1和第二晶体管电极te2与半导体层scl的相应的不同端之间。第一晶体管电极te1和第二晶体管电极te2可以电连接到每个半导体层scl。例如，第一晶体管电极te1和第二晶体管电极te2可以通过穿过栅极绝缘层gi和层间绝缘层ild的对应的接触孔连接到半导体层scl的第一区和第二区。在实施例中，第一晶体管电极te1和第二晶体管电极te2中的任何一个可以是源电极，并且另一个可以是漏电极。
242.设置在像素电路pxc中的至少一个晶体管t可以与至少一个像素电极连接。例如，图6f中示出的第一晶体管t1或图7c中示出的第六晶体管t6和第七晶体管t7可以通过穿过钝化层psv的接触孔(例如，第一接触孔ch1)电连接到对应的像素pxl的第一电极et1。
243.与晶体管t一起设置在电路层pcl中的至少一条电力线、至少一条信号线和/或至少一条对准线可以设置在与形成像素电路pxc的电路元件的预定电极的层相同的层上。例如，每个像素pxl的扫描线si可以设置在与栅电极ge的层相同的层上。每个像素pxl的数据线dj可以设置在与晶体管t的第一晶体管电极te1和第二晶体管电极te2的层相同的层上。此外，第一电力线pl1、第二电力线pl2和/或至少一条对准线各自可以设置在与晶体管t的栅电极ge或者第一晶体管电极te1和第二晶体管电极te2的层相同的层上。
244.在实施例中，电路层pcl还可以包括未示出的至少一个导电层(例如，其中设置有存储电容器cst的一个电极并且设置在与栅电极ge以及源电极se和漏电极de不同的层上的任何一个导电层)。在这种情况下，连接到每个像素pxl的至少一条线可以设置在导电层中。
245.钝化层psv可以设置在线和/或包括晶体管t的电路元件之上。钝化层psv可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，钝化层psv可以包括至少一个有机绝缘层并且使电路层pcl的表面基本平坦化。显示层dpl可以设置在钝化层psv之上。
246.显示层dpl可以包括每个像素pxl的光源单元lsu，并且选择性地包括开关单元swu和/或对准线。例如，显示层dpl可以包括设置在每个像素pxl的发射区域ema中并且形成对应的光源单元lsu的多个电极et和多个发光元件ld。例如，显示层dpl可以包括每个像素pxl的第一电极et1、第二电极et2和至少一个中间电极(例如，第三电极et3和第四电极et4)以及连接在电极et之间的多个发光元件ld。
247.此外，显示层dpl还可以选择性地包括被配置为使电极et的相应的预定区域向上突出的多个堤图案bnk和/或被配置为更可靠地连接电极et之间的发光元件ld的多个接触电极ce。另外，显示层dpl还可以包括例如至少一个导电层和/或至少一个绝缘层。
248.在实施例中，显示层dpl可以包括连续设置和/或形成在电路层pcl之上的堤图案bnk、每个串联级的电极et、第一绝缘层ins1、发光元件ld、绝缘图案inp、接触电极ce和第二绝缘层ins2。此外，显示层dpl还可以包括第二绝缘层ins2之上的覆层oc。
249.堤图案bnk可以在每个像素pxl的发射区域中设置在彼此间隔开的位置处。堤图案bnk可以从其上形成有电路层pcl的基体层bsl的一个表面沿基体层bsl的高度方向突出。在实施例中，堤图案bnk可以具有基本相同的高度，但是本公开不限于此。
250.在实施例中，每个堤图案bnk可以设置在电路层pcl与每个电极et(例如，第一电极et1至第四电极et4中的任何一个电极)之间。此外，每个堤图案bnk可以设置在与其相邻的至少一个发光元件ld周围，以面向至少一个发光元件ld的任何一端(例如，第一发光元件ld至第三发光元件ld中的至少一个的第一端ep1或第二端ep2)。
251.根据实施例，堤图案bnk可以具有各种形状。在实施例中，堤图案bnk各自可以具有如图11a和图11c中所示的宽度向上减小的梯形剖面。在这种情况下，每个堤图案bnk可以在至少一个侧表面上具有倾斜表面。在实施例中，如图11b和图11d中所示，堤图案bnk各自可以具有其宽度向上逐渐减小的半圆形或半椭圆形剖面。在这种情况下，每个堤图案bnk可以在至少一个侧表面上具有弯曲表面。此外，设置在堤图案bnk之上的相应的电极et和/或绝缘层可以具有与堤图案bnk的形状对应的形状。例如，设置在堤图案bnk之上的相应的电极et和/或绝缘层可以在与堤图案bnk对应的区域中具有倾斜表面或弯曲表面。换句话说，在本公开中，堤图案bnk的形状没有特别限制，并且其可以以各种方式改变。此外，在一些实施例中，可以省略堤图案bnk中的至少一个，或者可以改变其位置。
252.堤图案bnk可以包括绝缘材料，绝缘材料包括至少一种无机材料和/或至少一种有机材料。例如，堤图案bnk可以包括至少一个无机层，至少一个无机层包括各种已知的无机绝缘材料(诸如，氮化硅(sin
x
)或氧化硅(sio
x
))。可选地，堤图案bnk各自可以包括包含各种已知的有机绝缘材料的至少一个有机层和/或至少一个光致抗蚀剂层，或者可以形成包含有机/无机材料组合的单层或多层绝缘体。在本公开的实施例中，堤图案bnk中的构成材料可以以各种方式改变。
253.在实施例中，堤图案bnk各自可以用作反射器。例如，堤图案bnk与设置在堤图案bnk之上的第一电极et1至第四电极et4一起可以用作在期望方向上引导从每个发光元件ld发射的光的反射器，从而增强像素pxl的光效率。
254.形成光源单元lsu的每个串联级的电极et可以设置在堤图案bnk之上。在实施例中，电极et可以具有与相应的堤图案bnk对应的形状。例如，每个电极et可以具有与每个堤图案bnk的倾斜表面或弯曲表面对应的倾斜表面或弯曲表面，并且在基体层bsl的高度方向
上突出。在不形成堤图案bnk的实施例的情况下，每个电极et可以在钝化层psv上以基本平面的形状形成。
255.每个电极et可以包括至少一种导电材料。例如，第一电极et1至第四电极et4中的每个可以包括各种金属材料(包括银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钼(mo)、铜(cu)等)中的至少一种金属或其合金、导电氧化物(诸如，氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化锑锌(azo)、氧化铟锡锌(itzo)、氧化锌(zno)、氧化锡(sno2))以及导电聚合物(诸如，pedot)之中的至少一种材料，但是本公开不限于此。例如，第一电极et1至第四电极et4中的每个可以包括其他导电材料(诸如，碳纳米管和石墨烯)。换句话说，第一电极et1至第四电极et4中的每个可以包括各种导电材料中的至少一种以具有导电性，并且第一电极et1至第四电极et4中的每个的构成材料没有特别限制。此外，第一电极et1至第四电极et4可以具有相同的导电材料。可选地，第一电极et1至第四电极et4中的一些可以包括与其他电极的导电材料不同的导电材料。
256.此外，每个电极et可以由单层或多层形成。例如，第一电极et1至第四电极et4中的每个可以包括包含反射导电材料的反射电极层。第一电极et1至第四电极et4中的每个还可以选择性地包括设置在反射电极层之上和/或之下(或下方)的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
257.在实施例中，反射电极层可以由具有均匀反射率的导电材料形成。例如，反射电极层可以包括各种金属材料(包括银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钼(mo)、铜(cu)等)中的至少一种或其合金，但是本公开不限于此。换句话说，包括在每个电极et中的反射电极层可以由各种反射导电材料形成。在每个电极et包括反射电极层的情况下，电极et可以使从发光元件ld中的每个的相对端(即，第一端ep1和第二端ep2)发射的光能够在显示图像所沿的方向上(例如，在正面方向上)行进。具体地，如果相应的电极et具有与堤图案bnk对应的倾斜表面或弯曲表面并且被设置为面向发光元件ld的第一端ep1和第二端ep2，则从发光元件ld中的每个的第一端ep1和第二端ep2发射的光可以被与第一端ep1和第二端ep2相邻的电极et反射，因此更可靠地在显示面板pnl的正面方向上(例如，在基体层bsl的向上方向上)行进。从而，可以增强从发光元件ld发射的光的效率。
258.此外，透明电极层可以由各种透明导电材料形成。例如，透明电极层可以包括ito、izo或itzo，但是本公开不限于此。在实施例中，每个电极et可以具有三层结构，三层结构具有ito/ag/ito的堆叠结构。如此，如果每个电极et由具有至少两层的多层形成，则由于信号延迟(rc延迟)引起的电压降可以被最小化。因此，期望的电压可以有效地传输到发光元件ld。
259.另外，每个电极et可以包括覆盖反射电极层和/或透明电极层的导电盖层。在这种情况下，可以防止每个电极et的反射电极层等被例如在制造像素pxl的工艺期间可能发生的缺陷损坏。这里，导电盖层可以选择性地包括在每个电极et中，并且在一些实施例中可以省略。此外，导电盖层可以被视为每个电极et的组件或设置在电极et上的单独组件。
260.第一绝缘层ins1可以设置在电极et中的每个的预定区域上。例如，第一绝缘层ins1可以形成为覆盖第一电极et1至第四电极et4中的每个的预定区域，并且可以包括开口以暴露第一电极et1至第四电极et4中的每个的另一区域。例如，第一绝缘层ins1可以暴露
电极et的在相应的堤图案bnk上的预定区域。在实施例中，可以省略第一绝缘层ins1。在这种情况下，发光元件ld可以直接设置在钝化层psv和/或电极et中的每个的一端上。
261.在实施例中，第一绝缘层ins1可以形成为首先覆盖电极et的整个表面。在发光元件ld在第一绝缘层ins1上被供应和对准之后，可以部分地使第一绝缘层ins1开口，以在每个堤图案bnk之上的预定区域中暴露每个电极et的一个区域。在实施例中，第一绝缘层ins1可以以单独的图案的形式图案化，单独的图案在发光元件ld的供应和对准已经完成之后仅部分地设置在发光元件ld之下(或下方)。
262.在已经形成电极et之后，可以形成第一绝缘层ins1以覆盖电极et，并且防止电极et在后续工艺期间被损坏。此外，第一绝缘层ins1可以稳定地支撑每个发光元件ld。
263.第一绝缘层ins1可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第一绝缘层ins1可以包括各种有机/无机绝缘材料(包括氮化硅(sin
x
)、氧化硅(sio
x
)、氧化铝(al2o3)等)。第一绝缘层ins1的构成材料没有特别限制。
264.多个发光元件ld可以供应到每个像素区域(具体地，每个像素pxl的其中形成有第一绝缘层ins1的发射区域ema)并且在每个像素区域(具体地，每个像素pxl的其中形成有第一绝缘层ins1的发射区域ema)中对准。例如，可以通过喷墨方案、狭缝涂覆方案或其他各种方案将多个发光元件ld供应到每个像素pxl的发射区域。发光元件ld可以通过施加到相应的电极et的预定对准信号(或对准电压)在电极et之间有方向性地对准。
265.在实施例中，发光元件ld中的至少一些可以水平地或对角线地设置在一对相邻的电极之间，使得其相对端(即，其第一端ep1和第二端ep2)与一对电极叠置。在实施例中，发光元件ld中的至少一些可以设置在一对相邻的电极之间而不与该对电极叠置，并且通过相应的接触电极ce电连接到该对电极。如此，至少一个发光元件ld可以设置在形成每个串联级的一对电极之间。
266.绝缘图案inp可以设置在发光元件ld的预定区域上。例如，绝缘图案inp可以暴露发光元件ld的第一端ep1和第二端ep2，并且仅部分地设置在发光元件ld的预定区域之上，预定区域包括发光元件ld的相应的中心区域。尽管绝缘图案inp以独立的图案形成在每个像素pxl的发射区域ema中，但是本公开不限于此。根据实施例，可以省略绝缘图案inp。在这种情况下，接触电极ce的相对端可以直接设置在与其相邻的发光元件ld的第一端ep1和第二端ep2上。
267.绝缘图案inp可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，绝缘图案inp可以包括各种有机/无机绝缘材料(包括氮化硅(sin
x
)、氧化硅(sio
x
)、氧化铝(al2o3)、光致抗蚀剂(pr)材料等)。绝缘图案inp的构成材料没有特别限制。
268.在发光元件ld的对准已经完成之后，在发光元件ld上形成绝缘图案inp，使得可以防止发光元件ld从对准位置移开。此外，在第一绝缘层ins1与发光元件ld之间存在空间的情况下，可以在形成绝缘图案inp的工艺期间用引入该空间中的绝缘材料填充该空间。因此，可以更稳定地支撑发光元件ld。这里，例如，取决于第一绝缘层ins1的材料，空间可以不被完全填充。例如，绝缘图案inp可以仅形成在发光元件ld之上，或者可以既形成在发光元件ld之上又形成在发光元件ld之下(或下方)。
269.发光元件ld的未覆盖有绝缘图案inp的相对端(即，第一端ep1和第二端ep2)可以
分别覆盖有接触电极ce。例如，相邻的接触电极ce的相应的一端可以在彼此间隔开的位置处设置在至少一个相邻的发光元件ld的第一端ep1和第二端ep2上，并且绝缘图案inp置于相邻的接触电极ce的相应的一端之间。
270.在实施例中，如图11a和图11b中所示，接触电极ce可以在基体层bsl的一个表面上同时形成在同一层上。因此，可以简化制造像素pxl和包括像素pxl的显示装置的工艺。
271.在实施例中，接触电极ce可以被分成多个组，并且在基体层bsl的一个表面上按组连续地形成在不同层上。例如，如图11c和图11d中所示，一对相邻的接触电极ce可以在基体层的一个表面上连续地形成在不同层上。附加的第三绝缘层ins3可以设置在一对接触电极ce之间。换句话说，接触电极ce的位置和相对设置关系可以以各种方式改变。
272.此外，接触电极ce可以设置在电极et之上以覆盖电极et的相应的暴露区域。例如，接触电极ce可以设置在相应的电极et的至少预定区域上，以与相应的电极et接触。因此，接触电极ce可以电连接到分别设置在其之上的电极et。电极et中的每个可以通过接触电极ce电连接到至少一个相邻发光元件ld的第一端ep1或第二端ep2。
273.在实施例中，接触电极ce可以由各种透明导电材料形成。例如，接触电极ce可以包括各种导电材料(例如，ito、izo和itzo)中的至少一种，并且可以是基本透明的或半透明的以满足预定透光率。因此，通过第一端ep1和第二端ep2从发光元件ld发射的光可以通过接触电极ce发射到显示装置外部。
274.第二绝缘层ins2可以设置在接触电极ce上。例如，第二绝缘层ins2可以形成和/或设置在显示区域da的整个表面上，以覆盖形成在每个发射区域ema中的堤图案bnk、电极et、发光元件ld、绝缘图案inp和接触电极ce。第二绝缘层ins2可以包括至少一个无机层和/或至少一个有机层。
275.在实施例中，第二绝缘层ins2可以包括具有多层结构的薄膜封装层。例如，第二绝缘层ins2可以由具有多层结构的薄膜封装层形成，多层结构包括至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层。这里，第二绝缘层ins2的构成材料和/或结构可以以各种方式改变。在一些实施例中，至少一个覆层oc和/或封装基底等还可以设置在第二绝缘层ins2之上。
276.在实施例中，第二绝缘层ins2和覆层oc各自可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第二绝缘层ins2和覆层oc各自可以包括各种公知的有机/无机绝缘材料。
277.图12a和图12b是各自示出根据本公开的实施例的像素pxl的剖视图，并且例如示出像素pxl的与图10的线ii-ii’对应的剖面的不同实施例。详细地，与图12a的实施例相比，在图12b的实施例中，可以改变一些对准线(例如，第一线li1至第三线li3)的位置。在图12a和图12b的实施例的描述中，同样的附图标记将用于表示与先前实施例的组件相似或相同的组件，并且将省略其详细说明。
278.参照图5至图12b，对准线和开关元件st可以设置在电路层pcl和/或显示层dpl中。例如，每个像素pxl的包括第一开关元件st1的开关元件st可以设置在电路层pcl中。每条对准线可以设置在电路层pcl或显示层dpl中。
279.在实施例中，如图12a中所示，第一控制线cli1与开关元件st一起可以设置在电路层pcl中。第一线li1至第三线li3与光源单元lsu的电极et一起可以设置在显示层dpl中。例
如，第一控制线cli1可以同时形成在与晶体管t的栅电极ge的层相同的层上，或者同时形成在与晶体管t的第一晶体管电极te1和第二晶体管电极te2的层相同的层上。第一控制线cli1可以形成在电路层pcl中的另一导电层上。
280.在实施例中，如图12b中所示，第一控制线cli1和第一线li1至第三线li3都可以设置在电路层pcl中。在实施例中，第一控制线cli1和第一线li1至第三线li3都可以设置在显示层dpl中。换句话说，对准线中的每条的位置可以根据实施例以各种方式改变。
281.电路层pcl可以包括通过第一接触孔ch1连接到每个像素pxl的第一电极et1的晶体管t(例如，包括第一晶体管t1的多个晶体管t)以及包括存储电容器cst的多个电路元件。此外，电路层pcl还可以包括形成每个开关单元swu的至少一个开关元件(例如，至少第一开关元件st1)。例如，电路层pcl可以包括像素pxl的包括第一开关元件st1的多个开关元件st。
282.存储电容器cst可以包括彼此叠置的第一电容器电极cet1和第二电容器电极cet2。在实施例中，第一电容器电极cet1和第二电容器电极cet2中的每个可以由单层或多层形成。此外，第一电容器电极cet1和第二电容器电极cet2中的至少一个可以设置在与第一晶体管t1的至少一个电极或半导体层scl的层相同的层上。
283.例如，第一电容器电极cet1可以由多层电极形成，多层电极包括设置在与第一晶体管t1的半导体层scl的层相同的层上的下电极le以及设置在与第一晶体管t1的第一晶体管电极te1和第二晶体管电极te2的层相同的层上并且电连接到下电极le的上电极ue。在实施例中，下电极le可以是掺杂有预定杂质的半导体图案。第二电容器电极cet2可以由单层电极形成，单层电极设置在与第一晶体管t1的栅电极的层相同的层上，并且与第一电容器电极cet1的下电极le和上电极ue叠置。在这种情况下，在形成第一晶体管t1等的步骤，可以与其同时形成存储电容器cst。
284.这里，本公开不限于此。第一电容器电极cet1和第二电容器电极cet2中的每个的结构和/或位置可以以各种方式改变。例如，在实施例中，第一电容器电极cet1和第二电容器电极cet2中的任何一个可以包括设置在与形成第一晶体管t1的电极(例如，栅电极ge以及第一晶体管电极te1和第二晶体管电极te2)和半导体层scl的层不同的层上的至少一层导电图案。
285.开关元件st可以具有彼此基本相同或相似的剖面结构。在实施例中，开关元件st可以具有与构成像素电路pxc的晶体管t的剖面结构基本相同或相似的剖面结构。例如，第一开关元件st1可以包括设置在与晶体管t的半导体层scl相同的层上的第一有源层act1。同样地，第二开关元件st2和第三开关元件st3可以分别包括设置在与晶体管t的半导体层scl相同的层上的第二有源层act2和第三有源层act3。
286.第一有源层act1可以与第一控制线cli1的预定区域叠置。第一控制线cli1的预定区域可以形成第一开关元件st1的栅电极。同样地，第二有源层act2和第三有源层act2可以与第一控制线cli1的其他预定区域叠置。第一控制线cli1的其他预定区域可以形成第二开关元件st2和第三开关元件st3的相应的栅电极。
287.第一有源层act1的预定区域可以经由至少一个接触孔等电连接到设置在显示层dpl中的第四电极et4。第一有源层act1的另一预定区域可以经由至少另一接触孔等连接到设置在显示层dpl中的第一线li1。
288.在实施例中，如图12a中所示，第一有源层act1的不同预定区域可以经由相应的桥接图案brp分别连接到第四电极et4和第一线li1。在实施例中，如图12b中所示，第一有源层act1的预定区域可以经由桥接图案brp连接到第四电极et4，并且第一有源层act1的另一预定区域可以直接连接到第一线li1。在实施例中，桥接图案brp可以设置在与第一晶体管te1和第二晶体管te2的层相同的层上，并且桥接图案brp的位置可以以各种方式改变。
289.同样地，第二有源层act2和第三有源层act3可以通过至少一个桥接图案brp或不通过至少一个桥接图案brp分别连接在第三电极et3与第二线li2之间以及第一电极et1与第三线li3之间。换句话说，每个开关元件st与每个电极et和对应于开关元件st的对准线之间的连接结构可以以各种方式改变。
290.图13至图18是各自示出根据本公开的实施例的显示区域da的平面图，并且例如示出与对准线和像素pxl的相互布置结构有关的不同实施例。在实施例中，图13示出根据图9a的实施例的包括像素pxl的显示区域da的预定区域，并且图14至图18示出图13的实施例的修改。本公开的每个实施例可以单独实现，或者与至少另一实施例组合以进行实施例的各种组合，并且像素pxl的结构可以以如上述各种实施例中所描述的各种方式改变。在图13至图18的实施例的以下描述中，将省略与上述实施例的配置相似或相同的配置(例如，每个像素pxl的结构)的详细说明。
291.参照图5至图13，显示区域da可以包括各自包括多个像素pxl的多条水平线。显示区域da可以具有其中对于每条水平线重复相同的结构的结构。
292.例如，像素pxl可以具有基本相同的结构，并且在第一方向dr1和第二方向dr2上规则地布置。对准线可以设置在每条水平线上。在使发光元件ld对准的对准步骤，被供应有相同信号的对准线可以在显示区域da的内部和/或外部彼此连接。例如，重复设置在相应的水平线上的第一控制线cli1可以在显示区域da的内部和/或外部彼此连接。同样地，在重复设置在相应的水平线上的第一线li1、第二线li2和第三线li3之中，被供应有相同信号的线可以彼此连接。
293.每条对准线可以共同连接到多个像素pxl。例如，设置在每条水平线上的第一控制线cli1、第一线li1、第二线li2和第三线li3中的每条可以共同连接到至少一条水平线的像素pxl。
294.在实施例中，对准线可以设置为与形成每个像素pxl的光源单元lsu的第一电极et1至第四电极et4的预定端(例如，上端)相邻。例如，对准线可以布置为连续地在第二方向dr2上与第一电极et1至第四电极et4的预定端彼此间隔开。对准线中的每条可以沿布置每条水平线的像素pxl所沿的第一方向dr1延伸，并且可以共同连接到对应的水平线的像素pxl。
295.参照图14，每个第三开关元件st3可以连接在相邻的连接电极cnl与第一电极et1之间。例如，如图7c的实施例中所示，在每个第三开关元件st3连接在第一电极et1与第二电极et2之间的情况下，可以省略图13的实施例中示出的第三线li3等。第三开关元件st3可以连接到任何一个相邻的连接电极cnl(例如，连接到前一水平线的像素pxl的连接电极cnl或连接到对应的水平线的像素pxl的连接电极cnl)，或者可以连接到相邻的像素pxl的第二电极et2(例如，设置在前一水平线上的像素pxl的第二电极et2或对应的像素pxl的第二电极et2)。在实施例中，设置在显示区域da中的像素pxl的第二电极et2可以通过相应的连接电
极cnl彼此连接。水平线的相应的连接电极cnl可以在显示区域da的内部和/或外部彼此连接。
296.参照图15，与图13的实施例相比，可以省略第三开关元件st3和与第三开关元件st3连接的第三线li3。例如，如图7e和图9c的实施例中所示，在通过设置在每个像素电路pxc中的预定晶体管(例如，第七晶体管t7)将预定对准信号(例如，第四对准信号as4)施加到第一电极et1的情况下，可以不形成第三开关元件st3和与第三开关元件st3连接的第三线li3。
297.参照图16，一对连续的水平线可以具有彼此对称的结构。例如，连接到任何一条水平线(例如，每条第奇数水平线)的像素pxl的对准线(例如，第一控制线cli1以及第一线li1至第三线li3)可以被设置为与连接到后一水平线(例如，每条第偶数水平线)的像素pxl的对准线相对，并且任何一条水平线的像素pxl和后一水平线的像素pxl置于其间。
298.此外，包括在一对水平线中的开关元件st可以具有彼此对称的形状和/或结构。例如，包括在任何一条水平线的像素pxl中的第一开关元件st1可以具有与包括在后一水平线中的第一开关元件st1对称的形状。
299.在实施例中，包括在一对水平线中的像素pxl也可以具有对称的形状和/或结构。例如，包括在任何一条水平线的像素pxl中的第一电极et1、第二电极et2和中间电极(例如，第三电极et3和第四电极et4)可以具有与包括在后一水平线的像素pxl中的第一电极et1、第二电极et2和中间电极对称的形状。在实施例中，即使与一对水平线对应的对准线和开关元件st具有对称形状，像素pxl也可以具有在每条水平线上相同地重复的形状和/或结构。
300.在实施例中，在包括在一对水平线中的像素pxl具有彼此对称的形状和/或结构的情况下，仅一个连接电极cnl可以设置在该对水平线之间，并且包括在一对水平线中的像素pxl可以共享一个连接电极cnl。在实施例中，在包括在一对水平线中的像素pxl具有彼此对称的形状和/或结构的情况下，可以单独形成与每条水平线的像素pxl对应的每个连接电极cnl。
301.参照图17，连接到至少一条水平线的像素pxl的对准线可以被分开并且设置在水平线的像素pxl的不同侧上。例如，第奇数水平线的第一控制线cli1、第一线li1和第三线li3可以设置为与第一电极et1至第四电极et4的第一端(例如，上端)相邻。第二线li2可以设置为与第一电极et1至第四电极et4的第二端(例如，下端)相邻。此外，第二控制线cli2可以设置在第二线li2附近。例如，第二控制线cli2与第二线li2一起可以设置为与第一电极et1至第四电极et4的第二端(例如，下端)相邻。在这种情况下，第二开关元件st2的第二有源层act2可以与第二控制线cli2部分叠置，并且电连接在第三电极et3与第二线li2之间。
302.在实施例中，第二控制线cli2可以被供应有与第一控制线cli1的信号相同的信号(例如，相同的开关控制信号sws)。例如，第二控制线cli2可以在显示区域da的内部和/或外部连接到第一控制线cli1。在这种情况下，第二开关元件st2可以与第一开关元件st1和第三开关元件st3同时导通。
303.此外，设置在一对连续的水平线上的像素pxl可以共享至少一条对准线。例如，设置在第二水平线上的像素pxl可以与设置在第一水平线上的像素pxl共享第二控制线cli2和第二线li2。另外，设置在第二水平线上的像素pxl可以与设置在第三水平线上的像素pxl共享第一控制线cli1、第一线li1和第三线li3。
304.根据前述实施例，对准线可以更高效地设置在显示区域da中。此外，可以防止或减轻可能在对准线之间发生的耦合效应。例如，在假设在对准步骤将被设定为交流信号的预定对准信号分别施加到第三电极et3和第四电极et4并且将被设定为直流信号的预定对准信号分别施加到第一电极et1和第二电极et2的情况下，如果用于将相应的对准信号传输到第三电极et3和第四电极et4的第一线li1和第二线li2被分开并且设置在像素pxl的相应的不同侧上，则在对准线之间可能发生的耦合效应可以被最小化。因此，可以将对准信号可靠地供应到相应的电极et，使得可以制造高质量的像素pxl和包括像素pxl的显示装置。
305.参照图18，上述实施例中的至少两个实施例可以彼此组合。例如，在图15的实施例和图17的实施例的组合中，可以去除第三开关元件st3和与第三开关元件st3连接的第三线li3，并且可以将连接到至少一条水平线的像素pxl的对准线分开并且设置在水平线的像素pxl的不同侧上。另外，上述各种实施例中的每个可以单独实现，或者与至少另一实施例组合以进行实施例的各种组合。
306.将示意性地描述根据本公开的各种实施例的制造像素pxl和包括像素pxl的显示装置的方法。首先，在每个像素区域(或者每个像素区域及其外围区域)中形成形成像素电路pxc的电路元件、开关元件st、对准线(例如，第一控制线cli1和第一线li1至第三线li3)和/或光源单元lsu的电极et。例如，在通过在基体层bsl上在每个像素区域中形成像素电路pxc、开关元件st和各种线来形成电路层pcl之后，可以在电路层pcl上形成电极et。在实施例中，可以在形成电路层pcl的步骤和/或形成电极et的步骤形成对准线。在实施例中，在形成电极et之后，可以在电极et上选择性地形成第一绝缘层ins1。
307.此后，将多个发光元件ld供应到其中形成有电极et的每个发射区域ema。此后，驱动开关元件st，使得相应的对准信号供应到电极et。在实施例中，在已经供应发光元件ld之后，可以连续地供应每个对准信号达预定时间或更长时间。因此，可以在电极et之间形成电场，使得发光元件ld可以在电极et之间对准。在实施例中，在对准发光元件ld之后，可以在发光元件ld上选择性地形成第一绝缘图案inp。
308.此后，在电极et之间电连接发光元件ld。例如，当在电极et以及发光元件ld的第一端ep1和第二端ep2上形成相应的接触电极ce时，发光元件ld可以电连接在电极et之间。在实施例中，在形成接触电极ce之后，可以在显示区域da的整个表面上形成第二绝缘层ins2和/或覆层oc。
309.在根据本公开的上述各种实施例的像素pxl、包括像素pxl的显示装置以及制造显示装置的方法中，可以在设置在每个像素pxl的光源单元lsu中的至少一个电极et和与其对应的预定对准线之间设置开关元件st。根据需要，驱动开关元件st，使得至少一个电极et选择性地连接到每条对准线。因此，在对准发光元件ld的步骤，可以将期望的对准信号可靠地传输到像素pxl。当实际使用显示装置时，开关元件st可以保持截止，使得像素pxl可以与对应的对准线隔离。根据本公开的实施例，可以省略用于将对准线分离的蚀刻工艺(例如，掩模工艺)。因此，可以进一步简化制造显示装置的工艺。
310.虽然通过详细的实施例描述了本公开的范围，但是应注意的是，上述实施例仅仅是描述性的，而不应被认为是限制性的。本领域技术人员应理解的是，在不脱离如由权利要求限定的公开的范围的情况下，可以在此进行各种改变、替换和更改。
311.本公开的范围不受本说明书的详细描述限制，并且应由所附权利要求限定。此外，
从权利要求及其等同物的含义和范围导出的本公开的所有改变或修改应被解释为包括在本公开的范围内。