半导体装置的制作方法

1.本公开涉及半导体装置。


背景技术：

2.以往，已知具有mosfet(metal oxide semiconductor field effect transistor)、igbt(insulated gate bipolar transistor)等电力用半导体元件的半导体装置。例如，在专利文献1中公开了具有串联连接的2个半导体元件的半导体装置。这样的半导体装置例如安装于电子设备等的电路基板，用于电源电路(例如dc/dc转换器、逆变器等)、马达驱动电路等。
3.现有技术文献
4.专利文献
5.专利文献1：日本特开2009-158787号公报


技术实现要素：

6.发明要解决的课题
7.近年来，随着电子设备的节能化和高性能化，要求半导体装置降低消耗电力、提高开关动作的响应性等。在实现消耗电力的降低、开关动作的响应性的提高方面，降低电感是有效的。
8.本公开是鉴于上述情况而完成的，其目的在于提供一种实现了电感的降低的半导体装置。
9.用于解决课题的手段
10.本公开的半导体装置具有：第一半导体元件，其具有第一电极、第二电极以及第三电极，通过输入到所述第三电极的第一驱动信号，对所述第一电极以及所述第二电极间进行接通断开控制；第二半导体元件，其具有第四电极、第五电极以及第六电极，通过输入到所述第六电极的第二驱动信号，对所述第四电极以及所述第五电极间进行接通断开控制；第一金属部件，其搭载了所述第一半导体元件；第二金属部件，其与所述第一金属部件分离，搭载了所述第二半导体元件；以及导通基板，其包含第一布线层、第二布线层以及第一绝缘层，所述第一布线层和所述第二布线层隔着所述第一绝缘层而层叠，所述第一布线层包含与所述第一电极导通的第一电力端子部，所述第二布线层包含与所述第五电极导通的第二电力端子部，在所述导通基板的厚度方向即第一方向上观察时，所述第一电力端子部、所述第二电力端子部、所述第一绝缘层相互重叠，关于所述导通基板，在所述第一方向上观察时包围所述第一半导体元件和所述第二半导体元件，且，在所述第一方向上观察时在所述第一金属部件与所述第二金属部件之间重叠。
11.发明效果
12.根据本公开的半导体装置，能够降低电感。
附图说明
13.图1是表示第一实施方式的半导体装置的立体图。
14.图2是在图1的立体图中省略了树脂部件的图。
15.图3是表示第一实施方式的半导体装置的俯视图。
16.图4是表示第一实施方式的半导体装置的仰视图。
17.图5是沿着图3的v-v线的剖视图。
18.图6是第一实施方式的导通基板的分解立体图。
19.图7是表示第一实施方式的导通基板的多个布线层之一的俯视图。
20.图8是表示第一实施方式的导通基板的多个布线层之一的俯视图。
21.图9是表示第一实施方式的导通基板的多个布线层之一的俯视图。
22.图10是表示第二实施方式的半导体装置的立体图，是省略了树脂部件的图。
23.图11是表示第二实施方式的半导体装置的俯视图。
24.图12是表示第二实施方式的半导体装置的仰视图。
25.图13是沿着图11的xiii-xiii线的剖视图。
26.图14是第二实施方式的导通基板的分解立体图。
27.图15是表示第二实施方式的导通基板的多个布线层之一的俯视图。
28.图16是表示第二实施方式的导通基板的多个布线层之一的俯视图。
29.图17是表示第二实施方式的导通基板的多个布线层之一的俯视图。
具体实施方式
30.以下，参照附图对本公开的半导体装置的优选实施方式进行说明。此外，对相同或者类似的结构要素标注相同的符号，省略其说明。
31.图1～图9是用于对第一实施方式的半导体装置a1进行说明的图。半导体装置a1具有：多个半导体元件1、多个半导体元件2、多个金属部件31、32、绝缘基板33、导通基板4、一对信号端子51a、51b、一对检测端子52a、52b、多个虚设(dummy)端子53、多个连接部件6a～6j以及树脂部件7。
32.图1是表示半导体装置a1的立体图。图2是在图1的立体图中省略了树脂部件7的图。图3是表示半导体装置a1的俯视图，用虚拟线(两点划线)表示树脂部件7。图4是表示半导体装置a1的仰视图。图5是沿着图3所示的v-v线的剖视图。在图5中，省略了连接部件6a～6j。图6～图9是表示导通基板4的详细结构的图。
33.为了便于说明，将相互正交的3个方向定义为x方向、y方向、z方向。z方向是半导体装置a1的厚度方向。x方向是半导体装置a1的俯视图(参照图3)中的左右方向。y方向是半导体装置a1的俯视图(参照图3)中的上下方向。另外，将x方向的一方设为x1方向，将x方向的另一方设为x2方向。同样地，将y方向的一方设为y1方向，将y方向的另一方设为y2方向，将z方向的一方设为z1方向，将z方向的另一方设为z2方向。在以下的说明中，“俯视”是指在z方向上观察。z方向相当于请求专利保护技术方案中记载的“第一方向”，y方向相当于请求专利保护技术方案中记载的“第二方向”。
34.半导体装置a1例如是马达的驱动源、各种电子设备的逆变器装置、以及各种电子设备的dc/dc转换器等所使用的电力转换装置(功率模块)。半导体装置a1例如构成半桥型
的开关电路。
35.多个半导体元件1、2分别例如是mosfet。各半导体元件1、2不限于mosfet，也可以是包含misfet(metal-insulator-semiconductor fet)的场效应晶体管、或者包含igbt的双极晶体管等开关元件。各半导体元件1、2可以是n沟道型的mosfet，也可以是p沟道型。各半导体元件1、2使用以sic(碳化硅)为主的半导体材料而构成。该半导体材料不限于sic，也可以是si(硅)、gaas(砷化镓)、gan(氮化镓)或者ga2o3(氧化镓)等。
36.如图5所示，多个半导体元件1分别具有元件主面1a和元件背面1b。元件主面1a和元件背面1b在z方向上相互分离，元件主面1a朝向z2方向，元件背面1b朝向z1方向。元件背面1b与金属部件31对置。
37.如图3以及图5所示，各半导体元件1具有：漏极电极11、源极电极12、栅极电极13以及绝缘膜14。
38.如图3以及图5所示，漏极电极11在各半导体元件1中配置于元件背面1b侧，从元件背面1b露出。漏极电极11相当于请求专利保护技术方案中记载的“第一电极”。
39.如图3所示，源极电极12在各半导体元件1中配置于元件主面1a侧，从元件主面1a露出。源极电极12为1个以上的区域从元件主面1a露出的结构，在图3中，示出了2个区域露出的情况。源极电极12相当于请求专利保护技术方案中记载的“第二电极”。
40.如图3以及图5所示，栅极电极13在各半导体元件1中配置于元件主面1a侧，从元件主面1a露出。栅极电极13被输入用于驱动各半导体元件1的驱动信号(电压信号)。该驱动信号相当于请求专利保护技术方案中记载的“第一驱动信号”。在俯视图中，栅极电极13的大小比分割为2个的源极电极12的1个部分的大小小。栅极电极13相当于请求专利保护技术方案中记载的“第三电极”。
41.如图3所示，绝缘膜14在各半导体元件1中配置于元件主面1a侧，从元件主面1a露出。绝缘膜14在俯视图中分别包围源极电极12以及栅极电极13。绝缘膜14将源极电极12与栅极电极13绝缘。绝缘膜14例如是依次层叠了sio2(二氧化硅)层、sin4(氮化硅)层、聚苯并噁唑(polybenzoxazole)层而成的，聚苯并噁唑层是各半导体元件1的元件主面1a侧的表层。此外，在绝缘膜14中，也可以代替聚苯并噁唑层而为聚酰亚胺(polyimide)层。
42.各半导体元件1通过输入到栅极电极13的驱动信号，对漏极电极11-源极电极12间进行接通断开控制。半导体元件1相当于请求专利保护技术方案中记载的“第一半导体元件”。
43.如图5所示，多个半导体元件2分别具有元件主面2a和元件背面2b。元件主面2a和元件背面2b在z方向上相互分离，元件主面2a朝向z2方向，元件背面2b朝向z1方向。元件背面2b与金属部件32对置。
44.如图3以及图5所示，各半导体元件2具有：漏极电极21、源极电极22、栅极电极23以及绝缘膜24。
45.如图3以及图5所示，漏极电极21在各半导体元件2中配置于元件背面2b侧，从元件背面2b露出。漏极电极21相当于请求专利保护技术方案中记载的“第四电极”。
46.如图3所示，源极电极22在各半导体元件2中配置于元件主面2a侧，从元件主面2a露出。源极电极22为1个以上的区域从元件主面2a露出的结构，在图3中，示出了2个区域露出的情况。源极电极22相当于请求专利保护技术方案中记载的“第五电极”。
47.如图3以及图5所示，栅极电极23在各半导体元件2中配置于元件主面2a侧，从元件主面2a露出。栅极电极23被输入用于驱动各半导体元件2的驱动信号(电压信号)。该驱动信号相当于请求专利保护技术方案中记载的“第二驱动信号”。在俯视图中，栅极电极23的大小比分割为2个的源极电极22的1个部分的大小小。栅极电极23相当于请求专利保护技术方案中记载的“第六电极”。
48.如图3所示，绝缘膜24在各半导体元件2中配置于元件主面2a侧，从元件主面2a露出。绝缘膜24在俯视图中分别包围源极电极22以及栅极电极23。绝缘膜24将源极电极22与栅极电极23绝缘。绝缘膜24例如是依次层叠了sio2(二氧化硅)层、sin4(氮化硅)层、聚苯并噁唑层而成的，聚苯并噁唑层是各半导体元件2的元件主面2a侧的表层。此外，在绝缘膜24中，也可以代替聚苯并噁唑层而为聚酰亚胺层。
49.各半导体元件2通过输入到栅极电极23的驱动信号，对漏极电极21-源极电极22间进行接通断开控制。半导体元件2相当于请求专利保护技术方案中记载的“第二半导体元件”。
50.半导体装置a1如上所述构成半桥型的开关电路，多个半导体元件1构成该开关电路中的上臂电路，多个半导体元件2构成该开关电路中的下臂电路。如图2以及图3所示，半导体装置a1包含3个半导体元件1以及3个半导体元件2。半导体元件1、2的个数不限于本结构，能够根据半导体装置a1所要求的性能而自由地设定。
51.多个金属部件31分别是柱状的导电部件。在本实施方式中，各金属部件31的与z方向正交的截面为大致圆形。即，各金属部件31为圆柱状。此外，上述截面不限于大致圆形，也可以是大致椭圆形、大致多边形。如图3所示，在俯视图中的各金属部件31的周缘形成有多个凹部。此外，该凹部的数量没有特别限定。各金属部件31的结构材料例如为cu或cu合金。各金属部件31嵌入导通基板4(后述的贯通孔43a)，在z方向上贯通导通基板4。多个半导体元件1分别逐个搭载于各金属部件31。在俯视图中，各半导体元件1与各金属部件31重叠。金属部件31相当于请求专利保护技术方案中记载的“第一金属部件”。
52.多个金属部件32分别是柱状的导电部件。在本实施方式中，关于各金属部件32，与z方向正交的截面为大致圆形。即，各金属部件32为圆柱状。此外，上述截面不限于大致圆形，也可以是大致椭圆形、大致多边形。如图3所示，在俯视图中的各金属部件32的周缘形成有多个凹部。此外，凹部的数量没有特别限定。各金属部件32的结构材料例如为cu或cu合金。各金属部件32嵌入导通基板4(后述的贯通孔43b)，在z方向上贯通导通基板4。多个半导体元件2分别逐个搭载于各金属部件32。在俯视图中，各半导体元件2与各金属部件32重叠。金属部件32相当于请求专利保护技术方案中记载的“第二金属部件”。
53.如图2、图3以及图5所示，绝缘基板33配置有多个金属部件31、32以及导通基板4。绝缘基板33的结构材料例如是热导电性优异的陶瓷。作为这样的陶瓷，例如列举aln(氮化铝)。在本实施方式中，绝缘基板33在俯视图中为矩形形状。此外，绝缘基板33的结构不限于图2以及图3～图5所示的示例，能够根据半导体装置a1的产品规格等而适当变更形状、大小以及个数等。
54.如图5所示，各绝缘基板33具有基板主面33a和基板背面33b。基板主面33a与基板背面33b在z方向上分离。基板主面33a朝向z2方向，基板背面33b朝向z1方向。如图4以及图5所示，基板背面33b从树脂部件7露出。基板背面33b例如与未图示的散热器等冷却器连接。
55.导通基板4构成半导体装置a1中的内部布线。如图4所示，导通基板4配置在绝缘基板33的基板主面33a上，通过接合材料(省略图示)与绝缘基板33接合。该接合材料可以由导电性材料构成，也可以由绝缘性材料构成。如图3所示，导通基板4在俯视图中包围各半导体元件1、2，且在俯视图中位于各金属部件31与各金属部件32之间。如图4所示，关于导通基板4，在x方向上观察时不与各半导体元件1、2重叠，且在x方向上观察时不与各金属部件31、32重叠。另外，关于导通基板4，在y方向上观察时不与各半导体元件1、2重叠，且在y方向上观察时不与各金属部件31、32重叠。
56.导通基板4是多个布线层和多个绝缘层在z方向上交替层叠而成的层叠基板。在本实施方式中，导通基板4包含3个布线层411、412、413以及2个绝缘层421、422。此外，布线层的层数以及绝缘层的层数不限于上述的层数，能够根据半导体装置a1的产品规格而适当变更。
57.导通基板4的层叠构造例如如图6～图9所示那样构成。图6是导通基板4的分解立体图。为了便于理解，在图6中一并图示了各半导体元件1、2以及各金属部件31、32。图7是表示布线层411的俯视图。图8是表示布线层412的俯视图。图9是表示布线层413的俯视图。在图7～图9中，省略了插通部件44a、44b。
58.如图5以及图6所示，布线层411是导通基板4中的z2方向侧的表层。布线层413是导通基板4中的z1方向侧的表层。布线层412在z方向上位于布线层411与布线层413之间。另外，如图5以及图6所示，绝缘层421在z方向上介于布线层411与布线层412之间，将它们绝缘。绝缘层422介于布线层412与布线层413之间，将它们绝缘。在本实施方式中，布线层411相当于请求专利保护技术方案中记载的“第一布线层”，布线层412相当于请求专利保护技术方案中记载的“第二布线层”，布线层413相当于请求专利保护技术方案中记载的“第三布线层”。另外，绝缘层421相当于请求专利保护技术方案中记载的“第一绝缘层”，绝缘层422相当于请求专利保护技术方案中记载的“第二绝缘层”。
59.如图7所示，布线层411包含多个导体部41a～41l以及绝缘部41x。多个导体部41a～41l相互分离地配置，且通过绝缘部41x而绝缘。各导体部41a～41l与绝缘部41x的z方向尺寸大致相同，在z方向上位于大致相同的位置。此外，也可以不在布线层411设置绝缘部41x。但是，为了抑制各导体部41a～41l的意外的短路，优选设置绝缘部41x。
60.如图8所示，布线层412包含多个导体部41m～41p以及绝缘部41y。多个导体部41m～41p相互分离地配置，且通过绝缘部41y而绝缘。各导体部41m～41p与绝缘部41y的z方向尺寸大致相同，在z方向上位于大致相同的位置。此外，也可以不在布线层412设置绝缘部41y。但是，为了抑制各导体部41m～41p的意外的短路，优选设置绝缘部41y。
61.如图9所示，布线层413包含多个导体部41q～41w以及绝缘部41z。多个导体部41q～41w相互分离地配置，且通过绝缘部41z而绝缘。各导体部41q～41w与绝缘部41z的z方向尺寸大致相同，在z方向上位于大致相同的位置。此外，也可以不在布线层413设置绝缘部41z。但是，为了抑制各导体部41q～41w的意外的短路，优选设置绝缘部41z。
62.各导体部41a～41w例如是由包含cu(铜)的金属构成的板状部件(厚铜板)。各绝缘部41x～41z以及绝缘层421、422例如由预浸料(prepreg)构成。各导体部41a～41w的z方向尺寸彼此大致相同。各导体部41a～41w的z方向尺寸例如比125μm(一般的印刷基板中的布线图案的厚度(cu厚))大。优选的是，各导体部41a～41w的z方向尺寸比各半导体元件1、2的
z方向尺寸大，且比各绝缘层421、422的z方向尺寸大。即，各布线层411、412、413的z方向尺寸比各半导体元件1、2的z方向尺寸大，且比各绝缘层421、422的z方向尺寸大。此外，各导体部41a～41w的z方向尺寸也可以为各绝缘层421、422的z方向尺寸以下。
63.此外，导通基板4的结构不限于图6～图9所示的示例，多个导体部41a～41w能够根据半导体装置a1的规格而适当变更形状、大小、配置等。
64.如图1～图5所示，导通基板4包含3个电力端子部401、402、403。各电力端子部401、402、403是从树脂部件7露出的部分，是半导体装置a1中的外部端子。如图3所示，2个电力端子部401、402在俯视图中从树脂部件7向x2方向突出，如图3所示，电力端子部403在俯视图中从树脂部件7向x1方向突出。2个电力端子部401、402和电力端子部403在x方向上隔着树脂部件7而相互配置在相反侧。
65.如图7所示，电力端子部401是导体部41a(布线层411)的一部分。电力端子部401是导体部41a中的从树脂部件7向x2方向突出的部分。如图8所示，电力端子部402是导体部41m(布线层412)的一部分。电力端子部402是导体部41m中的从树脂部件7向x2方向突出的部分。如图7所示，电力端子部403是导体部41b(布线层411)的一部分。电力端子部403是导体部41b中的从树脂部件7向x1方向突出的部分。2个电力端子部401、402在俯视图中相互重合。
66.如图5以及图6所示，在z方向上，绝缘层421介于电力端子部401与电力端子部402之间。电力端子部401的z2方向侧的表面露出到半导体装置a1的外部，电力端子部401的z1方向侧的表面与绝缘层421相接。电力端子部402的z2方向侧的表面与绝缘层421相接，电力端子部402的z1方向侧的表面露出到半导体装置a1的外部。
67.在2个电力端子部401、402之间例如连接直流电源，从该直流电源施加电源电压(直流电压)。电力端子部401是与直流电源的正极侧的端子连接的p端子，电力端子部402是与直流电源的负极侧的端子连接的n端子。从2个电力端子部401、402输入的直流电压通过各半导体元件1、2的各开关动作而转换为交流电压。该交流电压施加于电力端子部403。电力端子部403是输出转换后的交流电压的输出端子(out端子)。电力端子部401相当于请求专利保护技术方案中记载的“第一电力端子部”，电力端子部402相当于请求专利保护技术方案中记载的“第二电力端子部”，电力端子部403相当于请求专利保护技术方案中记载的“第三电力端子部”。
68.如图6～图9所示，在导通基板4形成有多个贯通孔43a～43l。多个贯通孔43a～43l分别在导通基板4的厚度方向(z方向)上贯通导通基板4。即，各贯通孔43a～43l在z方向上贯通布线层411、412、413以及绝缘层421、422。另外，如图6～图9所示，导通基板4包含多个插通部件44a、44b以及多个贯通电极45a～45h。
69.多个贯通孔43a分别在z方向上贯通布线层411的导体部41a、布线层412的导体部41m以及布线层413的导体部41q。多个金属部件31分别逐个插通到多个贯通孔43a的每一个中。各金属部件31例如基于压入而插通(嵌入)各贯通孔43a。在本实施方式中，贯通孔43a相当于请求专利保护技术方案中记载的“第一贯通孔”。
70.如图6～图9所示，各贯通孔43a在俯视图中例如为大致圆形形状。如图6～图9所示，在各贯通孔43a的内表面形成有多个凹部。在本实施方式中，各贯通孔43a的除了该多个凹部以外的圆形部分的直径与各金属部件31的除了上述凹部以外的圆形部分的直径大致
相同或者较大。各贯通孔43a在俯视图中比各半导体元件1大，与各半导体元件1全部重叠。
71.如图3所示，在各金属部件31插通于各贯通孔43a的状态下，由形成于各贯通孔43a的内表面的多个凹部和形成于各金属部件31的侧方表面的多个凹部形成多个非接触空间491。在图3所示的示例中，各非接触空间491是与z方向正交的截面为圆形的圆柱状。在各非接触空间491中例如填充有焊料。这样设置非接触空间491，向该非接触空间491填充焊料，由此，提高导通基板4与各金属部件31的接合强度，并且实现各金属部件31与各布线层411～413的导通。另外，在设计上，若各金属部件31与各贯通孔43a的俯视图中的直径相同，则在除了上述各凹部以外的部分不产生间隙，但实际上因制造误差而能够形成微细的间隙。另外，即使在为了使金属部件31的插通变得容易而使贯通孔43a的俯视直径比金属部件31的俯视直径大的情况下，也能够形成微细的间隙。该微小的间隙是接合强度的降低以及导通不良的原因。然而，设置非接触空间491，向该非接触空间491填充焊料，由此，在向非接触空间491填充焊料时，焊料也流入到上述间隙中。由此，该焊料填充该间隙，能够抑制各金属部件31与各布线层411～413(导通基板4)的接合强度的降低以及导通不良。
72.多个贯通孔43b分别在z方向上贯通布线层411的导体部41b、布线层412的导体部41n以及布线层413的导体部41r。多个金属部件32分别逐个插通到多个贯通孔43b的每一个中。各金属部件32例如基于压入而插通(嵌入)各贯通孔43b。在本实施方式中，贯通孔43b相当于请求专利保护技术方案中记载的“第二贯通孔”。
73.如图6～图9所示，各贯通孔43b在俯视图中例如为大致圆形形状。如图6～图9所示，在各贯通孔43b的内表面形成有凹部。在本实施方式中，各贯通孔43b的除了该凹部以外的圆形部分的直径与各金属部件32的除了上述凹部以外的圆形部分的直径大致相同或者较大。各贯通孔43b在俯视图中比各半导体元件2大，与各半导体元件2全部重叠。
74.如图3所示，在各金属部件32插通于各贯通孔43b的状态下，由形成于各贯通孔43b的内表面的多个凹部和形成于各金属部件32的侧方表面的多个凹部形成多个非接触空间492。在图3所示的示例中，各非接触空间492是与z方向正交的截面为圆形的圆柱状。在各非接触空间492中例如填充有焊料。这样设置非接触空间492，向该非接触空间492填充焊料，由此，与上述非接触空间491一样，提高导通基板4与各金属部件32的接合强度，并且实现各金属部件32与各布线层411～413的导通。
75.多个贯通孔43c分别在z方向上贯通布线层411的导体部41c、布线层412的导体部41p以及布线层413的导体部41r。
76.多个贯通孔43d分别在z方向上贯通布线层411的导体部41d、布线层412的导体部41m以及布线层413的导体部41w。
77.多个贯通孔43e分别在z方向上贯通布线层411的各导体部41e、布线层412的绝缘部41y以及布线层413的导体部41s。
78.多个贯通孔43f分别在z方向上贯通布线层411的各导体部41f、布线层412的绝缘部41y以及布线层413的导体部41t。
79.多个贯通孔43g分别在z方向上贯通布线层411的导体部41g、布线层412的绝缘部41y以及布线层413的导体部41u。
80.多个贯通孔43h分别在z方向上贯通布线层411的导体部41h、布线层412的绝缘部41y以及布线层413的导体部41v。
81.贯通孔43i在z方向上贯通布线层411的导体部41i、布线层412的绝缘部41y以及布线层413的导体部41s。
82.贯通孔43j在z方向上贯通布线层411的导体部41j、布线层412的绝缘部41y以及布线层413的导体部41t。
83.贯通孔43k在z方向上贯通布线层411的导体部41k、布线层412的绝缘部41y以及布线层413的导体部41u。
84.贯通孔43l在z方向上贯通布线层411的导体部41l、布线层412的绝缘部41y以及布线层413的导体部41v。
85.如图7～图9所示，在导通基板4中，各贯通孔43a、43b的俯视面积比各贯通孔43c、43d的俯视面积大。另外，各贯通孔43c、43d的俯视面积比各贯通孔43e～43l的俯视面积大。
86.多个插通部件44a、44b分别由导电性材料构成，例如为cu或cu合金。多个插通部件44a、44b分别是柱状的导电部件。在本实施方式中，各插通部件44a、44b的与z方向正交的截面为大致圆形。即，各插通部件44a、44b为圆柱状。此外，上述截面不限于大致圆形，也可以是大致椭圆形、大致多边形。如图3以及图6所示，在俯视图中的各插通部件44a、44b的周缘形成有多个凹部。各插通部件44a的俯视面积比各金属部件31、32的俯视面积小，且比各贯通电极45a～45h的俯视面积大。
87.多个插通部件44a分别逐个插通于多个贯通孔43c。各插通部件44a例如基于压入而插通(嵌入)各贯通孔43c。插通部件44a使导体部41c(布线层411)、导体部41p(布线层412)以及导体部41r(布线层413)相互导通。
88.如图3所示，在各插通部件44a插通于各贯通孔43c的状态下，由形成于各贯通孔43c的内表面的多个凹部和形成于各插通部件44a的侧方表面的多个凹部形成多个非接触空间493。在图3所示的示例中，各非接触空间493是与z方向正交的截面为圆形的圆柱状。在各非接触空间493中例如填充有焊料。这样设置非接触空间493，向该非接触空间493填充焊料，由此，与上述非接触空间491、492一样，提高导通基板4与各插通部件44a的接合强度，并且实现各插通部件44a与各布线层411～413的导通。
89.多个插通部件44b分别逐个插通于多个贯通孔43d。各插通部件44b例如基于压入而插通(嵌入)各贯通孔43d。各插通部件44b使导体部41d(布线层411)、导体部41m(布线层412)以及导体部41w(布线层413)相互导通。
90.如图3所示，在各插通部件44b插通于各贯通孔43d的状态下，由形成于各贯通孔43d的内表面的多个凹部和形成于各插通部件44b的侧方表面的多个凹部形成多个非接触空间494。在图3所示的示例中，各非接触空间494是与z方向正交的截面为圆形的圆柱状。在各非接触空间494中例如填充有焊料。这样设置非接触空间494，向该非接触空间494填充焊料，由此，与上述非接触空间491、492、493一样，提高导通基板4与各插通部件44b的接合强度，并且实现各插通部件44b与各布线层411～413的导通。
91.多个贯通电极45a～45l分别由导电性材料构成，例如为cu或cu合金。各贯通电极45a～45l的俯视面积比各插通部件44a、44b的俯视面积小。
92.多个贯通电极45a分别逐个填充于多个贯通孔43e。各贯通电极45a也可以不是填充于各贯通孔43e的电极，而是覆盖各贯通孔43e的内表面的筒状的电极。各贯通电极45a使导体部41e(布线层411)与导体部41s(布线层413)相互导通。
93.多个贯通电极45b分别逐个填充于多个贯通孔43f。各贯通电极45b也可以不是填充于各贯通孔43f的电极，而是覆盖各贯通孔43f的内表面的筒状的电极。各贯通电极45b使导体部41f(布线层411)与导体部41t(布线层413)相互导通。
94.多个贯通电极45c分别逐个填充于多个贯通孔43g。各贯通电极45c也可以不是填充于各贯通孔43g的电极，而是覆盖各贯通孔43g的内表面的筒状的电极。各贯通电极45c使导体部41g(布线层411)与导体部41u(布线层413)相互导通。
95.多个贯通电极45d分别逐个填充于多个贯通孔43h。各贯通电极45d也可以不是填充于各贯通孔43h的的电极，而是覆盖各贯通孔43h的内表面的筒状的电极。各贯通电极45d使各导体部41h(布线层411)与导体部41v(布线层413)相互导通。
96.贯通电极45e填充于贯通孔43i。贯通电极45e也可以不是填充于贯通孔43i的电极，而是覆盖各贯通孔43i的内表面的筒状的电极。贯通电极45e使导体部41i(布线层411)与导体部41s(布线层413)相互导通。
97.贯通电极45f填充于贯通孔43j。贯通电极45f也可以不是填充于贯通孔43j的电极，而是覆盖各贯通孔43j的内表面的筒状的电极。贯通电极45f使导体部41j(布线层411)与导体部41t(布线层413)相互导通。
98.贯通电极45g填充于贯通孔43k。贯通电极45g也可以不是填充于贯通孔43k的电极，而是覆盖各贯通孔43k的内表面的筒状的电极。贯通电极45g使导体部41k(布线层411)与导体部41u(布线层413)相互导通。
99.贯通电极45h填充于贯通孔43l。贯通电极45h也可以不是填充于贯通孔43l的电极，而是覆盖各贯通孔43l的内表面的筒状的电极。贯通电极45h使导体部41l(布线层411)与导体部41v(布线层413)相互导通。
100.如图2以及图3所示，一对信号端子51a、51b在y方向上位于导通基板4的旁边。向信号端子51a输入用于驱动(接通断开控制)多个半导体元件1的驱动信号。向信号端子51b输入用于驱动(接通断开控制)多个半导体元件2的驱动信号。
101.如图3所示，一对信号端子51a、51b均包含焊盘部511和端子部512。在各信号端子51a、51b中，焊盘部511被树脂部件7覆盖。由此，各信号端子51a、51b被树脂部件7支承。在各焊盘部511的表面例如也可以实施镀ag。各端子部512与各焊盘部511相连，且从树脂部件7露出。在沿x方向观察时，各端子部512呈l字状。
102.如图2以及图3所示，一对检测端子52a、52b在x方向上位于一对信号端子51a、51b的旁边。从检测端子52a检测施加于多个半导体元件1的各源极电极12的电压(与源极电流对应的电压)。从检测端子52b检测施加于多个半导体元件2的各源极电极22的电压(与源极电流对应的电压)。
103.如图3所示，一对检测端子52a、52b均包含焊盘部521和端子部522。在各检测端子52a、52b中，焊盘部521被树脂部件7覆盖。由此，各检测端子52a、52b被树脂部件7支承。在焊盘部521的表面例如也可以实施镀ag。各端子部522与各焊盘部521相连，且从树脂部件7露出。在沿x方向观察时，各端子部522呈l字状。
104.如图2以及图3所示，多个虚设端子53在x方向上与一对信号端子51a、51b以及一对检测端子52a、52b排列。在本实施方式中，虚设端子53的数量为6个。如图1～图5所示，6个虚设端子53在x方向上配置于信号端子51a以及检测端子52a与信号端子51b以及检测端子52b
之间。其中的3个虚设端子53位于比树脂部件7的x方向中央靠x方向的一侧(x2方向)的位置。剩余的3个虚设端子53位于比树脂部件7的x方向中央靠x方向的另一侧(x1方向)的位置。此外，多个虚设端子53的数量以及配置不限于本结构。另外，也可以构成为不具有多个虚设端子53。
105.如图3所示，多个虚设端子53分别包含焊盘部531和端子部532。在各虚设端子53中，焊盘部531被树脂部件7覆盖。由此，多个虚设端子53被树脂部件7支承。在焊盘部531的表面例如也可以实施镀ag。端子部532与焊盘部531相连，且从树脂部件7露出。在沿x方向观察时，端子部532呈l字状。端子部532的形状与一对信号端子51a、51b的各端子部512的形状以及一对检测端子52a、52b的各端子部522的形状相同。
106.多个连接部件6a～6j分别使分离的2个部件导通。各连接部件6a～6j是所谓的接合线。各连接部件6a～6j的结构材料例如可以是包含cu的金属、包含au的金属或包含al的金属等中的任一种。此外，各连接部件6a～6j能够根据半导体装置a1的产品规格等，代替接合线而变更为接合带、板状引线部件等。
107.如图3所示，多个连接部件6a分别与各半导体元件1的源极电极12和导体部41c连接，使它们导通。多个连接部件6b分别与各半导体元件2的源极电极22和导体部41d连接，使它们导通。多个连接部件6c分别与半导体元件1的栅极电极13和各导体部41e连接，使它们导通。多个连接部件6d分别与半导体元件2的栅极电极23和各导体部41g连接，使它们导通。多个连接部件6e分别与半导体元件1的源极电极12和各导体部41f连接，使它们导通。多个连接部件6f分别与半导体元件2的源极电极22和各导体部41h连接，使它们导通。
108.如图3所示，连接部件6g与信号端子51a的焊盘部511和导体部41i连接，使它们导通。连接部件6h与检测端子52a的焊盘部521和导体部41j连接，使它们导通。连接部件6i与信号端子51b的焊盘部511和导体部41k连接，使它们导通。连接部件6j与检测端子52b的焊盘部521和导体部41l连接，使它们导通。
109.各半导体元件1、2的各电极(漏极电极11、21、源极电极12、22以及栅极电极13、23)与半导体装置a1的各外部端子(电力端子部401、402、403、一对信号端子51a、51b以及一对检测端子52a、52b)经由以下所示的部件导通。
110.电力端子部401经由导体部41a以及各金属部件31与各半导体元件1的漏极电极11导通。电力端子部402经由导体部41m、各插通部件44b、各导体部41d以及多个连接部件6b与各半导体元件2的源极电极22导通。电力端子部403经由导体部41b、各金属部件32、导体部41r、各插通部件44a、导体部41c以及多个连接部件6a与各半导体元件1的源极电极12导通，并且经由导体部41b以及各金属部件32与各半导体元件2的漏极电极21导通。
111.信号端子51a经由连接部件6g、导体部41i、贯通电极45e、导体部41s、各贯通电极45a、各导体部41e以及各连接部件6c与各半导体元件1的栅极电极13导通。检测端子52a经由连接部件6h、导体部41j、贯通电极45f、导体部41t、各贯通电极45b、各导体部41f以及各连接部件6e与各半导体元件1的源极电极12导通。信号端子51b经由连接部件6i、导体部41k、贯通电极45g、导体部41u、各贯通电极45c、各导体部41g以及各连接部件6d与各半导体元件2的栅极电极23导通。检测端子52b经由连接部件6j、导体部41l、贯通电极45h、导体部41v、各贯通电极45d、各导体部41h以及各连接部件6f与各半导体元件2的源极电极22导通。
112.如图3～图5所示，树脂部件7覆盖多个半导体元件1、2、多个金属部件31、32、绝缘
基板33的一部分、导通基板4的一部分、一对信号端子51a、51b的各一部分、一对检测端子52a、52b的各一部分、多个虚设端子53的各一部分、以及多个连接部件6a～6j。树脂部件7的结构材料例如是绝缘性的环氧树脂。树脂部件7的形状不限于图1以及图3～图5所示的示例，能够根据半导体装置a1的规格而适当变更。如图3～图5所示，树脂部件7具有：树脂主面71、树脂背面72以及多个树脂侧面731～734。
113.如图5所示，树脂主面71和树脂背面72在z方向上分离。树脂主面71朝向z2方向，树脂背面72朝向z1方向。如图4所示，树脂背面72在俯视图中是包围绝缘基板33的基板背面33b的框状。绝缘基板33的基板背面33b从该树脂背面72露出。多个树脂侧面731～734分别与树脂主面71以及树脂背面72双方相连，且在z方向上被它们夹着。树脂侧面731、732在x方向上分离。树脂侧面731朝向x1方向，树脂侧面732朝向x2方向。树脂侧面733、734在y方向上分离。树脂侧面733朝向y1方向，树脂侧面734朝向y2方向。在本实施方式中，一对信号端子51a、51b、一对检测端子52a、52b以及多个虚设端子53从树脂侧面734突出。
114.如图1、图4以及图5所示，树脂部件7包含分别从树脂背面72向z方向凹陷的多个凹部75。此外，树脂部件7也可以不包含这些凹部75。多个凹部75分别沿y方向延伸，在俯视图中，从树脂背面72的y1方向的端缘连接至y2方向的端缘。例如，多个凹部75在俯视图中隔着绝缘基板33的基板背面33b在x方向上分别各形成3个。
115.半导体装置a1的作用和效果如下。
116.半导体装置a1具有层叠了布线层411、布线层412以及绝缘层421的导通基板4。布线层411包含电力端子部401，布线层412包含电力端子部402。电力端子部401、电力端子部402、绝缘层421在俯视图中相互重叠。根据该结构，能够将能够被施加电源电压的电力端子部401和电力端子部402设为层压布线，因此，能够实现电力端子部401与电力端子部402之间的低电感化。因此，半导体装置a1能够降低电感。
117.半导体装置a1具有在z方向上贯通导通基板4的金属部件31。在金属部件31搭载有半导体元件1。根据该结构，能够有效地释放半导体装置a1通电时产生的来自半导体元件1的热。因此，半导体装置a1能够抑制半导体元件1的结温的上升，因此，能够抑制半导体元件1的热破坏。同样地，半导体装置a1具有在z方向上贯通导通基板4的金属部件32。在金属部件32搭载有半导体元件2。根据该结构，能够有效地释放半导体装置a1通电时产生的来自半导体元件2的热。因此，半导体器件a1能够抑制半导体元件2的结温的上升，因此，能够抑制半导体元件2的热破坏。
118.关于半导体装置a1，各插通部件44a、44b的俯视面积比各贯通电极45a～45h的俯视面积大。根据该结构，与贯通电极45a～45h的寄生电阻、寄生电感相比能够降低插通部件44a、44b的寄生电阻、寄生电感。各插通部件44a、44b是半导体装置a1进行的电力转换中的电流路径的一部分，贯通电极45a～45h是半导体装置a1进行的电力转换中的信号路径的一部分。即，能够抑制流过比较大的电流的各插通部件44a、44b的寄生电阻、寄生电感，能够抑制各插通部件44a、44b中的导通损失。在上述电流路径中，例如有时流过400a以上600a以下的电流。
119.关于半导体装置a1，各金属部件31、32的俯视面积比各插通部件44a、44b的俯视面积大。根据该结构，与各插通部件44a、44b的热传导性相比能够提高各金属部件31、32的热传导性。因此，半导体装置a1能够在各金属部件31、32中确保适度的导电性，并且提高热传
导性。
120.在第一实施方式中，示出了布线层413包含导体部41q的情况，但也可以不包含该导体部41q。因为，导体部41q与半导体器件a1进行的电力转换中的电流路径无关，即使没有该导体部41q，也不会影响半导体器件a1的电力转换。但是，由于半导体装置a1中的发热(主要的发热源是半导体元件1、2)，导通基板4的温度上升。此时，若布线层413不包含导体部41q，则在x方向的一侧与另一侧，导体部与绝缘部的密度差变大。由于该密度差、和布线层413中的导体部与绝缘部(包含绝缘层)的热膨胀系数之差，布线层413可能翘曲。因此，通过在布线层413设置导体部41q，在布线层413中，能够在x方向的一侧和另一侧减小导体部与绝缘部的密度差，抑制布线层413的翘曲。
121.图10～图17示出了第二实施方式的半导体器件b1。半导体装置b1具有：多个半导体元件1、多个半导体元件2、2个金属部件81、82、绝缘基板33、导通基板4、一对信号端子51a、51b、一对检测端子52a、52b、多个虚设端子53、多个连接部件6a～6j以及树脂部件7。半导体装置b1与半导体装置a1相比，具有金属部件81、32来代替多个金属部件31、32，并且导通基板4的结构不同。
122.图10是表示半导体装置b1的立体图，省略了树脂部件7。图11是表示半导体装置b1的俯视图，用虚拟线(两点划线)表示树脂部件7。图12是表示半导体装置b1的仰视图。图13是沿着图11的xiii-xiii线的剖视图。图14～图17是表示导通基板4的详细结构的图。
123.2个金属部件81、82分别是长方体状的导电部件。2个金属部件81、82分离地配置。在本实施方式中，2个金属部件81、82在x方向上分离，且在y方向上观察时重叠。各金属部件81、82的各结构材料例如是cu或cu合金。
124.在金属部件81搭载有多个半导体元件1，与各半导体元件1的漏极电极11导通。金属部件81与导通基板4一起构成半导体装置b1中的内部电路。在本实施方式中，金属部件81相当于请求专利保护技术方案中记载的“第一金属部件”。
125.在金属部件82搭载有多个半导体元件2，与半导体元件2的漏极电极21导通。金属部件82与导通基板4一起构成半导体装置b1中的内部电路。在本实施方式中，金属部件82相当于请求专利保护技术方案中记载的“第二金属部件”。
126.半导体装置b1具有相互分离的2个绝缘基板33。在2个绝缘基板33的一方配置金属部件81，在2个绝缘基板33的另一方配置金属部件82。绝缘基板33的数量不限于2个。例如，也可以具有1个绝缘基板33，在该1个绝缘基板33上配置2个金属部件81、82。
127.导通基板4配置成跨越2个金属部件81、82之上，通过导电性接合材料(省略图示)与各金属部件81、82导通接合。导通基板4在俯视图中包围各半导体元件1、2，且在俯视图中位于各金属部件31与各金属部件32之间。如图13所示，关于导通基板4，在x方向上观察时与各半导体元件1、2重叠，且在x方向上观察时不与各金属部件31、32重叠。另外，关于导通基板4，在y方向上观察时与各半导体元件1、2重叠，且在y方向上观察时不与各金属部件31、32重叠。
128.导通基板4是在z方向上层叠了3个布线层411、412、413和2个绝缘层421、422而成的层叠基板。3个布线层411、412、413和2个绝缘层421、422的层叠顺序与半导体装置a1的导通基板4一样。
129.本实施方式中的导通基板4的层叠构造例如如图14～图17所示那样构成。图14是
导通基板4的分解立体图。为了便于理解，在图14中，合并图示了多个半导体元件1、2以及2个金属部件81、82。图15是表示布线层411的俯视图。图16是表示布线层412的俯视图。图17是表示布线层413的俯视图。
130.在本实施方式中，如图15所示，布线层411包含多个导体部41a～41f以及绝缘部41x。多个导体部41a～41f相互分离地配置，且通过绝缘部41x而绝缘。如图16所示，布线层412包含导体部41g以及绝缘部41y。绝缘部41y覆盖俯视图中的导体部41g的边缘。如图17所示，布线层413包含2个导体部41h、41i以及绝缘部41z。2个导体部41h、41i相互分离地配置，且通过绝缘部41z而绝缘。导体部41h与金属部件81导通，导体部41i与金属部件82导通。
131.在本实施方式中，如图17所示，电力端子部401是导体部41h(布线层413)的一部分。如图16所示，电力端子部402是导体部41g(布线层412)的一部分。如图17所示，电力端子部403是导体部41i的一部分。在半导体装置b1中，也与半导体装置a1一样，2个电力端子部401、402在俯视图中相互重合。
132.如图13和图14所示，在z方向上，绝缘层422介于电力端子部401与电力端子部402之间。电力端子部401的z1方向侧的表面露出到半导体装置b1的外部，电力端子部401的z2方向侧的表面与绝缘层422相接。电力端子部402的z1方向侧的表面与绝缘层422相接，电力端子部402的z2方向侧的表面露出到半导体装置b1的外部。
133.在本实施方式中，布线层411相当于请求专利保护技术方案中记载的“第三布线层”，布线层412相当于请求专利保护技术方案中记载的“第二布线层”，布线层413相当于请求专利保护技术方案中记载的“第一布线层”。另外，绝缘层421相当于请求专利保护技术方案中记载的“第二绝缘层”，绝缘层422相当于请求专利保护技术方案中记载的“第一绝缘层”。
134.导通基板4形成有多个贯通孔46a、46b以及多个凹部47a、47b。
135.多个贯通孔46a、46b分别在z方向上贯通导通基板4。即，贯通孔46a、46b在z方向上贯通布线层411、412、413以及绝缘层421、422。金属部件81从各贯通孔46a露出，金属部件82从各贯通孔46b露出。在各贯通孔46a中收纳有各半导体元件1，在各贯通孔46b中收纳有各半导体元件2。各贯通孔46a在俯视图中比各半导体元件1大，与各半导体元件1全部重叠。各贯通孔46b在俯视图中比各半导体元件2大，与各半导体元件2全部重叠。在本实施方式中，贯通孔46a相当于请求专利保护技术方案中记载的“第一贯通孔”，贯通孔46b相当于请求专利保护技术方案中记载的“第二贯通孔”。
136.多个凹部47a、47b分别是从导通基板4的z2方向侧的表面向z方向凹陷的部分。多个凹部47a分别在z方向上贯通布线层411以及绝缘层421，布线层412、413以及绝缘层422未贯通。导体部41g(布线层412)从各凹部47a露出，如图16所示，布线层412包含从各凹部47a露出的露出部412a。在图14以及图15所示的示例中，在布线层411以及绝缘层421中，各凹部47a与各贯通孔46a相连，但它们也可以不相连。多个凹部47b分别在z方向上贯通布线层411、绝缘层421、布线层412以及绝缘层422，布线层413未贯通。导体部41i(布线层413)从各凹部47b露出，如图17所示，布线层413包含从各凹部47b露出的露出部413a。在本实施方式中，凹部47a相当于请求专利保护技术方案中记载的“第一凹部”，凹部47b相当于请求专利保护技术方案中记载的“第二凹部”。另外，露出部412a相当于请求专利保护技术方案中记载的“第一露出部”，露出部413a相当于请求专利保护技术方案中记载的“第二露出部”。
137.如图11所示，本实施方式中的各连接部件6a～6j的连接关系如下。
138.多个连接部件6a分别与各半导体元件1的源极电极12和导体部41i连接，使它们导通。各连接部件6a通过各凹部47b的内侧，与布线层413(导体部41i)的露出部413a接合。多个连接部件6b分别与各半导体元件2的源极电极22和导体部41g连接，使它们导通。各连接部件6b通过凹部47a的内侧，与布线层413(导体部41g)的露出部412a接合。在本实施方式中，连接部件6a相当于请求专利保护技术方案中记载的“第一连接部件”，连接部件6b相当于请求专利保护技术方案中记载的“第二连接部件”。
139.多个连接部件6c与各半导体元件1的栅极电极13和导体部41c连接，使它们导通。多个连接部件6d与各半导体元件2的栅极电极23和导体部41e连接，使它们导通。多个连接部件6e与各半导体元件1的源极电极12和导体部41d连接，使它们导通。多个连接部件6f与各半导体元件2的源极电极22和导体部41f连接，使它们导通。
140.连接部件6g与信号端子51a的焊盘部511和导体部41c连接，使它们导通。连接部件6h与检测端子52a的焊盘部521和导体部41d连接，使它们导通。连接部件6i与信号端子51b的焊盘部511和导体部41e连接，使它们导通。连接部件6j与检测端子52b的焊盘部521和导体部41f连接，使它们导通。
141.各半导体元件1、2的各电极(漏极电极11、21、源极电极12、22以及栅极电极13、23)与半导体装置b1的各外部端子(电力端子部401、402、403、一对信号端子51a、51b以及一对检测端子52a、52b)经由以下所示的部件导通。
142.电力端子部401经由导体部41h以及金属部件81与各半导体元件1的漏极电极11导通。电力端子部402经由导体部41g以及各连接部件6b与各半导体元件2的源极电极22导通。电力端子部403经由导体部41i以及各连接部件6a与各半导体元件1的源极电极12导通，并且经由导体部41i以及金属部件82与各半导体元件2的漏极电极21导通。
143.另外，信号端子51a经由连接部件6g、导体部41c以及各连接部件6c与各半导体元件1的栅极电极13导通。检测端子52a经由连接部件6h、导体部41d以及各连接部件6e与各半导体元件1的源极电极12导通。信号端子51b经由连接部件6i、导体部41e以及各连接部件6d与各半导体元件2的栅极电极23导通。检测端子52b经由连接部件6j、导体部41f以及各连接部件6f与各半导体元件2的源极电极22导通。
144.在本实施方式中，一对信号端子51a、51b、一对检测端子52a、52b以及多个虚设端子53从树脂侧面733突出。
145.半导体装置b1的作用和效果如下。
146.半导体装置b1具有层叠了布线层412、布线层413以及绝缘层422的导通基板4。布线层413包含电力端子部401，布线层412包含电力端子部402。电力端子部401、电力端子部402和绝缘层422在俯视图中相互重叠。根据该结构，能够将能够被施加电源电压的电力端子部401和电力端子部402设为层压布线，因此，能够实现电力端子部401与电力端子部402之间的低电感化。因此，半导体装置a1能够降低电感。
147.半导体装置b1具有搭载了半导体元件1的金属部件81。根据该结构，能够有效地释放半导体装置b1通电时产生的来自半导体元件1的热。因此，半导体装置b1能够抑制半导体元件1的结温的上升，因此，能够抑制半导体元件1的热破坏。特别是，金属部件81的体积比金属部件31大，因此，与半导体装置a1相比，半导体装置b1能够更有效地释放来自半导体元
件1的热。同样地，半导体装置b1具有搭载了半导体元件2的金属部件32。根据该结构，能够有效地释放半导体装置b1通电时产生的来自半导体元件2的热。因此，半导体装置b1能够抑制半导体元件2的结温的上升，因此，能够抑制半导体元件2的热破损。特别是，金属部件82的体积比金属部件32大，因此，与半导体装置a1相比，半导体装置b1能够更有效地释放来自半导体元件2的热。
148.本公开的半导体装置不限于上述的实施方式。本公开的半导体装置的各部分的具体结构能够自由地进行各种设计变更。
149.本公开的半导体装置包含以下附记相关的实施方式。
150.[附记1]
[0151]
一种半导体装置，具有：
[0152]
第一半导体元件，其具有第一电极、第二电极以及第三电极，通过输入到所述第三电极的第一驱动信号，对所述第一电极以及所述第二电极间进行接通断开控制；
[0153]
第二半导体元件，其具有第四电极、第五电极以及第六电极，通过输入到所述第六电极的第二驱动信号，对所述第四电极以及所述第五电极间进行接通断开控制；
[0154]
第一金属部件，其搭载了所述第一半导体元件；
[0155]
第二金属部件，其与所述第一金属部件分离，搭载了所述第二半导体元件；以及
[0156]
导通基板，其包含第一布线层、第二布线层以及第一绝缘层，所述第一布线层和所述第二布线层隔着所述第一绝缘层而层叠，
[0157]
所述第一布线层包含与所述第一电极导通的第一电力端子部，
[0158]
所述第二布线层包含与所述第五电极导通的第二电力端子部，
[0159]
在所述导通基板的厚度方向即第一方向上观察时，所述第一电力端子部、所述第二电力端子部、所述第一绝缘层相互重叠，
[0160]
关于所述导通基板，在所述第一方向上观察时包围所述第一半导体元件和所述第二半导体元件，且，在所述第一方向上观察时在所述第一金属部件与所述第二金属部件之间重叠。
[0161]
[附记2]
[0162]
根据附记1所述的半导体装置，其中，
[0163]
所述导通基板还包含与所述第二电极以及所述第四电极导通的第三电力端子部，
[0164]
在所述第一方向上观察时，所述第三电力端子部与所述第一电力端子部以及所述第二电力端子部分离。
[0165]
[附记3]
[0166]
根据附记2所述的半导体装置，其中，
[0167]
所述半导体装置具有：树脂部件，其覆盖所述第一半导体元件以及所述第二半导体元件，
[0168]
在所述第一方向上观察时，所述第一电力端子部以及所述第二电力端子部与所述第三电力端子部隔着所述树脂部件配置。
[0169]
[附记4]
[0170]
根据附记2或3所述的半导体装置，其中，
[0171]
所述第一布线层包含所述第三电力端子部。
[0172]
[附记5]
[0173]
根据附记1～4中任一项所述的半导体装置，其中，
[0174]
在所述导通基板形成有：第一贯通孔和第二贯通孔，其分别在所述第一方向上贯通所述导通基板，
[0175]
所述第一金属部件插通于所述第一贯通孔，
[0176]
所述第二金属部件插通于所述第二贯通孔。
[0177]
[附记6]
[0178]
根据附记5所述的半导体装置，其中，
[0179]
在与所述第一方向正交的第二方向上观察时，所述导通基板不与所述第一半导体元件、所述第二半导体元件、所述第一金属部件以及所述第二金属部件重叠。
[0180]
[附记7]
[0181]
根据附记5或6所述的半导体装置，其中，
[0182]
所述导通基板还包含第三布线层和第二绝缘层，
[0183]
所述第二布线层和所述第三布线层隔着所述第二绝缘层而层叠。
[0184]
[附记8]
[0185]
根据附记7所述的半导体装置，其中，
[0186]
所述导通基板还包含使所述第一布线层、所述第二布线层以及所述第三布线层中的至少2个导通的插通部件。
[0187]
[附记9]
[0188]
根据附记8所述的半导体装置，其中，
[0189]
所述插通部件在所述第一方向上贯通所述导通基板。
[0190]
[附记10]
[0191]
根据附记8或9所述的半导体装置，其中，
[0192]
所述导通基板还包含使所述第一布线层、所述第二布线层以及所述第三布线层中的至少2个导通的贯通电极。
[0193]
[附记11]
[0194]
根据附记10所述的半导体装置，其中，
[0195]
所述贯通电极在所述第一方向上贯通所述导通基板。
[0196]
[附记12]
[0197]
根据附记10或11所述的半导体装置，其中，
[0198]
在所述第一方向上观察时，所述插通部件的面积比所述贯通电极的面积大。
[0199]
[附记13]
[0200]
根据附记8～12中任一项所述的半导体装置，其中，
[0201]
在所述第一方向上观察时，所述第一金属部件以及所述第二金属部件的各面积比所述插通部件的面积大。
[0202]
[附记14]
[0203]
根据附记1～4中任一项所述的半导体装置，其中，
[0204]
在所述导通基板形成有：第一贯通孔和第二贯通孔，其分别在所述第一方向上贯通所述导通基板，
[0205]
在所述第一方向上观察时，所述第一半导体元件收纳于所述第一贯通孔，
[0206]
在所述第一方向上观察时，所述第二半导体元件收纳于所述第二贯通孔。
[0207]
[附记15]
[0208]
根据附记14所述的半导体装置，其中，
[0209]
关于所述导通基板，在与所述第一方向正交的第二方向上观察时不与所述第一金属部件以及所述第二金属部件重叠，且，在所述第二方向上观察时与所述第一半导体元件以及所述第二半导体元件重叠。
[0210]
[附记16]
[0211]
根据附记14或15所述的半导体装置，其中，
[0212]
所述导通基板还包含第三布线层和第二绝缘层，
[0213]
所述第二布线层和所述第三布线层隔着所述第二绝缘层而层叠。
[0214]
[附记17]
[0215]
根据附记16所述的半导体装置，其中，
[0216]
在所述导通基板形成有：第一凹部，其在所述第一方向上贯通所述第三布线层和所述第二绝缘层，
[0217]
所述第二布线层包含从所述第一凹部露出的第一露出部。
[0218]
[附记18]
[0219]
根据附记17所述的半导体装置，其中，
[0220]
所述半导体装置还具有：第一连接部件，其将所述第一半导体元件与所述第二布线层导通，
[0221]
所述第一连接部件与所述第一露出部接合。
[0222]
[附记19]
[0223]
根据附记17或18所述的半导体装置，其中，
[0224]
在所述第一方向上观察时，所述第一凹部与所述第一贯通孔相连。
[0225]
[附记20]
[0226]
根据附记17～19中任一项所述的半导体装置，其中，
[0227]
在所述导通基板形成有：第二凹部，其跨越所述第三布线层、所述第二绝缘层、所述第二布线层以及所述第一绝缘层，在所述第一方向上贯通，
[0228]
所述第一布线层具有：第二露出部，其从所述第二凹部露出。
[0229]
[附记21]
[0230]
根据附记20所述的半导体装置，其中，
[0231]
所述半导体装置还具有：第二连接部件，其将所述第二半导体元件与所述第一布线层导通，
[0232]
所述第二连接部件与所述第二露出部接合。