光电组件、像素、显示装置和方法与流程

光电组件、像素、显示装置和方法
1.本专利申请要求以下申请的优先权：2019年5月14日的德国专利申请de 10 2019 112 604.5，2019年5月23日的德国专利申请10 2019 113 792.6，2019年10月29日的德国专利申请10 2019 129 209.3，2019年11月21日的德国专利申请10 2019 131 506.9，还要求2020年1月29日的国际申请pct/ep2020/052191的优先权，其公开内容通过引用结合于此。
技术领域
2.本发明涉及光电组件以及具有光电组件的像素。本发明还涉及显示装置以及制造显示装置的方法。


背景技术：

3.在许多显示器和其他应用中，光电组件是单片构建的。因此，没有单独的组件放置在电路板或背板上，而是将光电组件集成在基板中，以便可以单独控制它们。由此，一方面允许减小尺寸，但在减少转移过程和焊接步骤方面还有进一步的优势。此外，这种单片模块可以很容易地按比例缩放，即在单个组件的尺寸和模块的尺寸方面都可以缩放。组件可以按可自由定义的矩阵布置。特别是在批量产品的情况下，可以在生产中很好地利用这些缩放效应。
4.另外，不同的应用需要不同的辐射特性。在某些应用中，光电组件应具有朗伯辐射特性。在其他应用中，辐射应尽可能定向。
5.在单片结构的情况下，一方面控制电子装置可以集成在基板中，在该基板中也制造光电组件。另一方面，电路和光电组件也可以单独制造，然后连接在一起。在此，确保良好定位很重要。
6.该申请涉及单片显示器的某些方面，其中包括有关光电组件发生故障时的冗余问题、辐射特性和控制等问题。


技术实现要素：

7.在此，一个方面涉及改善led(发光二极管)的辐射特性，在该led上放置了具有附加反射面的介电过滤器。光电组件、特别是根据本公开的第一方面的led包括至少一个半导体元件，介电过滤器以及反射材料。
8.至少一个半导体元件包含设计用于产生光的有源区域。尤其可以将其设计为竖直或水平的led。措施可以提高组件的效率。此外，至少一个半导体元件具有第一主表面，与第一主表面相对的第二主表面以及在两个主表面之间延伸的至少一个侧面。例如，至少一个半导体元件可以具有三个或四个或更多个侧面。但是也可以考虑的是，至少一个半导体元件具有圆形的主表面并且因此仅具有一个侧面。
9.介电过滤器布置在至少一个半导体元件的第一主表面上方，并且设计成使得其仅传输或透射以预设方向进入介电过滤器的光。
10.例如，介电过滤器可以设计成使得它仅透射预定角度锥中的光。角锥的轴线垂直
于至少一个半导体元件的第一主表面。圆锥的罩面或表面线与圆锥的轴之间的角度、也就是圆锥的打开角度的一半可以具有预定值。例如，锥体的半开角可以是至多5
°
或至多15
°
或至多30
°
或至多60
°
。从半导体元件以预定角锥内的角度进入介电过滤器的光分量被透射，例如其余的光分量基本上不被透射并且被反射回到半导体元件中。这使得由光电设备发射的光具有高方向性。
11.介电过滤器可以设计为，使得角锥具有非常小的打开角度，从而基本上仅允许从半导体元件出射的垂直于第一主表面的光穿过介电过滤器。
12.在一方面，介电过滤器可以由介电层堆构成，该介电层通过涂覆施加到半导体元件上，并且尤其具有高透射率。例如，堆叠中的介电层可以交替地具有低折射率和高折射率。例如，nb2o5、tio2、zro2、hfo2、al2o3、ta2o5或zno可用作具有高折射率的介电层的材料。例如sio2、sin、sion或mgf2可以用于具有低折射率的介电层。具有高和低折射率交替的电介质层的层堆可以设计为布拉格过滤器。此外，介电过滤器可以是光子晶体。
13.反射材料沉积在至少一个半导体元件和介电过滤器的一个或多个侧面上。可以提出，反射材料覆盖至少一个半导体元件的至少一个或多个或全部侧面。以相同的方式，反射材料可以覆盖介电过滤器的至少一个或多个或所有侧面。在一种设计方案中，反射材料横向地完全包围至少一个半导体元件和介电过滤器。
14.反射材料可以对于由至少一个半导体元件发射的光或者至少对于该光的波长范围是反射的。因此，通过至少一个半导体元件或介电过滤器的侧面射出的光再次被反射回来，其结果是提高了光电组件的效率。
15.也可以提供几个组件。这些又具有一个或多个构建为单片的半导体元件，每个半导体元件具有上述特性。介电过滤器布置在每个半导体元件上。另外，半导体元件被反射材料包围。附加地或可代替地，具有其半导体元件的多个组件也可以被这种镜包围。例如，这种设计方案允许提供冗余，使得如果半导体元件发生故障，则冗余的半导体元件可以接管该功能。半导体元件可以例如以阵列、即单片显示器的规律的布置来设置。
16.光电组件可以包含在显示器中，即包含在显示设备中。每个半导体元件可以代表或表示显示器的一个像素。此外，每个半导体元件可以代表一个像素的子像素，其中每个像素由多个子像素形成，这些子像素例如发射具有红色、绿色和蓝色的光。
17.通过侧向地围绕各个半导体元件和相应介电过滤器的反射材料导致相邻像素之间的高对比度。此外，高像素密度也是可能的。根据一个设计方案，半导体元件设计成led。led在发光平面上提供较小的横向尺寸，尤其在140μm至750μm的范围内。与单片阵列中的led相比，单独的led各自形成一个独立的单元，该单元可以单独设置和运行，并且彼此之间的距离更大。半导体元件发射的光例如可以是可见光范围内的光，紫外(uv)光和/或红外(ir)光。
18.除了显示器之外，根据本技术的第一方面的光电组件还可以例如在ar(增强现实)应用或像素化阵列或像素化光源的其他应用中使用。
19.根据一个设计方案，至少一个半导体元件的至少一个或多个或所有侧面以一定角度延伸到有源区域的高度。这意味着相应侧面的至少一部分与至少一个半导体元件的第一主表面围成一个角度，该角度不等于90
°
，尤其是小于90
°
。至少一个半导体元件可以在其整个高度上倾斜或者仅部分地倾斜，其中，在任何情况下，有源区域都应该在倾斜的区域中。
完全或部分倾斜的侧面可以与具有低折射率的绝缘层形成界面。倾斜的侧面在部件表面的方向上反射在水平方向上发射的光。
20.至少一个半导体元件可以具有第一电端口和第二电端口。例如，一个端口可以代表阴极，而另一个端口可以代表阳极。此外，反射材料可以是导电的并且可以电耦合至至少一个半导体元件的第一端口。特别地，第一端口可以连接到至少一个半导体元件的n型掺杂区域。因此，反射材料不仅在相邻像素之间产生光学隔离，还与至少一个半导体元件产生电接触。
21.如果提供具有多个半导体元件的多个光电组件，则围绕各个半导体元件的反射和导电材料可以彼此连接，这使得可以在外部对半导体元件的第一端口一起控制。在这种情况下，半导体元件的第二端口例如可以经由半导体元件的底侧单独地控制。由于仅需要定义一个分辨率高的触点，因此这种设计方案在生产过程中是有利的，并且还便于生产非常小的像素，在该区域中，面积不足以将两个单独的触点连接到芯片的底侧。反射材料可以例如是或包含金属并被电沉积。
22.反射层可以布置在至少一个半导体元件的第二主表面下方。由此，通过第二主表面出射的光被反射回到半导体元件中，并完全通过光电组件的上侧出射。此外，反射层可以是导电的并且耦合连接至至少一个半导体元件的第二端口。例如，第二端口可以连接到至少一个半导体元件的p型掺杂区域。因此，除了其反射特性之外，反射层还用于建立与至少一个半导体元件的电接触。可以提出，可以分别控制每个半导体元件的第二端口。
23.与反射材料相同的材料可以但不必用于反射层。例如，金属可以用作反射层。
24.作为上述设计方案的代替，反射层可以是电绝缘的，并且可以将特别是耦合连接至至少一个半导体元件的第二端口的一个或多个导电层布置在反射层之上和/或之下。在这种情况下，反射层可以是例如介电镜，并且尤其可以布置在金属层上。然后通过穿过介电层的通道或通过介电层的侧面形成电接触。此外，导电且透明的层布置在反射层的上方，即在至少一个半导体元件和反射层之间。用于导电和透明层的材料例如可以是氧化铟锡(ito)。
25.根据一个设计方案，在例如由氧化铟锡制成的导电且透明的层和介电镜下方布置银镜。可代替地，可以在至少一个半导体元件的下方仅布置一层导电且透明的层、例如由氧化铟锡制成的层以及银镜。
26.可以在反射材料和反射层之间布置电绝缘的第一材料。电绝缘的第一材料也能与至少一个半导体元件的一个或多个侧面直接接触，尤其与侧面的倾斜部分直接接触。此外在至电绝缘的第一材料的界面的区域中，电绝缘的第一材料的折射率可以比至少一个半导体元件的折射率低，尤其比至少一个半导体元件的折射率低。因此，电绝缘的第一材料实现了至少一个半导体元件的第一和第二端口之间的电绝缘。另外，由于折射率对比，光可以在至少一个半导体元件与电绝缘的第一材料之间的界面处反射回去。
27.电绝缘的第一材料可以例如由sio2组成并且可以在沉积过程、特别是气相沉积过程中例如利用teos(正硅酸乙酯)或另一种例如基于硅烷的过程来沉积，从而能够满足高的纵横比。
28.在至少一个半导体元件和介电过滤器之间，也就是在至少一个半导体元件的第一主表面上，可以布置具有粗糙表面的层，该层设计成使光在其他空间方向上偏转或散射。该
层可以具有朗伯发射特性。此外，能以这种方式设计该层，使得具有超过用于全反射的临界角的角度的光分量被偏转，使得原则上所有的分量都可以被耦合输出而不会被“困”在部件中。
29.上述层例如可以由随机的或确定性结构化的半导体表面组成。该表面可以具有带有倾斜侧面的粗糙结构，其中，该粗糙结构具有几百nm的最大高度。粗糙化的结构可以例如通过蚀刻来产生。
30.也可以省去上述层，并且可代替地使至少一个半导体元件的第一主表面粗糙化。为此，例如可以将随机或确定性拓扑蚀刻到第一主表面中，以便尤其实现朗伯发射特性。至少一个半导体元件的粗糙化的第一主表面可以具有与上述层的粗糙化表面相同的特性。
31.在至少一个半导体元件或布置在其上方的层的粗糙化的表面上，可以沉积例如由sio2制成的另一层，该另一层具有与下面的层不同的折射率并且还具有平坦的上侧。由于其平坦的上侧，该附加层使得能够应用介电过滤器，同时由于折射率的差异，其保持了下面的粗糙表面的功能。
32.像素的横向宽度例如为140μm至750μm的范围内，可以使至少一个半导体元件的高度在μm范围内。特别地，至少一个半导体元件可以具有至多3μm至30μm的高度。
33.如上面进一步描述的，设备可以包含多个光电组件，其可以具有本技术中描述的配置。组件的每个半导体元件以及相关的介电过滤器和布置在各个半导体元件下方的反射层可以被反射材料完全横向地包围。根据一种设计方案，半导体元件以阵列布置，其中相邻的半导体元件通过反射材料彼此分开。因此，反射材料形成光栅极，并且相邻的半导体元件仅通过光栅极彼此分离。
34.如果反射材料也是导电的，则所有半导体元件的第一端口可以经由反射材料连接到公共的外部端口。半导体元件的第二端口可以单独控制。
35.根据一个可代替的设计方案，多个半导体元件彼此相邻地布置，多个半导体元件分别在横向上被反射材料包围，其中，在相邻的半导体元件之间布置有电绝缘的第二材料。例如，电绝缘的第二材料可以是灌封材料。
36.在该设计方案中，反射材料也可以是导电的。为了将半导体元件的第一端口连接到公共的外部端口，印制导线可以在电绝缘的第二材料之上和/或之下和/或内部延伸，其将半导体元件的第一连端口连接到公共的外部端口。半导体元件的第二端口可以单独控制。
37.可以提供另一个用于控制的基底，该基底被放置有触点，使得触点连接半导体组件的端口。
38.根据本技术的第二方面的方法用于生产光电组件。该方法包括：提供具有设计用于产生光的有源区域的至少一个半导体元件，并且介电过滤器布置在至少一个半导体元件的第一主表面上方。介电过滤器设计成，使得其仅沿预设方向透射光。此外，反射材料被布置或沉积在至少一个半导体元件的至少一个侧面和介电过滤器的至少一个侧面上。
39.根据本技术的第二方面的用于制造光电组件的方法可以具有根据本技术的第一方面的光电组件的上述设计方案。
40.在下文中，将更详细地考虑led或显示器或模块的处理和制造方法的方面。但是，如上所述，与加工有关的方面也包括与半导体结构或材料有关的方面，反之亦然。在这方
面，以下方面可以容易地与先前的方面组合。
41.由于制造工艺和单个光学元件的极小尺寸，有时会发生显示器中大量像素中的单个像素元件有缺陷的情况。这个问题对单片式显示模块的影响更大，因为制造过程中的缺陷或变化只能由于集成而难以修复或纠正。如果缺陷密度过高，就必须更换整个模块。特别是对于单片显示器，个别有缺陷的像素不能被更换。
42.已知的解决方案试图补偿一个失败的像素，例如通过将周围或相邻的像素设置为更高的亮度，从而至少部分地补偿有缺陷的像素的缺失光线。由于在许多情况下，对这些缺陷像素的更换或维修似乎在经济上或方法上都不可行，因此期望尽管有孤立的有缺陷像素也能够使用具有足够好的质量的制造出的显示器。
43.下述与具有电分离的子像素和光学耦合的子像素的像素元件有关的方面可以补偿这种小的缺陷，从而在显示器或显示器模块的质量保持相同的同时，实现了收益的提高。在这一点上应该提到的是，这里提出的概念也可以用于上述组件，因为连接到侧面的材料用作光学和电学分离，如下所述。
44.这些方面是基本考虑的是适当地使用用于防止光学串扰的措施，只要以下提议的措施不仅适合于上述任务，而且当将有源区域彼此之间非常接近、特别是在单片设备中，而且要实现良好的光分离，那么减少光串扰还有另外的优点。在非常密集的单片阵列或显示器或显示器模块的情况下，必须在像素之间进行干净的光学隔离，以防止led发射的光辐射到相邻像素的区域。为了防止光串扰，通常在两个led之间设置沟槽、或更一般地在光学上分离的结构。虽然一方面要抑制光学串扰以达到足够好的高对比度图像质量，但一个像素的故障可能会因此而更加明显。
45.因此，提出了一种用于产生显示器的像点的光学像素元件，该光学像素元件由至少两个子像素形成。根据一个示例，每个像素元件提供2、4、6、9、12或16个子像素。换句话说，在此产生了冗余，例如两个子像素接收相同的控制信息并且设计用于相同的波长。如果这至少两个子像素之一发生故障，则像素元件仍可以发射该波长的光。根据一个示例，可以调整子像素的发光度，以补偿失效的子像素的光量的缺失。根据一个示例，子像素被实现为所谓的场。例如，如果将像素元件设计为矩形结构，则通过将像素进一步划分为场来在像素元件的结构内形成子像素。可以独立于其他场中的子像素来控制场中的这些子像素中的每一个。
46.子像素分别具有光发射器区域。这旨在确保每个子像素都可以单独控制和自主运作。发射极区包括pn结，一个或多个量子阱结构或提供用于产生光的其他有源层。发射器区域在其下侧具有触点，该触点被提供用于连接至控制单元或控制电子装置。
47.控制电子装置设计用于电控制各个像素元件和各个子像素。例如，控制电子装置或控制设备可以被配置为识别子像素中的缺陷，并且随后不再使用有缺陷的子像素。此外，根据一个示例，控制电子装置可以被配置为以增加亮度的方式来控制相邻子像素，从而补偿相邻失效子像素的亮度。为此，可以在控制电子装置中提供例如存储子像素的工作状态的存储单元。换句话说，此处可以对被识别为缺陷的子像素进行集中检测，以便通过调整亮度或在必要时接通或关闭相邻子像素或像素元件来进行缺陷补偿。在另一个设计方案中，例如可以增加子像素激活的时间，以补偿发生故障的子像素。另一方面，如果所有子像素都起作用，则控制电路还能以降低的亮度，减少的持续时间或以多路复用的方式来控制所有
的子像素。使用具有较低电流和/或持续时间的功能子像素可能会延长子像素的使用寿命。
48.提供子像素分隔元件，以便在像素元件内将两个相邻的子像素彼此分离。子像素分隔元件在相应的发射器芯片的控制或子像素的控制方面具有电分离效果。换句话说，子像素分隔元件可以设计为，防止相邻子像素的发射器芯片之间的电相互作用。
49.特别地，通过使用半导体以及各个子像素的发射极区域之间在μm范围内的小距离，对发射器芯片的控制可能会对在空间上相邻的或周围的区域产生二次电或电磁效应。在某些情况下，这可能会导致在驱控主发射器芯片时也激活相邻的发射器芯片。因此，子像素分隔元件设计成使其防止在相邻子像素上的电串扰和相邻子像素的可能的激活。
50.另一方面，应该将子像素分隔元件设计成相对于来自相邻子像素的发射器芯片的发射光光学耦合，从而抵消个别子像素被关闭的视觉印象。在此，光耦合被理解为是指由主发射器芯片或主子像素产生的光可以通过光学串扰到达相邻的子像素。这可以有利地防止由于子像素的缺陷而产生暗点或暗斑。相反，来自相邻子像素的光可以穿过并且可以从缺陷子像素开始沿发射方向发射。由此可以有利地补偿有缺陷的子像素的可见效果。因此，子像素分隔元件不具有光学分离效果并且也不旨在实现。
51.如果子像素发生故障，则这是有利的。由于缺乏光学分离，因此当两个子像素都处于激活状态时，像素将被整体感知，并且没有其他视觉效果。在一个方面中，子像素分隔元件能以这种方式设计，即尽管它是电分离的，但是它不会在光学上或甚至在光学上促进串扰。在一个变体中，子像素分隔元件仅被绘制直到两个子像素的有源层之前或直至有源层。换句话说，子像素分隔元件将通过公共层另外连接的两个子像素元件电分离。
52.在一个方面中，子像素具有共同的外延层。在许多情况下，像素元件或整个显示器以这种方式构造：延展共同的层或几个重叠的层，其将大量的子像素和/或像素元件彼此连接。其也可以用于例如提供公共的电触点或端口。根据一个实例，外延层具有iii族元素镓、铟或铝、以及v族元素氮、砷或磷、或其组合或这些元素的材料体系。以此方式，尤其可以影响由发光二极管发射的光的颜色和波长。外延层也可以具有有源半导体层，即例如包括有源边界区域在内的p型掺杂区域和n型掺杂区域。
53.例如，发射器芯片横向于外延层平面的纵向延伸而布置在外延层的第一侧上。然后，其光在外延层的第二相对侧的方向上横向穿过外延层发射并从那里辐射出去。从布置发射器芯片或led的外延层的第一侧开始，子像素分隔元件以沟槽形式横向于外延层平面地延伸到外延层中。
54.换句话说，子像素分隔元件在这里被实现为凹部、槽、缝隙或类似结构，其也可以填充有电绝缘材料。绝缘材料还应该是光学透明的，以简化光学串扰。根据一个示例，以这种方式选择沟槽的长度，使得到子像素的控制信号不会与同一像素的第二相邻子像素发生电串扰。该沟槽状结构尤其由于电流的明显更长的路径而增加了电阻并且因此产生了电耦合输出。
55.与所发射的光有关的光学效应又与外延层的区域有关，该区域进一步位于外延层的第二远侧的中心或方向上。因此，以确保电耦合输出的方式选择沟槽的深度，但是另一方面，沟槽终止于外延层的区域的前面，在该区域中光可以在两个相邻的子像素之间透射。发射器芯片的发射方向例如在横向穿过外延层的方向上延伸，以允许光在相对的第二侧出射。
56.根据一个示例，沟槽相对于外延层平面成直角延伸。给定沟槽的走向，根据另一示例，沟槽的长度d1小于外延层的整个厚度。这里假设外延层在大量像素元件和子像素上具有至少近似相同的总厚度。根据另一示例，像素元件之间的沟槽的长度d1等于外延层的厚度。换句话说，这意味着沟槽从外延层的第一侧到外延层的第二侧连续延伸。根据另一示例，沟槽相对于外延层平面以0
°
至90
°
之间的角度连续倾斜地延伸经过外延层。
57.在一个方面中，每个像素元件或其子像素元件包括呈层序列形式的多个半导体层，其中，还提供有源层以产生光。有源层可以包括量子阱或准备用于产生光的一些其他结构。在一个方面中，一层或多层跨越多个像素或子像素。例如可以提出，有源层在一种颜色的多个子像素上延伸。
58.根据一个方面，可以彼此独立地电接触和/或控制子像素或像素元件。为此，例如可以在子像素的背离外延层的一侧上设置触点。这些例如可以是机械触点、钎焊连接、夹具连接等。这里的决定性因素是，各个子像素的子像素可以在不与相邻子像素的相邻子像素发生显著相互作用的情况下进行接触和电操作。这对于识别子像素的功能状态或运行状态特别有利，因为可以为每个单独的子像素分别生成诊断信息。同样有利的是，在不涉及相邻子像素的情况下打开或关闭各个子像素。这允许在较高的强度时减小子像素上的热应力或其他应力，因为可以在较低的强度时同时运行多个子像素。
59.根据另一方面，各个子像素的接触通过载体基底实现。一方面，载体基底应该能够实现机械稳定性，另一方面，同事集成有精细的导体结构，以用于各个子像素的单独接触。诸如控制电子装置或驱动器电路之类的其他元件也可以集成在载体基底中，特别是集成在硅晶圆中。这可以具有相同的材料系统，但通过适配层也可以具有不同的材料系统。这样，硅也可以用作载体材料。以此方式，尤其可以在该载体中容易地实现用于控制的电路。
60.根据一个示例，可以通过关闭或打开各个子像素来设置像素元件的亮度。在这里可以看到一个优点，就是简单地将其关闭或打开就可以实现有效的亮度控制。例如，这可以大大简化控制电子装置或控制单元。根据另一示例，还可以设置像素元件的一个或多个子像素的发光度。以此方式，能够以甚至更精细的程度来更精确地设置或校准亮度，或者与相同像素元件的子像素的不同波长相互作用，可以设置或校准色谱。可以通过pwm控制来设置亮度。如果子像素出现故障，则仍可以通过相应地扩展pwm控制来获得等效的亮度。相反，如果子像素完好无损，则可以调整pwm控制，这意味着子像素可以最大效率工作，并且可能还可以降低热应力，从而延长使用寿命。
61.例如，如果在一个像素元件中结构化了八个子像素，则无需改变其他控制变量(例如电流或导通时间)就可以实现2^3级的亮度动态。换句话说，在该设计方案变体中，动力可以增加2^3倍。这也可以限制控制电子设备的复杂性并因此限制相应的成本。
62.在另一方面中，提出了一种显示器，其具有如上文和下文所述的多个像素元件。根据一个方面，这种显示器可以是光学半导体显示器，例如用于增强现实领域或汽车领域中的应用，其中使用具有非常高分辨率的小型显示器。这种显示器还可以用在诸如智能手表或可穿戴设备的便携式设备中。
63.像素元件分隔层设置在两个相邻的像素元件之间。其设计为，使得相邻的像素元件是在相应的像素元件的驱控方面是电分离的。此外，像素元件分隔层设计成，在由像素元件发射的光的方面执行光学分离。像素元件分隔层最初可以抽象地理解为将两个像素元件
彼此分离的任何结构或材料。通常将大量这种像素元件在一个平面中例如在载体表面上彼此相邻地布置，并且经由触点连接到控制电子装置。这样可以整体形成显示器。
64.电气和电磁分离旨在确保可以独立于相邻的相邻像素元件来控制像素元件，并且确保最小或不发生电气或电磁相互作用，特别是不发生光学相互作用。因此，这完全是重要的，从而能够彼此独立地生成每个像素以在显示器上显示某些图像内容。反过来，为了在显示器上实现各个像素之间足够的清晰度和对比度或分界，光学分离是必要的。
65.在一个方面中，多个像素元件具有共同的外延层。像素元件分隔层设计成类似于沟槽，并且在发射器芯片的发射方向上横向于外延层平面延伸。换句话说，像素元件分隔层被实施为不包含任何固体材料或具有例如反射性或吸收性材料的沟槽、间隙、缝隙或类似凹部。在一示例中，像素分隔元件填充有绝缘材料，在该绝缘材料中结合有镜层。绝缘材料将两个相邻像素电隔离，并且镜元件可防止光学串扰。在一些设计方案中，还提供镜元件用于准直或对其进行支持。
66.像素元件分隔层旨在防止电气或电磁信号从一个像素元件传输到另一像素元件。同时，像素元件分隔层旨在确保从一个像素元件向相邻像素元件发射尽可能少的光或不发射光。在一个示例中，像素元件分隔层可以仅通过以下方式形成：将两个分离的像素元件在布置时彼此相邻放置，并且这导致相应地绝缘或反射的边界层。根据一个示例，沟槽与外延层平面成直角延伸，其中，像素元件分隔层的长度小于或等于外延层的厚度。
67.根据另一方面，像素元件分隔层的沟槽深度大于子像素分隔层的沟槽深度。这特别应提供以下优点，即像素元件分隔层由于其更大的长度而同时实现了电分离和光分离。另一方面，由于子像素之间的沟槽深度较浅，仅实现了电分离，其中，光学串扰是所希望的。在一些方面中，像素元件分隔层的深度延伸经过并分离第二相邻像素的有源层。另外，像素元件分隔层可延伸至辐射表面或辐射表面的正下方。
68.在另一方面中，提出了一种用于校准像素元件的方法。该方法基于如下构思，即当显示器投入使用时，应该使最佳控制成为可能。这可能意味着，例如有缺陷的子像素将被这样识别，并且如果有必要，此后不再实现另外的激活。由此，例如可以避免错误消息或故障。具有子像素的像素元件的结构可以实现，可以单独控制和检查每个子像素。
69.因此，在第一步中，例如通过控制电子装置或控制单元来控制像素元件的子像素。在下一步中，检测子像素的缺陷信息。换句话说，控制电子装置可以被配置和设计为，使得故障或缺陷被识别出来。为此目的，例如可以测量电流强度或可以评估其他电变量。
70.在另一步骤中，缺陷信息被存储在控制单元的存储单元中。例如，该信息可用于通过控制电子装置执行优化控制。例如，如果要达到某个发光度并且已知某个子像素有缺陷，则控制电子装置能以相应的区分方式控制相邻的子像素，以便例如补偿发光强度。由此，尽管有缺陷的子像素，由像素元件发射的光的量将完全或几乎不变，并且不会被观看者注意到。
71.在该方法的另一方面中，针对像素元件的所有单个子像素顺序地执行控制，检测和存储。换句话说，控制电子装置可以配置为，使得它们通过单独的，可单独定位的发射器芯片连续检查所有可用的子像素，从而检测整个像素元件的功能状态。根据一个示例，这可以在显示器接通时或经过一定时间后发生一次。
72.在以下设计中介绍了像素化的或其他的发射器的扩展，其中减少了光学和电气串
扰。
73.在常规的整体式像素阵列中，通常在某些方面蚀刻穿过有源区域以便分离各个像素并能够对其进行单独寻址。然而，通过有源层的蚀刻工艺确实会引起缺陷，这些缺陷一方面会导致边缘处的泄漏电流增加，另一方面会产生额外的非辐射复合。随着像素变得越来越小，相对损伤区域有效地增加。常规地，通过各种方法使蚀刻的有源区域的边缘钝化以使其溶解。这些方法包括：再延展，原位钝化层施加，物质扩散以移动pn结并扩大有源区域周围的带隙，以及湿蚀刻清洗以尽可能地消除损伤。
74.根据提出的原理，提出了具有材料桥的像素结构，其至少还包括有源层。这减少了有源层区域中增加的缺陷密度。
75.光电像素或子像素的阵列包括相应像素或子像素，其在n型掺杂层和p型掺杂层之间形成有源区域。根据所提出的原理，从n型掺杂侧和p型掺杂侧直到或在包裹层中或直到或至少部分进入有源区域中的层序列的两个相邻形成的led之间的材料被中断或移除，以这种方式，形成具有最大厚度dc的材料过渡部，由此降低了材料过渡部中的电导率和/或光导率。
76.根据第二方面，提出了一种用于制造光电像素或子像素的阵列的方法，其中，在第一步中，沿着该阵列提供具有n型掺杂层和p型掺杂层的整面的层序列，在其之间形成适合发光的有源区域。随后，从n型掺杂侧和p型掺杂侧直到或在为掺杂的包裹层中或直到或至少部分进入有源区域中的层序列的两个相邻形成的led之间的材料被中断或移除。可以借助于蚀刻工艺进行移除。
77.然而，在移除之后，在相邻像素之间保持材料过渡部，该过渡包括有源区域以及可选的在上方、下方或从两侧的小区域。这包括最大厚度dc，其中通过材料过渡部有效地减小了电导率和/或光导率。
78.一方面，利用所提出的设计，能够以平面生成像素阵列。通过蚀刻工艺移除了材料，但是材料过渡部保留在包括有源层的相邻像素或子像素之间。因此，通过蚀刻工艺，在有源层的区域、特别是像素区域中的缺陷密度没有增加。然而，各个像素或子像素在光学上和电气上彼此分离。因此，提出了制造像素发射器阵列，而不通过有源区域进行蚀刻的方式，从而避免了光学和电串扰以及被蚀刻的有源区域的性能和可靠性的损失。这样，避免了蚀刻缺陷或有效地减少了它们的数量。
79.在这种情况下，像素或子像素各自包括在工作期间发光至少一个光电组件或led。通常，将不同颜色的几个子像素组合为一个像素，其也称为图像元素。
80.根据一个设计方案，所移除的材料可以至少部分地通过填充材料来代替。换句话说，在材料、特别是n或p型掺杂层被部分移除之后，所产生的空间再次被填充，从而形成平坦的表面。因此可以提供机械支撑，键合和/或电绝缘的功能。
81.根据另一设计方案，可以通过具有相对小的带隙并因此吸收来自有源区域的光的材料来至少部分地代替所移除的材料。这有效地减少了光学串扰。可代替地，所移除的材料可以至少部分地被具有高折射率、特别是大于包裹层或有源区域之一的折射率的材料代替。以此方式，可以产生强折射的界面，该界面阻止基本模式的传播。此外，可代替地，在一个方面中，可以将光吸收材料和/或具有高折射率的材料施加在相应的材料过渡部处。因此，材料会影响材料过渡部中的波导，从而防止串扰。
82.根据另一设计方案，可以通过将增大折射率的材料扩散或注入到填充材料、特别是相应的包裹层中来形成具有高折射率的材料。因此，在串扰方面，能以简单的方式有效地改善阵列，而无需蚀刻。
83.另一个观点涉及电串扰的减少。然后可以将用于增加光吸收的材料和/或用于增加电阻的材料引入相应的材料过渡部的有源区域中。该相应的方法被相对简单地执行。因此，在串扰的方面，能够以简单的方式有效地改善阵列，而无需蚀刻。
84.根据另一设计方案，可以沿着材料过渡部在其上或之中生成至少一个光学结构、特别是光子晶体和/或布拉格镜。这些是减少光学串扰的特别有效的元件。这种光子晶体或结构也可以用于改善光的准直。
85.在另一个方面中，可以通过两个相对的电触点将电偏压施加到材料过渡部的两个主表面上，并且可以通过相应的材料过渡部来产生电场。这是减少光学串扰的有效元件。在这种情况下，通过施加偏置电压来产生电场。该偏置电压可以例如从用于运行像素的电压得出或由此得出。但是，在某些方面中，这种场也可以通过固有的材料特性来确定。在一个方面中提出，借助于在材料过渡部的两个主表面的至少一个上施加或延展的n型掺杂的材料和/或p型掺杂的材料，通过相应的材料过渡部产生电场。以此方式，将电场构建到相应的阵列中，其中不需施加电压。
86.根据另一设计方案中，材料过渡部的暴露的主表面和/或像素的暴露的表面区域可以借助于相应的、特别是包括二氧化硅的钝化层被电隔离和钝化。以这种方式，可以有效地并且有针对性地防止电流流过阵列的选定区域、特别是流过充当波导的材料过渡部。像素的主表面可以通过接触层电接触，从而产生垂直的光学组件。主表面之一可以经由共同使用的层以导电的方式彼此连接。根据另一设计方案，像素和/或其相邻像素之间的材料和/或材料过渡部可以彼此不同地、特别是取决于方向地设计。
87.微型oled已经被提出用于具有有源像素大小光源的显示器。其缺点是亮度不足，寿命有限。自发光光源的一个代替方案是使用以矩阵形式布置的led、例如基于gan或ingan的led，该方案有望实现长寿命和高效率以及快速响应时间。这些特别适合于具有高包装密度的显示装置，以形成高分辨率的显示器。
88.考虑的出发点是一个显示装置，其包括ic(集成电路)基底部件和安装在其上的单片像素化光学芯片。如本文所使用的那样，单片像素化光学芯片被理解为通过共同的制造工艺在相干的芯片衬底上形成的矩阵形发光的光电组件阵列。ic基底部件具有单片集成电路，其又是由共同的制造过程产生的。此外，在朝向单片像素化光学芯片的ic基底部件的顶侧上，以矩阵形式布置有ic基底触点。
89.单片像素化的光学芯片包括具有第一半导体层和第二半导体层的半导体层序列，第一半导体层具有第一掺杂，第二半导体层具有第二掺杂，第一半导体层中的电荷载体的极性不同于第二半导体层的电荷载体的极性。第一半导体层和第二半导体层优选在整个单片像素化光学芯片上在横向方向上延伸。对于一个设计方案，第一半导体层可以具有p型掺杂，第二半导体层可以具有n型掺杂。反向掺杂是可能的，就像对至少一个半导体层使用几个相同掺杂的子层一样，这些子层在掺杂强度和/或半导体材料方面有所不同。特别是，该半导体层序列可以形成一个双异质结构。在第一半导体层和第二半导体层之间，具有一个具有结点的区域，在显示器运行期间，在该区域内形成发光有源区。对于一个可行的设计方
案，有源区位于配置在第一半导体层和第二半导体层之间的掺杂或未掺杂的有源层中，并具有例如一个或多个量子阱结构。
90.像素化光学芯片的各个发光的光电光源均为led，它们以矩阵形式布置，其中每个led都具有朝向ic基底部件的led背面和第一光源触点，其与第一半导体层接触性地邻接并导电地连接到ic基底触点之一。换句话说，像素化光学芯片中的每个led都设计为包括上述有源层之一的区域。在相邻的led之间，有源层或者上述层中的另一个可以被中断，从而避免串扰。
91.本发明人已经意识到，如果第一光源触点在led背面的投影面积最多为led背面面积的一半，并且第一光源触点在横向上被背面吸收器包围，就可以实现具有高包装密度的制造简化的显示装置。如本文所用，横向方向被理解为垂直于通过平均半导体层序列的表面法线确定的堆积方向的方向。
92.通过小面积施加的第一光源触点，该面积明显小于分配的led的像素面积，导致半导体层堆中电流路径的横向变窄。因此，有源区域的侧向扩展被限制为μm级尺寸，从而由于半导体层堆中的局部重组区，可单独控制的led彼此分开。有利地，每个led的像素大小，其当前被定为led背面的最大表朝向角线，被选择为＜1500μm，优选为＜900μm，特别优选为在200μm至1200μm的范围内。同样较小的是优选的第一光源触点，其中对于有利的设计方案，第一光源触点在led背面的投影面积最多占据led背面面积的25％，优选最多占据10％。
93.为了限制有源区域的侧向扩展，第一半导体层和第二半导体层具有的p或n型电导率优选设计成小于104sm-1
，优选小于3
×
103sm-1
，或更优选小于103sm-1
，从而限制了电流路径的横向扩展。另外，有利的是，第一半导体层在堆叠方向上的层厚度是第一光源触点在横向方向上的最大对角线的至多十倍，并且优选地至多五倍。
94.对于改进设计方案，单片像素化光学芯片上的第一光源触点不直接邻接所分配的ic基底触点。相反，相对于堆叠方向，其横截面积大于第一光源触点的横截面的实际的光学芯片接触元件位于第一光源触点的下方。该措施简化了单片像素化光学芯片在ic基底部件上的定位以及相互接触，而不会损害电流路径的横向定界。
95.根据本发明，围绕较小构造的第一光源触点的区域用于布置背侧吸收器，该背侧吸收器减小了相邻的led之间的光学串扰。特别是，只要超过了与堆叠方向的极限角度，从角度位置的有源区发出的向下的电磁辐射就会被吸收。背侧吸收器的优选材料是具有硅、锗和砷化镓的结构层。也有可能在背侧吸收器中加入石墨烯或碳黑颗粒。
96.背侧吸收器横向地围绕第一光源触点并且从其横向延伸，其中相邻的led的背侧吸收器彼此邻接并且优选地一体地构造。对于一个设计方案，背侧吸收器在堆叠方向上延伸至少直到第一半导体层。对于另外的设计方案，背侧吸收器的一部分在相应构造的第一半导体层内延伸并且屏蔽相邻的led之间的边界区域。为此，可以附加地或可代替地使用反射辐射阻挡器，例如由诸如铝、金或银的反射器材料制成的结构化元件，或者由折射率低于第一半导体层的折射率的介电材料制成。对于另外的设计方案，背侧吸收器不仅具有光学功能，而且还可以用作电绝缘体，从侧面限制电流路径。
97.该显示装置在第二半导体层上方沿堆叠方向具有用于每个led的第二光源触点，该第二光源触点由诸如氧化铟锡(ito)的透明材料制成，并以导电方式连接至透明像素化光学芯片正面的大面积额接触层。对于有利的设计方案，第二光源触点由大面积接触层本
身形成，从而可以将以矩阵形式布置的led的整个第二光源触点用作公共表面触点。对于进一步减少光学串扰的代替设计方案，第二光源触点以接触的方式与接触层相邻，其中，相邻的led的第二光源触点通过前侧吸收器在垂直于堆叠方向的横向方向上彼此分开。前侧吸收器可以由吸收由有源区域发出的电磁辐射的材料或反射该辐射的材料组成。附加地或可代替地，前侧吸收器可以用作电绝缘体，并且有助于电流路径的横向限制，以将重组区域定位在尺寸为μm的区域中。
98.对于可行的改进方案，前侧吸收器至少在第二半导体层的一部分中与堆叠方向相反地延伸。此外，第二光源触点的下侧和/或上侧和/或第二半导体层的接触层和/或第二半导体层的上侧可以具有光学上有效的结构，以改善光的耦合输出。
99.对于提出的用于制造显示装置的方法，将具有单片集成电路和以矩阵形式布置的ic基底触点的ic基底部件导电连接到单片像素化光学芯片。对于先前制造的整体式像素化光学芯片，优选地外延延展具有第一半导体层和第二半导体层的半导体层序列，第一半导体层具有第一掺杂，第二半导体层具有第二掺杂，其中第一半导体层中的电荷载体的极性与第二半导体层的不同，并且半导体层序列限定堆叠方向。此外，在像素化光学芯片中应用以矩阵形式布置的led，其中，每个led具有面向ic基底部件的背面和以接触方式邻接第一半导体层并与ic基底触点之一导电连接的第一光源触点。根据本发明，第一光源触点的尺寸设计为使其投影表面的法线垂直于堆叠方向的表面最多占据led背面的一半面积。另外，第一光源触点在垂直于堆叠方向的横向方向上被背侧吸收器围绕。
附图说明
100.下面参照附图更详细地解释本发明。
101.图1示出了根据所提出原理的一些方面的、具有led半导体元件和介电过滤器的光电设备的实施例的图示；
102.图2a和图2b示出了具有由多个半导体元件构成的阵列的光电组件的实施例的图示；以及
103.图3a至图3e示出了根据一些方面的、具有多个led的光电设备的两个另外的实施例的图示；
104.图4示出了具有以行和列布置的像素元件的显示器的简化结构；
105.图5示出了根据前一图的具有像素元件和子像素的显示器的放大部分；
106.图6示出了穿过根据所提出的设计的显示器的一部分的示意性竖直截面图，该显示器具有像素元件分隔层和子像素分隔元件；
107.图7示出了用于校准具有像素元件分隔层和子像素分隔元件的像素元件的方法的步骤；
108.图8示出了根据所提出原理的一些方面的像素阵列的第一实施例，其中相邻像素通过薄材料桥连接；
109.图9示出了具有通过材料桥连接的两个led的像素阵列的第二实施例；
110.图10a示出了具有根据所提出的原理的一些方面的像素阵列的第三实施例；
111.图10b示出了前一实施例的图，其以材料桥的角度示出了能量曲线；
112.图11示出了具有根据所提出的原理的一些方面的像素阵列的第四实施例；
113.图12a示出了像素阵列的第五实施例；
114.图12b示出了具有相邻的led、材料桥的像素阵列的实施例，其中还提供了根据这里公开的一些方面的耦合输出结构；
115.图13示出了像素阵列的第六实施例；
116.图14示出了具有其他方面的像素阵列的第七实施例；
117.图15示出了像素阵列的第八实施例；
118.图16示出了像素阵列的第九实施例；
119.图17示出了根据所提出的设计的、具有用于制造像素阵列的方法的各个步骤的实施例；
120.图18以截面图示出了根据所提出的设计的一些方面的、由具有单片ic的单片像素阵列组成的显示装置的实施例；
121.图19以截面图示出了所提出的显示装置的先前的实施例，其具有绘制的可能的光路；
122.图20以截面图示出了具有单片像素阵列和ic的所提出的显示装置的第二实施例；
123.图21以截面图示出了所提出的显示装置的第四实施例，其具有用于光引导的附加机构。
具体实施方式
124.以下陈述主要涉及显示设备和显示器，因此涉及具有单片集成光电组件的基本单元和模块。然而，本发明不限于该应用或图示的单片组件。相反，所呈现的原理和设计可以概括，以便它们适用于需要缩放的发亮电子应用和应用程序。特别地，用于定向辐射的方面可以与用于像素冗余的方面和从图18开始的方面结合。这同样适用于图18至图21中的设计，其原理适合于例如与图5和6或者图8至16中的设计组合。此处显示的示例可以与图1或图2b中所示的镜子结合使用。这不仅涉及这些设计，而且主要还延伸到专利权利要求中规定的这些方面的特征。
125.在单片显示器的情况下，其中各个光电组件以限定的距离间隔，对于某些应用需要限定的辐射特性。其他需要朗伯辐射器的应用可以根据定向辐射的解决方案通过应用额外的扩散器元件轻松修改。因此，具有改进的led定向发射特性的解决方案，其中放置了具有额外反射面的介电过滤器，代表了单片显示器的大量应用的合适起点。
126.图1以横截面示意性地示出了光电组件10。下面描述光电组件10的结构，运行模式和制造。
127.光电组件10具有像素11，该像素具有led形式(也称为led半导体元件12)的led半导体元件12。led半导体元件12包括有源区域13，该有源区域设计用于产生光，并且具有在1至2μm范围内的高度。led半导体元件12具有第一主表面14，与第一主表面14相对的第二主表面15以及例如四个侧面16。侧面16分别在下部区域中被倾斜，使得它们在倾斜区域中与第一主表面14形成小于90
°
的角度α。有源区域13处于倾斜区域的高度上。
128.一个层17处于led半导体元件12的第一主表面14上，该层包含随机或确定性拓扑。可代替地，可以将对应的拓扑蚀刻到led半导体元件12的第一主表面14中。
129.具有与层17不同的折射率的在图1中未示出的另一层被沉积在层17上。结合在其
上沉积的层，层17具有以下效果：例如，通过在层17和其上布置的层之间的界面处的反射，使未从led半导体元件12垂直于第一主表面14出射的光在其他方向上偏转。另外，布置在层17上方的层具有提供可在其上施加介电镜层的光滑表面的功能。
130.一个介电过滤器18处于层17和具有光滑上侧的层上方，该介电过滤器由介电层的堆叠构成并设计成，使得其只透射预定角锥内的光分量，同时反射更平的辐射。角锥以其轴线垂直于led半导体元件12的第一主表面14指向。
131.此外，导电的并且例如由金属组成的反射材料19沉积在led半导体元件12的所有侧面16上。反射材料19与led半导体元件12的n型掺杂区域接触。在led半导体元件12的第二主表面15下方是反射层20，该反射层也是导电的。反射层20与led半导体元件12的p型掺杂区域接触。
132.led半导体元件12的倾斜的侧面16被电绝缘的第一材料21覆盖。电绝缘的第一材料21布置在材料19和层20之间，并且在led半导体元件12的n和p触点之间产生电绝缘。此外，材料21具有低折射率，使得从led半导体元件12在清晰的侧面16处出射的光被反射。
133.由反射材料19形成的层设计成，使得其在水平方向上完全围绕像素11并且在垂直方向上在整个像素11上延伸。也就是说，反射材料层19从led半导体元件12上方的电绝缘的第一材料21的底部延伸到介电过滤器18的上侧。从像素11侧向出射的任何光都通过反射材料19再次反射回来，使得具有高方向性的光只能在光电设备10的上侧出射。
134.图2a和图2b分别以俯视图和横截面图示意性地示出了光电组件30。如上所述，光电组件30包含多个像素11。像素11布置成阵列并且通过反射材料19彼此分开，该反射材料以光栅状方式延伸经过光电组件30。在光电组件30的一侧上，提供外部端口31，该外部端口使得可以从光电组件30的外部接触led半导体元件12的n型区域。在本设计方案中，led半导体元件12的阳极彼此连接，其被称为公共阳极布置。阴极彼此连接的公共阴极布置也是可能的。
135.由像素11构成的阵列放置在载体32上。载体32具有用于每个p触点的p触点端口33，从而可以例如通过ic单独地控制每个像素11的p触点。光电设备30允许非常高的像素密度。此外，由于采用了整体式结构，该布置可以在很大程度上进行缩放。
136.图3a、图3b和图3c分别以俯视图和横截面图示意性地示出了光电组件40，其中，在图3b和3c中示出两种不同的变体。光电组件40包含多个像素11，像素11不像在图2a和2b中所示的光电组件30那样彼此直接相邻布置，而是彼此间隔开。光电组件40中的每个像素11在其四个侧面上完全被反射材料19完全覆盖。像素11之间的空间填充有电绝缘的第二材料41，例如灌封材料。
137.像素11中的led的n触点可以连接到光电组件40的底部或上侧或上侧和底部之间。在图3b中，像素11放置在载体42上，在载体42中集成有n触点端口43，该n触点端口将像素11的n触点彼此连接。此外，载体42具有用于每个p触点的p触点端口44，从而可以单独地控制每个像素11的p触点。载体42也可以包含ic。光电组件40中的led半导体元件12的间隔布置还允许接触，在该接触中可以分别控制每个像素11的n触点和p触点。
138.图3c示出了代替变体，其中，载体45仅包含用于布置在载体45上的每个像素11的单独的p触点端口46。当然，p型掺杂层和n型掺杂层也可以互换。在电绝缘的第二材料41上，以光栅状方式布置印制导线47，该印制导线将像素11的n触点彼此连接并且导致布置在光
电组件40的一侧上的外部端口48，如图3a所示。
139.图3d示出了一个设计放哪，其中，在基本上矩形的半导体元件或led12的情况下，在两个相对侧上形成介电层19'。在图3e的俯视图中，可以看出，介电元件19和19
′
交替地位于半导体元件12和介电过滤器18周围。介电元件19和19
′
的设计不同。元件19
′
包括至少一个导电的子区域，例如以沿着led 12的侧壁的表面的形式或者还沿着侧壁延伸的多个条的形式。元件19未电连接至led 12，因此它无助于元件12的供电。
140.电流方向由图3d中的箭头指示。电流或者流到表面，然后从那里通过介电过滤器18进入半导体层，再到有源区域。可代替地，介电元件的导电部分连接至led上的接触层。接触层可以例如布置在介电过滤器和led之间并且设计成覆盖电极，如图3a中由未示出的元件12和18之间的薄层所示。在两种情况下，接触层都用于使电流在整个表面上扩展。
141.以下陈述涉及可用于半导体结构的处理的各个方面，以改善其性能或创建新的应用领域或实现可能性。
142.在图4中，为了推导具有电分离和光学耦合的子像素的像素元件方面，示出了电子显示器10的简化示意图，如其通常用于例如监视器、电视、显示面板或甚至小型设备如智能手表或智能手机。众所周知，基本结构是通过将大量的像素或像素元件12排列在一个平面中而实现的。像素元件12被组织成行和列，并且可以被单独地电驱控。该控制被实现为，使得它们以这种方式改变发光度，颜色和发射波长。在后一种情况下，每个像素通常包括三个子像素，这些子像素又设计用于发射不同的波长。像素元件12通常被施加到基底或载体结构14上，该基底或载体结构在这一方面主要是为了确保装置的机械稳定性。
143.在该图示中可以清楚地看到，为了产生足够高的分辨率，在某些情况下，必须以空间上紧密的方式机械地布置和电连接数百万个这种像素元件12。同时，在许多情况下，缺陷像素12可以看作是活性像素之间的暗点。特别是由于尺寸极小，例如led，一方面这种显示器的密度和分辨率在不断提高，另一方面同时需要尽可能无误差的功能和低废品率的生产。
144.在图5中放大地示出了在图4中示出的部段aa，以便能够更精确地描述在此描述的解决方案的特征。因此，基底14被指定为同时包括控制元件并且用作像素的载体结构。在基底14上设置有各个像素元件12，在此它们是矩形的并且具有相同的尺寸。像素元件12的这些相同尺寸通常对于制造原因是有利的，但是根据示例，它们也可以设计成不同的形状或尺寸。在这里示出的示例中，像素元件12具有长度l1和宽度b1。像素元件分隔层16设置在像素元件12之间。后者在几μm的范围内，例如2μm至100μm。
145.像素元件分隔层16以这种方式实现，使得相邻像素元件12就各个像素元件的控制而言是电分离的。图6以截面图示出了像素元件的截面。像素元件12由像素元件分隔层16分离，并且每个像素元件包括子像素18。像素元件分隔层16在像素元件12之间提供电学和光学上的分离。这旨在防止从一个像素元件12发射的光由于光学串扰而进入相邻的像素元件12并被发射出来。
146.在像素元件12内，在此示出了根据本发明的进一步细分为子像素18的示例，例如针对所选的像素元件12。子像素18，也称为所谓的场，在这里具有相同的尺寸和形状。定义了子像素18的长度l2，其中，根据一个示例，像素元件12的长度l1可以由相同大小的子像素12的长度l2的倍数得出，包括任何中间空间。类似地，指定子像素的宽度b2，在此也根据示
例，像素元件的宽度b1可以由相同大小的子像素18的宽度b2的近似倍数得出，包括任何中间空间。在此处选择的表示中，仅针对一个像素元件12示出了将像素元件12细分为子像素18或所谓的场。然而，该结构可以应用于布置在显示器10中的所有像素元件12。
147.另外，在同一像素元件12的两个相邻的子像素18之间设有子像素分隔元件20。该子像素分隔元件20设计成使得对于所分配的子像素(长度为l2)的控制发生电分离(见图6)。子像素分隔元件20还被配置为使得对于子像素18发出的光可以进行光耦合或光串扰。换句话说，这意味着在像素元件12内，光子或光可以从子像素18与位于相同像素元件12中但不在两个像素元件12之间的一个或多个子像素18串扰。
148.例如，可以通过红色、绿色和蓝色的基本颜色的组合来产生像素元件12的各种可能的可发射颜色。因此，像素元件12可以包含可以发射不同波长的光的子像素18。在图5中，作为示例，总共九个子像素18由字母a至k标识。根据一个示例，子像素a，d和g设计成红色led，子像素b，e和h设计成绿色led，子像素c，f和k设计成蓝色led。如果例如像素元件12要发射红光，则通过控制电子设备同时控制子像素a，d和g。如有必要，可以使用控制电子设备测试所有子像素a，d和g是否正常工作。然后可以通过这种方式设置所需的亮度。
149.例如，如果子像素a，d或g中的一个有缺陷，则由于电隔离，仍然可以正确控制其他像素。但是，由于通过子像素分隔元件20可以进行光串扰，因此可以通过相邻的子像素18来补偿有缺陷的子像素18缺失的光。只要一组中具有相同颜色的一个子像素18起作用并且该组中的其余子像素18有缺陷，则该剩余的起作用的子像素18可以补偿有缺陷的子像素的故障，从而通过冗余确保像素元件12的功能。在一个示例中，光学串扰也可以在像素元件12内的多个子像素上发生。其他可能的布置例如是将三个子像素18分配给红色、绿色或蓝色的基本颜色之一。示例包括以下分组a/b/c，d/e/f和g/h/k。但是也可以设想对角线分配，其中应当能够有利地实现光学串扰。
150.图6示出了显示器10的局部区域的截面图。在该图的下部中，示出了基底14，该基底尤其旨在提供机械上足够稳定的载体结构，用于容纳其余的结构元件。根据一个示例，这可以是硅ic的晶圆。基底14可以另外具有驱动器电路或控制电子设备(未示出)以及各种电连接。这些可以例如通过集成电路中的导体结构来实现。此外，提供了可用于控制子像素区域26的接触结构24。在此处所示的示例中，该子像素区域直接与接触结构24相邻。经由接触结构24，可以单独地并且选择性地经由控制电子设备来控制发射器芯片26。
151.外延层26具有例如不同的层，这些不同的层尤其允许发光二极管起作用。例如，可以通过适当地不同地掺杂的层来实现pn结，或者也可以具有一个或多个量子阱结构。pn结28的区域在此以虚线简化地示出。现在将像素元件12和子像素18的结构并入外延层26中。
152.经由像素元件分隔层16可以详细地识别出各个像素元件12。它们各自具有长度l1，其对应于两个像素元件分隔层16之间的距离。在像素元件12内，在此可以在纵向方向上限定三个子像素18。它们各自的长度为l2。子像素分隔元件20布置在各个子像素18之间。
153.在此处示出的示例中，像素元件分隔层16和子像素分隔元件20均设计成沟槽或类似结构。这意味着像素元件分隔层16和子像素分隔元件20各自例如通过蚀刻工艺以沟槽状，间隙状或类似结构被加工到外延层26中。然后将电绝缘材料例如sio2沉积在沟槽中。为了确定这些沟槽的电学和光学性质，例如选择像素元件分隔层16的沟槽深度d1大于子像素分隔元件20的沟槽深度d2。由此可以实现，通过子像素分隔元件20的沟槽的较小的深度d2
来实现在子像素18之间的光学串扰。
154.相反，在两个像素元件12之间，通过像素元件分隔层16的更深的沟槽d1，防止了光学串扰30和电串扰。根据一个示例，选择子像素分隔元件20的沟槽的深度d2，使得其穿过pn结28的区域。这可以有利地防止两个相邻的子像素18或相关的发射器芯片22发生电相互作用和/或发生电或电磁串扰。
155.在以上示例中，像素元件分隔层16穿过有源层到达相对的辐射表面的边缘，但是没有穿过它。由此，可以将靠近表面的区域设计为将所有像素和子像素连接到电势连接的公共触点。另外，像素元件分隔层16可以包括镜层，从而由像素产生的光被光学偏转。图133中的示例还示出了子像素分隔元件20延伸经过有源层，但是此后不久结束。这样可以防止电串扰，但不能防止光串扰。取决于设计和生产参数，子像素分隔元件20也仅延伸至有源层或略微延伸到有源层中。
156.尽管在该设计方案中，像素元件分隔层16和子像素分隔元件20设计成具有基本上垂直的侧壁的沟槽，但是本发明不限于此。也可以有意识地选择其他具有附加功能的形状，例如光准直或光引导。作为其示例，可以像素元件分隔层16的倾斜侧壁。
157.在图7中示出了根据本发明的用于校准像素元件12的方法100。在此，在第一步骤110中，如以上和以下所述，控制像素元件12的子像素18。子像素18的这种控制旨在允许测试相关子像素18的功能。例如，这可以通过来自控制电子设备的控制信号来实现，而控制信号又可以通过单独接触每个子像素18来实现。在随后的步骤120中，检测子像素18的缺陷信息，换句话说，在此生成有关子像素18是否正常工作的信息。
158.这种缺陷信息可以是例如包含关于子像素18的正确功能的信息的标志或特定值。根据随后的步骤130，该缺陷信息可以例如存储在控制电子设备的存储单元中。这可以通过适当地调整相同波长的相关联子像素的控制信号来补偿有缺陷的子像素，从而实现整个像素元件12的正确功能。
159.在一个示例中，子像素分隔元件20可以设计成使得相同颜色或相同波长的子像素18之间的光学串扰成为可能，其中，子像素分隔元件20设计成在不同颜色或波长的子像素18之间光学分离。
160.图8中示出了像素化或其他发射器的扩展，其中通过具有材料桥的像素结构来防止阵列的像素之间的光和电串扰。
161.阵列a具有在整个区域上产生的竖直led形式的两个光电像素p。每个像素p包括n型掺杂层1，p型掺杂层3和适用于发射光的有源区域5。在两个形成的像素p之间，层序列的材料从n型掺杂侧和从p型掺杂侧移除。剩下的只是一个具有最大厚度dc的薄材料过渡部层9，其包括有源层5和包裹层7。就生产技术而言，包裹层可以由与层3或5相同的材料形成。材料过渡部明显长于其厚度。选择厚度dc，以使电磁波不会在材料过渡部中传播。光学模式因此被抑制。换句话说，图8中的材料过渡部9的电导率和/或光导率在水平方向上被有效地减小。
162.由于层序列的材料的移除而导致的材料过渡部9的两个主表面和像素p的暴露的表面区域11通过相应的钝化层13、特别是二氧化硅被电隔离和钝化。层序列的被移除的材料的区域也填充有填充材料15。最后，像素p的两个主表面借助于接触层33电接触，其中它们可以形成端部触点。接触层33可以具有透明材料，例如ito，使得由像素p产生或接收的光
通过透明材料发光。
163.有源区域5包括一个或多个量子阱或其他结构。它们的带隙与发射光的所需波长匹配。选择最大厚度dc，以使得防止所有基本模式沿着材料过渡部9的有源区域5传播到下一个像素p。在这种情况下，材料过渡部9的有源区域5的最大厚度dc取决于有源区域5和对应于波导的材料过渡部9的包裹层7之间的折射率差。通常，这意味着材料过渡部应尽可能薄。一方面，由于波不能在水平方向上传播，这使得光学模式的串扰更加困难。另一方面，低的最大厚度dc使得另外的电串扰更加困难。围绕有源区域的有源区域5的包裹层7通常显示出高的表面电阻，并且只能携带少量电流。在此，另外的减小还通过电阻的增加减少了电串扰。
164.最大厚度dc还取决于折射率和有源区域5的厚度。在此，最大厚度dc大于或等于有源区域5的厚度。最大厚度dc还取决于相邻像素p之间的距离。距离越大，最大厚度dc可能越大。最大厚度dc的建议范围是100nm到4μm，特别是在100nm与1μm。
165.在图8中所示的层的厚度取决于所使用的材料，包括掺杂材料，浓度相对深度的掺杂分布，侧壁的角度，像素尺寸，像素中间空间以及整体阵列尺寸。总厚度的下限为约100nm。
166.用于像素p的合适的材料系统是例如in(ga，al)as(sb，p)、sige、zn(mg，cd)s(se，te)、ga(al)n、hgcdte。用于接触层33的合适材料是单独的例如au、ag、ti、pt、pd、cr、rh、al、ni等的金属或与zn、ge、be的合金。该材料也可以用作填充材料15，其然后除了填充功能之外还用作粘结材料。导电材料还可能具有反射和其他特性。诸如zno或ito(insno)的透明导电氧化物也可以用作用于接触的接触层33，并且还为阵列的p侧或n侧提供公共触点。
167.诸如ti、ta、hf、zr、nb、al、si、mg的氟化物、氧化物和氮化物之类的电介质可用作透明绝缘体。该材料可以用于钝化层13。该材料也可以用作填充材料15，其然后除了填充功能之外还用作电绝缘体。有源区域5和包裹层7的折射率值完全取决于所用的材料。
168.最大厚度dc还取决于通过钝化层13和/或填充材料15产生的电介质的折射率。有源区域5和电介质之间的折射率差越小，用于相同串扰的最大厚度dc越大。
169.图9以横截面示出像素阵列a的第二实施例。图9中所示的阵列a与图8中所示的阵列a的不同之处在于，具有相对小的带隙的光吸收材料17至少部分地填充了层序列的被移除的材料的区域。此外，由于没有在其上形成钝化层13，所以光吸收材料17直接位于材料过渡部9上。仅像素p的暴露的表面区域11通过相应的钝化层13被电绝缘和钝化。它们的材料可以包括例如二氧化硅，因此在材料3和17之间不会发生电气短路。
170.在图9中(在此未示出)-可替换地，两个像素p之间的材料过渡部9的仅一侧-在图9中的上方或下方-由光吸收材料17填充。另一方面，例如在材料过渡部9上形成填充材料15，钝化层13保留在它们之间。光吸收材料17的使用提供了对光学串扰的额外抑制。像素p之间的光吸收材料17通过吸收在材料过渡部9中从有源区域5发出的光来减少波导。波导沿材料过渡部9衰减。
171.带隙小于最初用作波导的材料过渡部9的带隙的金属，合金，电介质或半导体适合作为光吸收材料17。由此，光的能量也更大，使得其被材料17吸收。例如，可以使用吸收50％红色波长的浮动眼。光吸收材料7在材料结点9处延展，例如通过cvd(化学气相沉积)或pvd(物理气相沉积)创造外延层的方式。光吸收材料17已经沉积或延展在包裹层7上。
172.图10a以横截面示出了根据本发明的像素阵列a的第三实施例。在从n型掺杂侧和/或从p型掺杂侧移除的像素阵列的层序列的材料的位置处，形成具有相对于移除的材料、尤其是相对于掺杂材料或填充材料15增大的折射率的材料19，但其不应大于包裹层7或有源区域5的折射率。由此，材料过渡部9中的波导也被衰减。基底35上的层序列最终被保护性覆盖层37覆盖。
173.具有增大折射率的材料19例如通过化学或物理气相沉积在材料过渡部9上外延延展。在移除两个像素p之间的原始的n型掺杂和/或p型掺杂的层材料之后，以及在通过施加钝化层13钝化像素p的暴露的表面区域11、特别是侧面之后，进行施加或延展。
174.在此，将具有增大的折射率的材料19施加或延展在覆层7上。在材料过渡部9上没有形成钝化层13。其在材料过渡部9下方的区域示出。例如gaas可以作为具有增大的折射率的材料19延展在具有algaas的材料过渡部层9的有源区5上。可代替地，通过扩散或注入增大折射率的材料21到填充材料15中直至包裹层7或填充到包裹层7中，形成具有增大的折射率的材料19。其在图10a中由材料过渡部9上方的区域表示。具有增大的折射率的材料19可以在图10a中形成在材料过渡部9上方和/或材料过渡部9下方。可以用填充材料15填充没有折射率较大的材料19的区域。
175.图10b示出了根据所提出的原理的、在像素阵列的第三实施例的材料过渡部的区域中光的传播的模拟。示出了材料过渡部9的横截面，其中仅上侧被蚀刻并且填充有具有增大的折射率的材料19。具有增大的折射率的材料19具有与量子阱材料5相同的折射率。即有源区5和具有增大的折射率的材料19在图中以深灰色示出。n型掺杂层1的包裹层7或未蚀刻的半导体材料和填充材料15以白色示出。
176.在该模拟中仅仅小的0.1μm厚的层是有源区5或量子阱材料的区域。厚度为0.05μm的层仍为“残余包裹层”或剩余的包裹层7。1μm厚的层是具有增大的折射率的材料19。根据led和所选材料之间的距离，可以将各个部分设计得更大或更小。
177.在两个像素p之间的材料过渡部9的区域中，折射率为3.5且层厚度为0.1μm的有源区域5布置在折射率为3的下部未蚀刻n型掺杂层1上。在该第一内层上形成折射率为3的包裹层7，作为材料过渡部层9的第二内层，其层厚度为0.05μm。在其上形成材料19的相对较厚的第三内层，其具有3.5的增大的折射率和1μm的层厚度。第三内层由包括例如折射率约为3的填充材料15的层覆盖。
178.为了对该层结构进行模拟，假设真空波长为0.63μm。此处产生的光可以是tm和/或te偏振的。当磁场的方向垂直于入射矢量和表面法线所跨越的平面(“入射平面”)时，涉及tm偏振光(tm＝横向磁性的)，而当电场的方向垂直入射平面时，涉及te偏振光(te＝横向电的)。
179.图10b示出了基本模式te0如何离开有源区5，并被作为波导的材料过渡部9上方和/或下方的两个像素p之间存在的另外的光学势垒所阻止。这里的光学势垒是根据上述图10a的层结构，不同折射率的层之间的界面。基本模式te0进入到由具有增大的折射率的材料19构成的厚的第三内层，不进入邻近的像素p。
180.实际上，具有较大折射率的材料通常也是吸收性更强的材料、特别是因为带隙较小。
181.图11以横截面示出像素阵列a的第四实施例。与其他图相同的附图标记在图11中
表示相同的特征。与根据图8的结构相反，在材料过渡部9的有源区域5中在两个填充层15和两个钝化层13之间引入了附加的材料23、24，这有效地降低了用作波导的材料过渡部9的电导率和/或光导率。一方面，附加材料是增加材料过渡部9的有源区域5中的光吸收的材料23。通过减小像素p的材料的带隙来增加像素p之间的有源区域5中的吸收。有源区域5被植入或扩散到材料过渡部9的有源区域5中。特别地，掺杂物扩散或注入到像素p之间的有源区域5的中央区域。由于所谓的带隙重归一化实现了带隙的减小。沿着材料过渡部9引入的材料23的量越大，在有源区域5中的光吸收就越大。
182.代替地或累积地，另一方面，附加材料是在材料过渡部9的有源区域5中增加电阻的材料24。为此，将增加电阻的元件植入或扩散到材料过渡部9的有源区域5中。电阻的这种进一步增加用于进一步减小从一个像素p到相邻像素p的电串扰。例如，为了增加电阻，可以将fe引入到材料过渡部9的具有ingaasp的有源区域5中。沿着材料过渡部9引入的材料24的数量越大，两个像素p之间的材料过渡部9的有源区域5的电阻增加越大。
183.在施加钝化层13之前，将两种材料23、24扩散或注入到相应的材料过渡部9的有源区5中。
184.图12a以横截面示出像素阵列a的另一实施例，其中，与图138中的结构相比，在材料过渡部的区域中引入了光学结构25。结构25沿着材料过渡部9的有源区域5被引入两个填充层15和两个钝化层13之间。这减小了充当两个像素p之间的波导的材料过渡部9的光学传导性。波导被减小。光学结构25可以是光子晶体和布拉格镜或另一介电结构。结构25沿着有源区域5的上方，下方或两侧的材料过渡部9形成折射率的周期性结构，该结构导致光学带隙并防止光子沿材料过渡部传播。
185.光学结构的周期性取决于光的波长，光学结构的尺寸，结构化的材料过渡部9的长度和所用材料的折射率。在图12a中仅仅示出了在用作波导的材料过渡部9的下侧的光学结构25。该光学结构25也可以形成在用作波导的材料过渡部9的上侧。图12a所示的光学结构25是布拉格镜。在形成光学结构25之后，施加钝化层13。
186.在图12b中示出了来自图12a的示例的扩展。转换器材料41或42被施加到表面上。转换器材料41和42分别大致延伸到两个led之间的中间。由于led的壁设计成自身可反射的，因此在led的有源层中生成的光将它们引导到转换器材料的方向。从led进入转换器材料的光在那里被转换。转换器材料之间的可选反射层可防止串扰。
187.在转换器材料的表面上，光子结构34和37沉积在每个像素上，以引导光。可替换地，也可以提供如上所述的介电镜。
188.图13以横截面示出了根据本发明的像素阵列a的第六实施例。与根据图13的结构相反，两个相对的电触点27在此另外沿材料过渡部层9的有源区域5引入到两个填充层15中，这两个电触点有效地在两个像素p之间降低了作为波导起作用的材料过渡部9的电和/或光导率。这些相对的电触点27将电偏压施加到两个像素p之间的相应材料过渡部9的两个主表面上。
189.借助于所施加的电偏压产生静电场，通过该静电场改变最初用作波导的材料过渡部9的光学特性，使得沿着材料过渡部层9的波导有效地被改变。
190.通过将电偏压施加到在像素p之间最初用作波导的材料过渡部9上，借助于所谓的“量子约束斯塔克”效应(qcse；有限的斯塔克效应)，增加了波导中光的吸收，如其例如在电
吸收调制器中所使用的那样。在电吸收调制器中，通过施加电场有效地增加了半导体的基本吸收。因此，减少了像素p之间的光学串扰。常规的肖特基触点或金属绝缘体触点适合用作电触点27。此外，所有传统上用于无电流的带材弯曲的东西都适用。
191.在形成两个相对的电触点27之后，将钝化层13施加到两个相对的电触点27、特别是施加在其上形成填充材料15并且邻接像素p的表面上。与另外的图18至12a相同的附图标记表示图13中的相同特征。
192.图14以横截面示出了根据本发明的像素阵列a的第七实施例。与图13中的实施例相反，此处固有地产生电场，即通过选择合适的材料系统来产生。为此，至少一层n型掺杂的材料29和/或p型掺杂的材料31布置在材料过渡部层9的两个主表面的至少一个上，使得通过其产生电场，该电场无需任何其他手段就被结合到材料过渡部9中。如果在材料过渡部层9的两个主表面之一上仅形成一层掺杂材料并且不掺杂材料过渡部9的另一主表面上的层，则提供所谓的耗尽场，其作为电场足以增大材料过渡部9中的光吸收。可代替地，用于增大材料过渡部9中的光吸收的电场由此产生，即在材料过渡部9的一个主表面上形成一层n型掺杂材料29并且在材料过渡部9的相对的组表面上形成一层p型掺杂材料层31。
193.通过cvd(气相化学沉积)或pvd(气相物理沉积)外延延展用于提供电场的材料、特别是n型掺杂材料29，p型掺杂材料31以及可能的非掺杂材料，使得在细波导上的相邻像素p之间提供内置偏压(bias)。对于n和p型掺杂，例如可以借助于si和zn来掺杂ingaalp。
194.借助于掺杂材料29和/或31提供了偏压(bias)，该偏压具有与根据图13的实施例相同的效果。另外，提供电场的材料直接与材料过渡部9接触，因为在它们上面不需要钝化层13。仅像素p的暴露的表面区域11通过相应的钝化层13被电绝缘和钝化。它们的材料可以包括例如二氧化硅。像素p通过电接触层33电连接。
195.图15以横截面示出像素阵列a的第八实施例。这样，有源区域5以受控的方式被蚀刻。换句话说，以受控的方式允许在材料过渡部的区域中有源区域5的损坏或在有源区域5中出现缺陷。根据图15，材料过渡部9在其至两个像素p的中心完全中断，在这两个像素之间形成材料过渡部9。在到两个像素p的过渡处，材料过渡部9形成为具有最大厚度dc。
196.图16示出了像素阵列a的第九实施例。在左侧，以横截面示出了抑制两个相邻像素p之间的串扰的两个不同的实施例。上部变体v1示出了根据图8的第一实施例。下部变体v2示出了根据图12a的第四实施例。在右侧示出了四个彼此相邻的像素p的俯视图。
197.四个相邻像素p被分配给每个像素p，其中，在此根据第二变体v2沿着x方向形成材料过渡部9。根据第一变体v1，沿着y方向形成材料过渡部9。原则上，每个材料过渡部9都可以与其他材料过渡部9不同地设计、特别是根据本技术中描述的实施例。原则上，材料过渡部9可以沿着各自的空间方向相同地设计。可以根据期望的图案来设计材料过渡部9。沿着各自的空间方向的材料过渡部9的实施例可以交替。
198.以这种方式，在根据本技术的阵列a中，包括材料过渡部9的所有可能的实施例或变体以及实施例的组合。根据图16中的俯视图可以看出，所有的变体v例如都可以取决于方向地组合起来。这也适用于像素p的所有可能的形状，其可以是圆形或有角度的，在这种情况下尤其是矩形的。
199.图17示出了根据本发明的用于制造像素阵列a的方法的实施例。为此，用于制造光电像素p的阵列a的方法具有以下步骤。通过第一步骤s1，沿着阵列a产生n型掺杂层1和p型
掺杂层3的整面的层序列，在它们之间形成有源区域5。在本技术中提出并公开了各种技术。
200.通过第二步骤s2、特别是借助于蚀刻，在要形成的像素p之间，从n型掺杂侧和p型掺杂侧移除层序列的材料。这由此实现，即至少有源区域保留为材料过渡部。同样，在材料过渡部9中，薄的包裹层7可以保留在有源区域5的上方，下方或两侧。厚度dc显著降低并且光学模式无法在像素之间横向传播。较高的电阻还可以减少电串扰。总体上，材料过渡部9的电导率和/或光导率降低。
201.厚度dc足够薄，这是根据阵列a的规格或期望的设备的亮度或响应度所要求的。材料过渡部域的厚度尤其取决于材料系统和发射光的波长。
202.在一个方面中，从两侧蚀刻直至或进入有源区域5的任一侧上的包裹层7，或者直至有源区域5，从而防止了所有基本模式沿着有源区域5移动下一个像素p。在这种情况下，材料过渡部9的有源区域5的最大厚度dc取决于有源区域5和用作波导的材料过渡部9的包裹层7之间的折射率差。
203.减小最大厚度dc具有减少随着更多光从波导中射出而引起的光学串扰的效果。厚度dc的减小还意味着电串扰的减小。保留在各个像素p之间的有源区域5的薄的未掺杂的包裹层7几乎不携带任何电流。因此，这减少了电串扰。
204.通过另外的步骤s3至s5，在蚀刻之后，可以用其他必要的材料覆盖各个像素p和波导，以进一步抑制波导外部的光和/或电串扰。在步骤s3中，借助于相应的钝化层13、特别是二氧化硅，对材料过渡部9的暴露的主表面和像素p的暴露的表面区域11进行电隔离和钝化。取决于在第四步骤s4中使用哪种措施来减少串扰，可以放弃材料过渡部9的暴露的主表面的电绝缘和钝化。
205.通过第四步骤s4，从n型掺杂侧和/或从p型掺杂侧，例如通过填充材料15至少部分地代替移除的材料。在步骤s5中，将接触层33施加到像素p的主表面上，并由此与该结构进行电接触。根据一个实施例，首先对阵列的一个主表面执行步骤s1至s5，然后基底更换之后在对阵列的另一主表面执行上述步骤。
206.为了进一步减少光和/或电串扰，可以在第四步骤s4中采取另外的措施，以累积到形成具有最大厚度dc的材料过渡部9。这里列出了一些示例，上面针对其他设计方案介绍了其他示例。因此，从n型掺杂侧和/或从p型掺杂侧，代替填充材料15，可以代替地用光吸收材料17和/或光强烈折射的材料或具有增大的折射率的材料19填充移除的材料的区域。在材料过渡部9处没有形成钝化层13。
207.此外，在第四步骤s4中，有源区域5的光吸收和/或电阻可代替地或累积地增大。在这种情况下，钝化层13也应施加到材料过渡部9上。
208.这些设计的应用允许制造光电像素p的阵列a、特别发射器和检测器阵列，而无需蚀刻穿过有源区域5，与具有蚀刻有源区域的解决方案相比，没有光学和电串扰，也没有性能和可靠性问题。
209.具有高分辨率的显示装置，特别是在单片结构中，对大量应用感兴趣。对于具有像素大小的光源的显示器，提出了基于gan或ingan的所谓的矩阵形式的显示器。
210.图18示出了作为第一实施例的包括ic基底部件和放置在其上的单片像素化光学芯片的显示装置。示出了具有单片集成电路2.1、2.1、2.3以及具有由它们控制的ic基底触点3.1、3.2、3.3的ic基底部件1。ic基底部件1可以具有用于控制，供电以及用于与外围设备
交换信号的其他部件，其中示例性地描绘了接口23。
211.ic基底触点3.1、3.2、3.3设计成金属的，并且每个都由绝缘层隔开。单片像素化的光学芯片4布置在ic基底部件1上，并且以电和机械方式连接到ic基底触点3.1、3.2、3.3。更准确地说，触点22.1m，22.2和22.3以这种方式安装在像素化的光学芯片4的表面上，使得当精确定位在ic上时，它们与ic基底触点3.1、3.2、3.3相对。如所示，触点各自具有相同的尺寸，因此，如所示，即使是很小的偏移也不会产生任何负面影响，并且避免了短路。在本技术中公开了用于这种连接的各种技术。
212.单片像素化的光学芯片4包括具有第一半导体层6和第二半导体层7的半导体层序列5，其中第一半导体层6具有p型掺杂并且第二半导体层7具有n型掺杂，第一半导体层6和第二半导体层7被大面积地放置并在垂直于堆叠方向8的横向方向上基本上在整个单片像素化光学芯片4上延伸。没有详细示出具有不同掺杂强度或由不同半导体材料制成的多个单独层的半导体层6、7的设计变体。在第一半导体层6和第二半导体层7之间有一个有源层(未详细示出)，该有源层具有量子阱，在该量子阱的区域中，在电流在堆叠方向8中流过半导体层序列5时形成发射电磁辐射的有源区域24。
213.在半导体层序列5上方的正面17上平坦地施加例如由铟锡氧化物(ito)制成的透明接触层16。为了达到具有小的像素尺寸p，在本实施例中为2μm至5μm的对角线尺寸的led 9，在第一半导体层6的面向ic基底部件1的下侧上的第一光源触点10.1、10.2、10.3基本上小于像素尺寸p。对于该实施例，选择300nm的第一光源触点10.1、10.2、10.3的最大对角线md，从而满足该特征，据此，led背面12上的第一光源触点10.1、10.2、10.3的投影表面13最多对应于led背面12的一半面积。对于本实施例，在对角线为4μm的情况中，投影表面13具有led背面12背侧的面积的约5％。由此导致在led 9内的，在第一光源触点10.2和由透明接触层16的一个部段形成的第二光源触点11之间的横向界定的电流路径25，其中，该电流路径通向在横向方向上界定的有源区域24。另外，抑制了有源区域24的边缘处的非辐射复合。为了改善电流路径25的横向定界，优选地选择第一半导体层6和第二半导体层7的掺杂，使得它们的p或n型电导率小于104sm-1
，优选地小于3
×
103sm-1
，进一步优选小于103sm-1
。另外，将第一半导体层6的层厚度sd选择得较小是有利的。优选的是，第一半导体层6在堆叠方向8上的层厚度sd在横向方向上是第一光源触点10.1、10.2、10.3的最大对角线md的至多十倍，并且优选地至多为五倍。
214.根据本发明，第一光源触点10.2在垂直于堆叠方向8的横向方向上被具有光阻挡作用的背侧吸收器15.1、15.2包围，其中，该背侧吸收器15.1、15.2优选由硅，锗或镓组成和/或具有石墨烯或碳黑颗粒的夹层。从用于第一实施例的图19中所示的光路26可以看出，该措施减小了从受控的led9到相邻像素的串扰。
215.对于图20所示的第二实施例，相同的附图标记用于与第一实施例相对应的组件。示出了在第二半导体层7的上侧上的三维结构，其改善了光到前侧17的耦合输出。可以看出，全反射的程度降低了并且耦合输出锥变大了。对于未详细示出的代替设计方案变体，在前侧上提供了17个菲涅耳透镜化部。在另一代替方案中，在表面上布置有光子晶体结构。
216.在图21中所示的第四实施例通过前侧的吸收器21.1、21.2、21.3、21.4进一步减小了相邻的led 9之间的光学串扰，该前侧的吸收器横向地围绕第二光源触点11.1、11.2、11.3。如果将前侧的吸收器21.1、21.2、21.3、21.4设计成电绝缘的，则可以额外地改善用于
有源区域24的局部化的电流路径的横向限制。
217.对于图中所示的实施例，在第一光源触点10.1、10.2、10.3与分别分配的ic基底触点3.1、3.2、3.3之间布置有光学芯片接触元件22.1、22.2、22.3。光学芯片接触元件22.1、22.2、22.3的横截面面积大于第一光源触点10.1、10.2、10.3的横截面面积，因此单片像素化的光学芯片4可以简化的方式在ic基底部件1上接触。