具有电容器连接的重布的集成存储器及形成集成存储器的方法与流程

1.集成组合件。集成存储器(例如dram)。具有电容器连接的重布的集成存储器。形成集成存储器的方法。


背景技术：

2.存储器是一种类型的集成电路系统，且在计算机系统中用于存储数据。实例存储器是dram(动态随机存取存储器)。dram单元可各自包括与电容器组合的晶体管。dram单元可经布置成阵列；其中字线沿着阵列的行延伸，且数字线沿着阵列的列延伸。字线可与存储器单元的晶体管耦合。每一存储器单元可通过字线中的一者与数字线中的一者的组合唯一地寻址。
3.高填密电容器随着集成度增加变得越来越重要。期望开发实现dram阵列的电容器的高填密的架构及开发用于制造此类架构的方法。


技术实现要素：

4.一些实施例包含一种集成组合件。所述集成组合件包含各自在一对电容器接触区域之间具有数字线接触区域的有源区域。所述电容器接触区域经布置成一图案使得六个邻近电容器接触区域形成基本上矩形配置。导电重布材料与所述电容器接触区域耦合且从所述电容器接触区域向上且横向向外延伸。所述导电重布材料的上表面经布置成一图案使得所述上表面的七个邻近者形成基本上六边形密堆积配置的单元。电容器与所述导电重布材料的所述上表面耦合。
5.一些实施例包含一种集成组合件，其包括各自在一对电容器接触区域之间具有数字线接触区域的半导体材料支柱的集成组合件。所述电容器接触区域经布置成一阵列，其中所述阵列具有交替的第一行及第二行。所述导电重布材料与所述电容器接触区域耦合。所述导电重布材料沿着所述第一行具有第一配置，其中所述第一配置基本上沿着所述第一行在第一方向上从所述第一行的所述电容器接触区域横向向外延伸。所述导电重布材料沿着所述第二行具有第二配置，其中所述第二配置基本上沿着所述第二行在第一方向上从所述第二行的所述电容器接触区域横向向外延伸。所述第二方向与所述第一方向基本上相反。所述导电重布材料具有上表面。电容器与所述导电重布材料的所述上表面耦合。
6.一些实施例包含一种形成集成组合件的方法。形成具有半导体材料支柱的构造，所述导体材料支柱各自在一对电容器接触区域之间具有数字线接触区域。所述电容器接触区域经布置成一阵列，其中所述阵列具有交替的第一行及第二行。所述数字线接触区域沿着沿所述第一行的第一横截面与所述电容器接触区域间隔，且沿着沿所述第二行的第二横截面与所述电容器接触区域间隔。数字线沿着所述第一横截面及所述第二横截面直接在所述数字线接触区域之上。导电插塞沿着所述第一横截面及所述第二横截面直接在所述电容器接触区域之上。绝缘块在所述导电插塞及所述数字线之上。图案化掩模形成于所述绝缘
块之上。图案化掩模具有沿着第一横截面从中延伸穿过的第一开口，且具有沿着第二横截面从中延伸穿过的第二开口。所述第一开口及所述第二开口经对准使得所述第一开口及所述第二开口中的每一者部分与导电插塞中的一者部分重叠且与邻近所述导电插塞中的所述一者的所述数字线中的一者部分重叠。用第一蚀刻使所述第一开口及所述第二开口向下延伸到所述导电插塞中。用第二蚀刻使所述第一开口及所述第二开口侧向延伸到所述导电插塞。所述第一开口及所述第二开口在所述第二蚀刻之后分别具有第一形状及第二形状。所述第二形状是所述第一形状的基本上镜像。在所述第一开口及所述第二开口的所述第一形状及所述第二形状内形成导电重布材料。形成与所述导电重布材料耦合的电容器。
附图说明
7.图1是实例存储器阵列的区域的图解俯视图。
8.图2是相对于图1的存储器阵列修改的实例存储器阵列的图解俯视图。
9.图3是图2的改性存储器阵列的另一图解俯视图。
10.图3a是在图3中标记为“a”的区域的放大俯视图。
11.图4是沿着图3的线4
‑
4的图解横截面侧视图。
12.图5及6是沿着图2及3的标记为“5”及“6”的方向的图解横截面侧视图。
13.图7及8是在实例方法的实例过程阶段处沿着与图5及6相同的横截面的图解横截面侧视图。
14.图9及10是在图7的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
15.图11及12是在图9及10的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
16.图13及14是在图11及12的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
17.图15及16是在图13及14的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
18.图17及18是在图15及16的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
19.图19及20是在图17及18的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
20.图21及22是在图19及20的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
21.图23及24是在图17及18的实例过程阶段后的实例过程阶段处沿着与图7及8相同的横截面的图解横截面侧视图。
具体实施方式
22.一些实施例包含形成导电重布结构的方法，其将互连区域(例如dram阵列的容器接触区域)的矩形图案转换成六边形图案(例如，是基本上六边形密堆积的图案)。一些实施例包含具有基本上六边形密堆积的互连区域的图案的集成组合件(例如dram组合件)。参考
与例实施例一起提供的图描述实例实施例。
23.参考图1，在图解俯视图中展示集成组合件10的区域。所述组合件包括多个有源区域12(其中仅一些被标记)，其通过绝缘材料14彼此间隔。有源区域12经点画以帮助读者区分其与中介绝缘材料14。
24.有源区域12包括半导体材料16。半导体材料16可包括任何合适成分；且在一些实施例中，可包括硅、锗、iii/v族半导体材料(例如磷化镓)、半导体氧化物等中的一或多者、基本上由所述物组成或由所述物组成；其中术语iii/v族半导体材料是指包括从周期表的iii及v族选出的元素的半导体材料(其中iii及v族是旧的命名法，且现在称为族13及15)。在一些实施例中，半导体材料可包括硅。此硅可呈任何合适晶体形式(例如单晶硅、多晶硅、非晶等)，且在一些实施例中可包括其中提供有一或多种合适掺杂剂的单晶硅、基本上由所述单晶硅组成或由所述单晶硅组成。
25.展示有源区域12的每一者包含一对电容器接触区域18及20(用方形结构表示)，且在电容器接触区域之间包括数字线接触区域22。数字线接触区域22由圆形结构表示。
26.电容器接触区域18及20分别可称为第一电容器接触区域及第二电容器接触区域。
27.电容器接触区域18、20可被视为分布于阵列24中。数字线26沿着阵列的列延伸，且字线28沿着阵列的行延伸。
28.电容器接触区域18、20经布置成一图案使得六个邻近电容器接触区域形成基本上矩形配置30，其中此类矩形配置30中的一者在图1中被标记及标识。术语“基本上矩形”意味着在合理的制造及测量公差内是矩形。用于图1的矩形配置30中的六个电容器接触区域被标记为区域31。
29.在集成存储器的制造期间遇到的困难是期望形成与电容器接触区域18、20中的每一者电耦合的存储元件(例如电容器)。矩形图案30可限制存储元件的堆积密度。因此，可期望在电容器接触区域18、20之上提供重布材料以更改可用于与存储元件接触的图案。
30.术语“存储元件”指代具有至少两种可检测状态的任何合适装置；且在一些实施例中可为例如电容器、电阻存储器装置、导电桥装置、相变存储器(pcm)装置、可编程金属化单元(pmc)等。出于解释实例实施例的目的，“存储元件”可称为电容器且可表示为电容器。然而，应理解，在其它实施例中，此类电容器可用任何合适存储元件替换。
31.图2展示在将重布材料32用于将接点的位置移位到电容器(存储元件)之后的组合件10。重布材料32的上表面用菱形结构指示。
32.在图2中未展示字线28以简化图式。
33.在图2中以虚线(透视)图展示电容器接触区域18、20以指示其它材料(例如重布材料)已经形成于电容器接触区域之上。重布材料32与电容器接触区域18、20耦合且从此类电容器接触区域向上且横向向外延伸。电容器接触区域18、22的阵列24可被视为包括交替第一行34及第二行36。沿着第一行34的重布材料32具有第一配置使得重布材料32的上表面在第一方向38上相对于电容器接触区域18、20移位；且沿着第二行34的重布材料32具有第二配置使得重布材料32的上表面在第二方向40上相对于电容器接触区域18、20移位。在所说明的实施例中，第一方向38是向右方向，且第二方向40是向左方向。第二方向40可被视为与第一方向38基本上相反，其中术语“基本上相反”意味着在合理的制造及测量公差内相反。
34.重布材料32的上表面经布置成一图案使得导电重布材料32的七个邻近上表面形
成基本上六边形密堆积配置42的单元，其中此类单元中的一者在图2中被标记及标识。术语“基本上六边形密堆积”意味着在合理的制造及测量公差内六边形密堆积。用于配置42中的导电重布材料的七个邻近上表面被标记为表面43。六边形密堆积可使电容器能够跨下伏有源区域12紧密布置。在一些实施例中，六边形密堆积可最大化可用一些电容器配置(例如圆柱形配置)实现的堆积密度。
35.图3展示为了简化图式而无电容器接触区域(18、20)且无移位方向(38、40)的图2的组合件10。展示电容器44与重布材料32的上表面电耦合。电容器经布置成上文参考图2的单元42描述的六边形密堆积配置。
36.图3a展示图3的区域“a”的放大图以帮助读者设想图3的各个特征。图3a的电容器44各自包括一对电极(节点46及48)，其中电极46耦合到重布材料32，且电极48与参考电压50耦合。参考电压用三角形表示。参考电压可为任何合适参考电压；包含(例如)接地、vcc/2等。电容器电介质材料53在电极46与48之间。电容器44可具有任何合适配置。展示电容器经布置成上文参考图3的描述的六边形密堆积配置42。
37.图4展示沿着图3的线4
‑
4的截面，且展示有源区域12中的一者。有源区域12包含半导体材料16的支柱52，其中此支柱从半导体材料的块54向上延伸。支柱52可称为半导体支柱，或称为半导体材料支柱。
38.支柱52具有延伸于其中的两个沟槽56及58。沟槽56及58分别可称为第一沟槽及第二沟槽。数字线接触区域22在沟槽56与58之间的支柱52的片段内。第一电容器接触区域18及第二电容器接触区域20沿着半导体支柱52的区域，所述区域从沟槽56及58向外。区域18、20及22可对应于半导体支柱52的上部内的导电掺杂源极/漏极区域60。通道区域62可在沿着沟槽56及58的下表面的半导体材料16内。
39.电容器接触区域18及20与电容器44耦合，且数字线接触区域22与数字线26耦合。在图4中未展示重布材料32以简化图式。
40.字线28a及28b分别在沟槽56及58内。字线28a可称为第一字线，且字线28b可称为第二字线。字线28a及28b包括导电字线材料64。字线材料64可包括任何合适的导电成分，例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属成分(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，字线28a及28b可包括金属。
41.字线材料64通过绝缘材料(栅极电介质材料)66与支柱52的半导体材料16间隔。此类绝缘材料可包括任何合适的成分；且在一些实施例中，可包括二氧化硅，基本上由二氧化硅组成，或由二氧化硅组成。
42.第一字线28a门控地耦合第一电容器接触区域18与数字线接触区域22，且第二字线28b门控地耦合第二电容器接触区域20与数字线接触区域22。术语“门控地耦合”用于指代可通过字线28的电激活/取消激活引发的源极/漏极区域(例如20及22)的可控耦合/解耦。
43.图5及6图解说明沿着图2及3的方向“5”及“6”的横截面，且展示重布材料32的实例配置。图5及6展示上文参考图4描述的半导体材料支柱52的上区域，且明确展示电容器接触区域18/20及数字线接触区域22。区域18/20通过包括绝缘材料14(在图5及6中标记为14a)的中介区域与区域22间隔。图5及6的支柱52可包括上文参考图4描述的沟槽58及通道区域
62，但在图5及6中未展示支柱的此类片段以简化图式。
44.数字线26相对于图5及6的横截面延伸进出页面。数字线26包括导电数字线材料68。数字线材料68可包括任何合适的导电成分，例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属成分(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，数字线26可包括金属。
45.数字线26的一些沿着图5及6的横截面直接在数字线接触区域22之上，且此类数字线通过导电互连材料70电耦合到下伏数字线接触区域22。互连材料70可包括任何合适的导电成分，例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属成分(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，互连材料70可包括导电掺杂半导体材料(例如导电掺杂硅)。
46.数字线26的一些沿着图5及6的横截面穿过下伏电容器接触区域18/20。此类数字线通过绝缘材料72及74与下伏电容器接触区域垂直间隔。绝缘材料72及74可包括任何合适的成分；且可包括彼此相同的成分，或可包括相对于彼此不同的成分。在一些实施例中，绝缘材料72及74可包括二氧化硅、氮化硅、氧化铝等中的一或多者。
47.在一些实施例中，数字线接触区域22及电容器接触区域18/20可被视为经布置在上文参考图2及3描述的阵列24中。数字线接触区域22中的每一者可被视为在一对电容器接触区域18/20之间，如图4中展示。导电重布材料32通过导电互连材料76与电容器接触区域电耦合。互连材料76可包括上文参考互连材料70描述的相同导电材料。互连材料70及76可称为第一互连材料及第二互连材料以彼此区分。互连材料70及互连材料76可包括彼此相同的成分或可包括彼此不同的成分。在一些实施例中，互连材料70及互连材料76可包括导电掺杂半导体材料(例如导电掺杂硅)、基本上由导电掺杂半导体材料组成或由导电掺杂半导体材料组成。
48.互连材料76可被视为被配置为导电插塞77。导电插塞77具有直接在电容器接触区域18/20之上的片段79。
49.图5是沿着图2及3的第一行34中的一者的横截面，且图6是沿着图2及3的第二行36中的一者的横截面。导电重布材料32沿着图5的横截面经配置为第一结构78，且沿着图6的横截面经配置为第二结构80。第一结构78沿着由箭头38表示的第一方向与下伏电容器接触区域18/20偏移，且第二结构80沿着由箭头40表示的第二方向与下伏电容器接触区域18/20偏移。例如，图5的结构78中的一者用标记78a标识，且被展示与标记为18/20a的下伏电容器接触区域电耦合。结构78a从电容器接触区域18/20a向上且横向向外延伸，且沿着第一方向38从电容器接触区域18/20a横向偏移。类似地，图6的结构80中的一者用标记80a标识，且被展示与标记为18/20a的下伏电容器接触区域电耦合。结构80a从下伏电容器接触区域18/20a向上且横向向外延伸，且沿着第二方向40与下伏电容器接触区域18/20a横向偏移。
50.在一些实施例中，第一方向38可被视为基本上沿着图5的第一行34，且第二方向40可被视为基本上沿着图6的第二行36。术语“基本上沿着”意味着在合理的制造及测量公差内“同延”。第二方向40与第一方向38基本上相反，其中术语“基本上相反”意味着在合理的制造及测量公差内相反。
51.图5及6的导电重布材料32具有上表面33，且电容器44与此类上表面电耦合。
52.在所说明的实施例中，导电重布材料32的结构78及80是沿着图5及6的横截面的靴形结构。结构78可称为第一靴形结构，且结构80可称为第二靴形结构。第一靴形结构78中的每一者具有延伸到相关联导电插塞77中的足尖区域82，且类似地，第二靴形结构80中的每一者具有延伸到相关联导电插塞77中的足尖区域84。而且，第一靴形结构78中的每一者具有直接在数字线26的一部分之上的足跟区域86，且第二靴形结构80的每一者具有在数字线26的一部分之上的足跟区域88。在一些实施例中，结构78及80的足跟区域可被视为是在数字线26上方，且与数字线部分重叠(即，部分横向重叠)。
53.所说明的靴形结构78及80各自包括第一材料90及第二材料92，其中此第一材料90及第二材料92一起是重布材料32。材料90及92可包括任何合适的导电成分，例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，材料90是含有一或多种金属的成分。例如，材料90可包括钨及钛中的一者或两者、基本上由钨及钛中的一者或两者组成或由钨及钛中的一者或两者组成。在一些实施例中，材料92包括金属硅化物。例如，材料92可包括cosi、wsi及tisi中的一或多者、基本上由钨及钛中的一者或两者组成或由钨及钛中的一者或两者组成；其中化学式指示主要成分而非特定化学计量。在一些实施例中，材料92可称为包括硅化钴、硅化钨及硅化钛中的一或多者、基本上由硅化钴、硅化钨及硅化钛中的一或多者组成或由硅化钴、硅化钨及硅化钛中的一或多者组成。在一些实施例中(下文参考图23及24论述)，重布材料32可进一步包括金属氮化物衬层，其中实例金属氮化物衬层包括氮化钛及氮化钨中的一者或两者、基本上由氮化钛及氮化钨中的一者或两者组成或由氮化钛及氮化钨中的一者或两者组成。
54.仍参考图5及6，第一靴形结构78是第二靴形结构80的基本上镜像，其中术语“基本上镜像”意味着在合理的制造及测量公差内的镜像。
55.绝缘材料14b(例如氮化硅)沿着图5的横截面横向地在结构78之间，且沿着图6的横截面横向地在结构80之间。在一些实施例中，绝缘材料14b可被视为被配置为在数字线26及导电插塞77之上的绝缘块15。结构78及80可被视为向下延伸穿过绝缘块15且延伸到导电插塞77中。在一些实施例中，绝缘材料14b可与绝缘材料14a相同(例如，两者都可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成)。在其它实施例中，绝缘材料14b可不同于绝缘材料14a。例如，在一些实施例中，绝缘材料14b可包括氮化硅、基本上由氮化硅组成或由氮化硅组成，而绝缘材料14a包括二氧化硅。
56.在所说明的实施例中，展示绝缘衬层94邻近导电插塞77，且使此类导电插塞与数字线26间隔。靴形结构78及80沿着图5及6的横截面延伸到绝缘衬层94中的每隔一者中。
57.绝缘衬层94可包括任何合适成分；且在一些实施例中可包括二氧化硅、氮化硅、氧化铝、空隙区域(气体填充区域)等中的一或多者。
58.图2到6的配置可使用任何合适的方法形成。参考图7到22描述实例方法。
59.参考图7及8，分别沿着行34及36展示组合件10。图7及8的组合件10的区域可被视为是经形成具有半导体材料支柱52(类似于图4的支柱52)的构造。支柱52包括数字线接触区域22及电容器接触区域18/20。区域22及18/20可在类似于图2及3的阵列24的阵列内。此阵列具有交替第一行34及第二行36。电容器接触区域18/20沿着此类行通过绝缘材料14a与
数字线接触区域22间隔。
60.图7及8的构造包含数字线26，其中数字线的一些沿着图7及8的横截面直接在数字线接触区域22之上。
61.图7及8的构造还包含导电插塞77及导电插塞77与数字线26之间的间隔件94。导电插塞77沿着图7及8的横截面具有对应于尺寸d的横向尺寸。尺寸d可为任何合适的尺寸；且在一些实施例中，可在从约10nm到约300nm的范围内。导电插塞77可被视为沿着图7及8的横截面具有上表面81，其中此类上表面具有对应于尺寸d的第一尺寸。
62.在一些实施例中，图7及8的横截面可被视为穿过组合件10的第一横截面及第二横截面；其中图7的第一横截面沿着第一行34中的一者，且图8的第二横截面沿着第二行36中的一者。
63.展示绝缘块15在数字线26及导电插塞77之上，其中此绝缘块包括绝缘材料14b。
64.参考图9及10，图案化掩模96经形成于绝缘块15之上。图案化掩模包括遮蔽材料98。图案化掩模96可包括任何合适图案化材料，且在一些实施例中可包括光刻图案化光致抗蚀剂98。
65.图案化掩模96具有沿着图9的第一横截面从中延伸穿过的第一开口95，且具有沿着图10的第二横截面从中延伸穿过的第二开口97。第一开口95及第二开口97经对准使得此类开口中的每一者与导电插塞77及邻近所述导电插塞的数字线中的一者部分重叠。例如，开口95中的一者被标记为95a且经展示与标记为77a的导电插塞及邻近导电插塞77a的数字线(标记为26a)部分重叠。类似地，开口97中的一者被标记为97a且经展示与导电插塞77b及邻近导电插塞77b的数字线(标记为26b)部分重叠。
66.展示开口95及97沿着图9及10的横截面具有尺寸d1。在一些实施例中，尺寸d1可与插塞77的尺寸d约相同，或可不同于插塞77的尺寸d。
67.参考图11及12，用第一蚀刻使开口95及97向下延伸到导电插塞77。在一些实施例中，绝缘材料14b包括氮化硅，且图11及12的蚀刻是各向异性蚀刻(或至少主要各向异性的蚀刻)，其中所述蚀刻适于穿过氮化硅。在展示的实施例中，所述蚀刻还部分穿透到导电插塞77中，且部分穿透到衬层94中。
68.开口95及97与插塞77的第一尺寸(即，尺寸d)重叠一定量d2。在一些实施例中，量d2可在从尺寸d的约20％到约80％的范围内。
69.参考图13及14，用第二蚀刻使第一开口95及第二开口97侧向延伸到导电插塞77中。在一些实施例中，第二蚀刻可为相对于间隔件94、块15及掩模96的材料对插塞77的硅76具有选择性的各向同性蚀刻(或至少主要各向同性蚀刻)。出于解译本发明及以下权利要求书的目的，如果蚀刻移除第一材料的速度比移除第二材料快，那么蚀刻被视为相对于第二材料对第一材料具有选择性；其可包含(但不限于)相对于第二材料对第一材料具有100％选择性的蚀刻。
70.第一开口95及第二开口97可被视为是分别在图13及14的过程阶段处具有第一形状及第二形状。开口97的第二形状是开口95的第一形状的基本上镜像。在所说明的实施例中，开口95及97的第一形状及第二形状是靴形，其中靴的足尖延伸到导电插塞77中。
71.参考图15及16，移除了遮蔽材料98(图13及14)。
72.在一些实施例中，半导体材料16可包括导电掺杂硅，且氧化物(二氧化硅)可跨此
硅的经暴露上表面形成。此氧化物可用适当清理步骤(例如，利用氢氟酸的蚀刻)沿着上表面移除。
73.参考图17及18，金属硅化物92沿着插塞77的导电材料76的经暴露上表面形成。在一些实施例中，导电材料76可包括导电掺杂硅，且金属硅化物92可通过一或多种金属与材料76的硅化物的适当反应形成。替代地或另外，金属硅化物92可使用例如原子层沉积、化学气相沉积及物理气相沉积中的一或多者形成。金属硅化物92可包括任何合适的成分；且在一些实施例中，可包括硅化钴、硅化钨及硅化钛中的一或多者，基本上由所述一或多者组成，或由所述一或多者组成。
74.参考图19及20，导电材料90经形成于开口95及97内以填充此类开口。在所说明的实施例中，导电材料90过填充开口95及97，且延伸跨绝缘材料14b的上表面。材料90可包括金属，基本上由金属组成，或由金属组成。在一些实施例中，导电材料90可包括钛及钨中的一者或两者、基本上由钛及钨中的一者或两者组成或由钛及钨中的一者或两者组成。
75.材料90及92一起形成重布材料32。因此，重布材料32可被视为利用图17到20的过程阶段形成于开口95及97内。
76.参考图21及22，组合件10经受平坦化(例如化学机械抛光cmp)以从在绝缘材料14b的上表面之上移除额外导电材料90及形成平坦化表面101。平坦化表面101延伸跨材料90及14b。在后续处理中，电容器可形成于表面101之上且与重布材料32耦合以形成上文参考图5及6描述的集成组合件。电容器可基本上经布置成图3a中展示的类型的六边形密堆积配置42。
77.在一些实施例中，导电衬层可在形成导电材料90之前形成于开口95及97内(图17及18)。导电衬层可协助将导电材料90粘合到绝缘体14b及/或可用作种子层以用于导电材料90的生长。图23及24展示可在图17及18的过程阶段之后的过程阶段处的组合件10，且展示形成于开口95及97内的导电衬层100。导电衬层100包括衬层材料102。衬层材料102可包括任何合适的成分；且在一些实施例中，可包括金属氮化物(例如氮化钨及氮化钛中的一者或两者)，基本上由所述金属氮化物组成，或由所述金属氮化物组成。图23及24的重布材料32可被视为是导电材料90、92与102的组合。
78.上文描述的重布配置(即，包括重布材料32的配置)可用于在任何合适方向上移位电容器接触区域任何合适的量。尽管本文中呈现的实施例利用重布结构沿着行34及36在相反方向上移位电容器接触区域及沿着此类相反方向中的每一者移位电容器接触区域约相等的量，但在其它实施例中，重布结构可用于在其它方向上移位电容器接触区域或移位电容器接触区域其它量。例如，在作为与实施例一起提供的图中具体展示的实施例的替代的实例实施例中，电容器接触区域可沿着行34移位不同于沿着行36的量。
79.上文论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可被并入到电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。电子系统可为广泛范围系统中的任一者，例如(举例来说)相机、无线装置、显示器、芯片组、机顶盒、游戏机、发光装置、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
80.除非另外指定，否则本文描述的各种材料、物质、成分等可用现在已知或尚待开发
的任何合适的方法形成，包含(例如)原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。
81.术语“电介质”及“绝缘”可用于描述具有绝缘电性质的材料。在本发明中，认为所述术语是同义的。在一些例子中利用术语“电介质”而在其它例子中利用术语“绝缘”(或“电绝缘”)可在本发明内可提供语言变化以简化所附权利要求书内的前置基础，且不用于指示任何显著化学或电差异。
82.在本发明中可利用术语“电连接”及“电耦合”两者。所述术语被视为是同义的。在一些例子中利用一个术语而在另一例子中利用另一术语可能是为了在本发明内提供语言变化以简化所附权利要求书内的前置基础。
83.图中的各种实施例的特定定向仅出于说明性目的，且在一些应用中实施例可相对于展示的定向旋转。本文提供的描述及所附权利要求书涉及在各种特征之间具有描述的关系的任何结构，无论所述结构是否处于图的特定定向中或是否相对于此定向旋转。
84.除非另外指定，否则所附图解的横截面图仅展示横截面的平面内的特征且不展示横截面的平面后的材料以便简化所述图。
85.当一结构在上文指称为“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，其可直接在另一结构上或也可存在中介结构。相比之下，当结构被指称为“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在中介结构。术语“直接在
…
下方”、“直接在
…
上方”等不指示直接物理接触(除非另外明确陈述)，而是指示直立对准。
86.结构(例如，层、材料等)可称为“垂直延伸”以指示所述结构通常从下伏基底(例如，衬底)向上延伸。垂直延伸结构可基本上正交于所述基底的上表面延伸，或不正交于所述基底的上表面延伸。
87.依据法规，已用关于结构及方法特征或多或少特定的语言描述了本文中揭示的标的物。然而，应理解，权利要求书不限于展示及描述的特定特征，因为本文中揭示的意义包括实例实施例。因此，权利要求书应按字面意义被提供全部范围，且应根据等同原则适当地解译。