一种半导体芯片及其制造方法与流程

1.本发明涉及半导体芯片封装制造领域，具体涉及一种半导体芯片及其制造方法。


背景技术：

2.半导体芯片往往是包括特定功能的半导体裸芯以及由后道工序形成的布线结构和焊盘结构，最终的芯片需要将焊盘暴露以便于电连接和集成封装。而芯片在运输、接合引线、封装等过程中，焊盘需要经历热、水汽等的侵蚀，其不利于焊盘的可靠性。


技术实现要素：

3.基于解决上述问题，本发明提供了一种半导体芯片的制造方法，其包括以下步骤：
4.(1)提供一晶圆，所述晶圆包括衬底以及在所述衬底中的多个芯片有源区和在所述多个芯片有源区上的多个焊盘；
5.(2)在所述衬底上形成一绝缘层，所述绝缘层中具有露出所述多个焊盘的多个第一开口；
6.(3)在所述绝缘层上形成布线层，所述布线层通过所述多个第一开口电连接至所述多个焊盘；
7.(4)在所述布线层上覆盖钝化层，并在所述钝化层中形成多个第二开口，所述多个第二开口露出所述布线层；
8.(5)形成贯穿所述钝化层和所述绝缘层并延伸至所述衬底中的多个通孔，所述多个通孔与所述多个第二开口的数量和位置一一对应；
9.(6)形成图案化的凸块下金属层，所述凸块下金属层包括在所述多个第二开口中的多个第一部分以及在所述多个通孔中的多个第二部分，所述多个第一部分与所述多个第二部分一一对应电互连；
10.(7)在所述多个第一部分上填充第一导体形成多个电极焊盘，在所述多个第二部分上填充第二导体形成多个牺牲电极；其中，所述第一导体的氧化还原电位高于所述第二导体。
11.根据本发明的实施例，还包括步骤(8)：沿着所述多个牺牲电极的中间位置进行切割形成仅具有一个芯片有源区的半导体芯片。
12.根据本发明的实施例，其中，在步骤(5)中，形成多个通孔具体包括：采用各项异性刻蚀法对所述钝化层、绝缘层和所述衬底依次进行蚀刻，使得所述钝化层在所述多个通孔位置具有第一倾角的第一侧壁，所述绝缘层在所述多个通孔位置具有第二倾角的第二侧壁，其中，所述第一倾角大于所述第二倾角。
13.根据本发明的实施例，其中，所述第二导体完全覆盖所述第一侧壁和第二侧壁。
14.根据本发明的实施例，其中，所述第一导体可以是cu、w或pb，所述第二导体可以是zn、ti或al。
15.本发明还提供了一种半导体芯片，其由上述的半导体芯片的制造方法形成，具体
包括：
16.衬底，所述衬底包括一芯片有源区以及在所述芯片有源区上的多个焊盘；
17.绝缘层，形成于所述衬底上且包括露出所述多个焊盘的多个第一开口；
18.布线层，所述布线层通过所述多个第一开口电连接至所述多个焊盘；
19.钝化层，覆盖所述布线层，且所述钝化层中具有多个第二开口，所述多个第二开口露出所述布线层；
20.多个通孔，贯穿所述钝化层和所述绝缘层并延伸至所述衬底中，且所述多个通孔与所述多个第二开口的数量和位置一一对应；
21.图案化的凸块下金属层，所述凸块下金属层包括在所述多个第二开口中的多个第一部分以及在所述多个通孔中的多个第二部分，所述多个第一部分与所述多个第二部分一一对应电互连；
22.电极焊盘，通过在所述多个第一部分上填充第一导体形成；
23.牺牲电极，通过在所述多个第二部分上填充第二导体形成；
24.其中，所述第一导体的氧化还原电位高于所述第二导体。
25.根据本发明的实施例，所述牺牲电极的侧面与所述衬底的侧面齐平，且所述牺牲电极在其侧面处露出。
26.根据本发明的实施例，所述钝化层在所述多个通孔位置具有第一倾角的第一侧壁，所述绝缘层在所述多个通孔位置具有第二倾角的第二侧壁，其中，所述第一倾角大于所述第二倾角。
27.根据本发明的实施例，其中，所述第二导体完全覆盖所述第一侧壁和第二侧壁。
28.根据本发明的实施例，其中，所述第一导体可以是cu、w或pb，所述第二导体可以是zn、ti或al。
29.本发明的优点如下：
30.本发明的半导体芯片利用在其侧面上形成外露的牺牲电极来保护其用于外电连接的电极焊盘，其使得电极焊盘的材料的氧化还原电位高于牺牲电极的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘材料。并且，牺牲电极通过凸块下金属层与电极焊盘一一弱电连接，以此保证牺牲电极和电极焊盘的初始电位相同，能够进一步保护电极焊盘。
附图说明
31.图1为本发明的半导体芯片的剖面图；
32.图2
‑
7为本发明的半导体芯片的制造方法示意图。
具体实施方式
33.本技术将通过参考实施例中的附图进行描述，本技术涉及一种半导体芯片，该半导体芯片至少包括牺牲电极和电极焊盘，且两者通过凸块下金属层弱电连接，两者具有特定的氧化还原电位。
34.可以理解的是，本技术可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。当然，提供这些实施例，为的是使本公开彻底且全面，并且将该技术充分地
传达给本领域技术人员。的确，该技术旨在涵盖这些实施例的替代、修改和等同物，其包含在由所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下具体描述中，大量特定的细节被提出，以便提供对本技术彻底的理解。但是，对本领域技术人员显而易见的是，本技术在没有这些特定的细节时是可以实现的。
35.本文所用的术语“顶部的”和“底部的”，上部的”和“下部的”以及“垂直的”和“水平的”和它们的各种形式，只作示例和说明的目的，并不意味着限定本技术的描述，因为提及的项目可以在位置和方向上交换。并且，这里所用的术语“大体上”和/或“大约”的意思是，指定的尺寸或参数在给定应用的可接受制造公差内是可以变化的。
36.首先参考图1，本发明实施的半导体芯片包括衬底10，该衬底10由晶圆单切下来，该衬底10可以是硅、氮化镓、碳化硅、砷化镓等半导体材料。衬底10中具有一芯片有源区11，该芯片有源区11可以是集成电路结构，例如可以是非易失性nand闪存半导体裸芯，然而可以预期其它类型的集成电路。该芯片有源区11的厚度小于所述衬底10的厚度，且芯片有源区11的横向宽度小于衬底10的宽度，以使得在有源区11的周围还具有外围无源区域。芯片有源区11具有电连接出去的多个焊盘12，该焊盘12可以是前道工序所形成的。
37.在所述衬底10上覆盖有绝缘层13，该绝缘层13可以是氮化硅或氧化硅等无机材料，当然根据需要，也可以是有机材料，例如聚酰亚胺、聚苯乙烯等。该绝缘层13中可以具有多个第一开口14，该多个开口14分别对应于芯片的多个焊盘12。
38.在所述绝缘层13中具有图案化的布线层15，该布线层15的一部分嵌入至多个第一开口14中，以使得所述布线层15电连接至所述多个焊盘12。所述布线层15可以形成为扇出型结构，且该布线层15可以是铜、铝、银或金等材料。
39.在所述绝缘层13上具有覆盖布线层15的钝化层16，该钝化层16可以是聚合物材料。钝化层16中具有多个第二开口18，所述第二开口18作为最后外引出的窗口，其底部露出图案化的布线层15。
40.在芯片衬底10的侧面位置还具有多个通孔17，该多个通孔17贯穿所述钝化层16和所述绝缘层13并延伸至所述衬底10中，且所述多个通孔17与所述多个第二开口18的数量和位置一一对应。该多个通孔17的侧部外露，且其底部未贯穿所述衬底10。
41.在钝化层16上沉积凸块下金属层19，该凸块下金属层19经过了图案化工艺，使得其每一图案均具有在所述第二开口18中的第一部分以及在所述通孔17中的第二部分，所述多个第一部分与所述多个第二部分一一对应电互连。
42.特别的，所述多个通孔17通过各向异性刻蚀法形成，所述钝化层16在所述多个通孔17位置具有第一倾角的第一侧壁，所述绝缘层13在所述多个通孔位置具有第二倾角的第二侧壁，其中，所述第一倾角大于所述第二倾角，如图1所示。该种设置可以保证凸块下金属层19在第一侧壁和第二侧壁上的连续和电连接，并且能够保证下面形成的牺牲电极20可以保护多个通孔17的侧壁，防止塌陷和水汽侵袭至芯片内部。
43.在第一开口18中还具有电极焊盘21，所述电极焊盘21通过在多个第一部分上填充第一导体形成，在通孔17中还具有牺牲电极20，所述牺牲电极20通过在多个第二部分上填充第二导体形成。所述牺牲电极20的侧面与所述衬底10的侧面齐平，且所述牺牲电极20在其侧面处露出，以便于接触外部环境。
44.特别的，牺牲电极20覆盖所述第一侧壁和第二侧壁以保证粘附力和防止水汽。并
且，所述第一导体的氧化还原电位高于所述第二导体，其中，所述第一导体可以是cu、w或pb，所述第二导体可以是zn、ti或al。
45.该半导体芯片利用在其侧面上形成外露的牺牲电极20来保护其用于外电连接的电极焊盘21，其使得电极焊盘21的材料的氧化还原电位高于牺牲电极20的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘21材料。并且，牺牲电极20通过凸块下金属层19与电极焊盘21一一弱电连接，以此保证牺牲电极20和电极焊盘21的初始电位相同，能够进一步保护电极焊盘21。
46.下面将结合图2
‑
7来介绍上述半导体芯片的制造方法。
47.首先参见图2，提供一晶圆，该晶圆可以从晶锭中切割，可以包括晶圆衬底10以及在衬底10中的多个半导体芯片有源区11，并且在有源面和与有源面相对的背面都进行抛光，以提供光滑的表面。有源面可以经历不同处理步骤，用以在有源面上形成相应的有源区11的集成电路。这些各种处理步骤可以包含金属化步骤，该步骤沉积金属接触，用于给集成电路传递信号和从集成电路传递信号。电接触可以包含暴露在有源区上的多个焊盘12。多个焊盘12的数目被简化示出，并且每个裸芯可以包含比示出的更多的焊盘12。
48.在实施例中，每个焊盘12可以是矩形、圆形或者其他形状，长度和宽度可以相等或不等。在实施例中，焊盘12可以由铜、铝或其合金形成，但是在其它实施例中，焊盘12可以由其他材料形成。在实施例中，集成电路可以作为非易失性nand闪存半导体裸芯，然而可以预期其它类型的集成电路。
49.接着，参见图3，在所述衬底10上形成一绝缘层13，该绝缘层13可以通过cvd、pvd、溅射等方法形成。所述绝缘层13经过湿法或干法刻蚀进行图案化，形成露出所述多个焊盘12的多个第一开口14。
50.接下来，参见图4，在所述绝缘层13上形成布线层15，所述布线层15可以是物理气相沉积法整面沉积的金属层，然后经图案化形成。该布线层15延伸通过所述多个第一开口14电连接至所述多个焊盘12。该布线层15形成为扇出型结构。
51.然后，在所述布线层15上覆盖钝化层16，该钝化层16可以是聚合物材料，其可以通过涂覆或者层压的方法形成。
52.继而参见图6，通过湿法蚀刻工艺形成多个第二开口18和多个在芯片有源区11之间的多个通孔17。多个第二开口18形成在所述钝化层16中，所述多个第二开口18露出所述布线层15。
53.所述多个通孔17贯穿所述钝化层16和所述绝缘层13并延伸至所述衬底10中，所述多个通孔17与所述多个第二开口18的数量和位置一一对应。在蚀刻该多个通孔17时，采用各项异性刻蚀法对所述钝化层16、绝缘层13和所述衬底10依次进行蚀刻，使得所述钝化层16在所述多个通孔17位置具有第一倾角的第一侧壁，所述绝缘层13在所述多个通孔17位置具有第二倾角的第二侧壁，其中，所述第一倾角大于所述第二倾角。
54.然后，参见图6，形成图案化的凸块下金属层19，所述凸块下金属层19包括在所述多个第二开口18中的多个第一部分以及在所述多个通孔17中的多个第二部分，所述多个第一部分与所述多个第二部分一一对应电互连。
55.其中，每个图案化的凸块下金属层19均从第二开口18从钝化层16、第一侧壁和第二侧壁沿着至通孔17的底部。
56.最后参见图7，在所述多个第一部分上填充第一导体形成多个电极焊盘21，在所述多个第二部分上填充第二导体形成多个牺牲电极20；其中，所述第一导体的氧化还原电位高于所述第二导体。其中，所述第一导体可以是cu、w或pb，所述第二导体可以是zn、ti或al。其中，所述第二导体完全覆盖所述第一侧壁和第二侧壁。
57.进一步的，还包括沿着所述多个牺牲电极20的中间位置进行切割形成仅具有一个芯片有源区11的半导体芯片，最终得到如图1的半导体芯片结构。
58.为了说明和描述的目的，本技术的前面的详细描述已经呈现。其并不旨在将本技术详尽或限制于所公开的精确形式。根据上述教导的许多修改和变化是可以的。选择所描述的实施例是为了最好地解释本技术的原理及其实际应用，从而确保其他本领域的技术人员最好地利用各种实施例中的技术和适用于预期的特定用途的各种修改。本技术的范围由所附的权利要求限定。
59.本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
60.本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
61.虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。