一种电容结构、DRAM及其制造方法与流程

一种电容结构、dram及其制造方法
技术领域
1.本发明涉及半导体生产工艺领域，特别涉及一种电容结构、dram及其制造方法。


背景技术：

2.动态随机存储器(dynamic random access memory，简称dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管。随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求也越来越高，例如，希望在有限的面积内形成更多的电容，提高电容器的集成度。电容器的集成度提高，能够提高动态存储器的集成度。在目前受欢迎的10nm级dram中，对电容孔内的电极提出了更高的要求：1、金属氮化物电极(tin、tan、wn等)要更薄更均匀，2、在模型化阶段时电极不能变形，3、防止电极因表面缺陷或粗糙造成的漏电问题。
3.现有技术中制造电容的工艺如图1至3所示，包括：
4.1、在半导体衬底101上形成的叠层结构中制作电容孔，该叠层结构由单一或多数的牺牲膜103和支撑膜104组成，电容孔的下部通过接触部102与其它结构(例如晶体管等)电连接；
5.2、在电容孔内部形成下电极105，得到如图1所示的结构：采用sfd(连续流沉积sequential flow deposition)、ald、peald等方法在电容孔内轻薄均匀地形成tin、tan、tisin、wn或其他耐氧化金属氮化物；
6.3、将下电极105分割成多个单元，以构成多个电容，利用干法刻蚀或cmp实现；
7.4、图形化支撑膜104，通过光刻和刻蚀进行，形成多种形状，该形状应最大程度地减少支撑膜与电极的接触面积，并提供有力的支撑功能；
8.5、去除牺牲膜103，得到如图2所示的结构；
9.6、形成介质膜106：采用高介电材料制作介质膜；
10.7、形成上电极107，得到如图3所示的结构：与下电极的形成方法相同。
11.在上述工艺中，制作的上电极和下电极材料通常为柱晶状的金属氮化物，而柱晶金属氮化物无法满足上文所述的10nm级dram提出的更高的要求，往往存在严重的漏电、氧化等问题。即使将柱晶的金属氮化物替换为非柱晶或无定形态，仍然不能有效地解决上述问题，这也是因为现有技术是采用金属有机物作为前驱体形成无定形态金属氮化物，然而金属有机物的分子结构较大，沉积的台阶覆盖率低或共形性差，并不适宜10nm级dram的极小电容孔中。
12.为此，提出本发明。


技术实现要素：

13.本发明的主要目的在于提供一种电容结构，该电容中的电极采用等离子处理的金属氮化物作为电极，能改善电极的光滑度、降低电极拉应力，有效降低电容的漏电问题，适宜更微型化尺寸的器件制作。
14.本发明的另一目的在于提供一种电容结构的制造方法，该方法采用等离子处理手段制作电极，能解决微型化器件尤其是10nm级dram中电容漏电、电极拉应力过大等问题。
15.为了实现以上目的，本发明提供了以下技术方案。
16.一种电容结构，包括：
17.所述电容为圆筒形结构(cylinder type)，包括下电极和上电极，以及隔离所述下电极和所述上电极的电容介质膜；所述下电极和所述上电极中的至少一个包括等离子处理的金属氮化物层，且所述等离子处理的金属氮化物层位于与所述介质膜接触的一侧等离子处理。
18.一种dram，其特征在于，包括上文所述的电容结构，还包括半导体衬底，所述半导体衬底上具有有源区；
19.所述电容结构与有源区电连接。
20.一种电容结构的制造方法，包括：
21.提供半导体衬底；
22.在所述半导体衬底上形成支撑膜和牺牲膜交替层叠的堆叠结构；
23.刻蚀所述堆叠结构，形成电容孔；
24.在所述电容孔内形成下电极；
25.在所述下电极表面形成介质膜；
26.在所述介质膜表面形成上电极；
27.其中，所述下电极和/或所述上电极的形成方法为：
28.形成等离子处理的金属氮化物层。
29.一种dram的制造方法，包括：利用上文所述的方法制造电容结构。
30.与现有技术相比，本发明达到了以下技术效果：
31.(1)形成的电容电极具有无定形结构，尤其是与介质膜接触的部分呈无定形态，具有更小的拉应力以及更光滑的表面，表面缺陷更少；
32.(2)形成的电容电极更薄更均匀，共形性更好；
33.(3)电容下电极得到了有力支撑，不易变形；
34.(4)提供的电容结构及工艺用于10nm级dram时，能获得良好的电特性。
附图说明
35.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
36.图1至图3为现有技术提供的电容制作流程中每步得到结构示意图；
37.图4至图6为本发明提供的电容制作流程中每步得到结构示意图。
具体实施方式
38.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
39.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
40.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
41.图4所示的电容孔在半导体衬底的有源区形成。
42.半导体衬底201可以是用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，soi)、体硅(bulk silicon)(包括单抛片或双抛片，双抛片更有助于降低晶圆后续应力变化)、锗硅等。利用浅沟槽隔离结构在半导体衬底上划分出有源区。
43.在有源区上制作电容，有源区内还可以形成有字线、位线、晶体管、隔离结构等结构(图中未显示)。
44.采用原子层沉积工艺、化学气相沉积工艺(cvd、ald、peald、lpcvd等)等沉积工艺于所述衬底的表面形成堆叠介质层。典型的堆叠介质层包括依次交替叠置的支撑膜204及牺牲膜203，所述支撑膜204及所述牺牲膜203的数量可根据需要设定，不以图1所示为限。后续形成贯穿支撑膜204及牺牲膜203且暴露出电接触部202的电容孔，形成电容孔的手段主要有掩膜刻蚀、光刻刻蚀等，在刻蚀过程中还可以借助掺杂改变刻蚀选择比。电容孔的形状是任意选择的，微型化的dram等器件中电容孔通常具有较大的深宽比。
45.接下来在电容孔中形下电极205，得到图4所示的结构。可以采用化学沉积工艺(sfd、cvd、ald、peald等)、物理气相沉积工艺或等离子蒸气沉积工艺等沉积工艺形成下电极。在图4所示的实施例中下电极层覆盖所述电容孔的侧壁底部以及第一介质层的顶部表面。所述下电极205的材料主要采用不易氧化的金属氮化物(包括但不限于tin、tan、tisin、wn等)。为了满足更薄更均匀、更光滑、拉应力更小的要求，下电极接触介质膜(下一步沉积的电容介质膜)的一侧采用等离子处理的金属氮化物，等离子处理的金属氮化物为无定形态，具有较小的拉应力以及光滑表面，因此易形成更薄更均匀的电极，相比柱晶状材料缺陷减少，漏电问题减少。对于电极远离介质膜的一侧的材料晶态没有要求，可以采用柱晶或无定形态。因此，下电极205可采用单层结构——等离子处理的金属氮化物层，也可以采用复合层结构，由非等离子处理的金属氮化物层和等离子处理的金属氮化物层堆叠而成。无论单层或双层结构，等离子处理的金属氮化物都可借助ald、peald等手段沉积，例如下述两种典型的沉积方式。
46.方式一：
47.交替循环供应金属前驱体和等离子气体源，进行ald沉积；并且所述等离子气体源包括含氮元素的反应气体。
48.在方式一中，供应等离子气体源能同时实现金属还原氮化及等离子处理，可实现该目的的等离子气体源包括但不限于nh3、n2、n2o等。
49.方式二：
50.交替循环供应金属前驱体、还原气体和等离子气体源，进行ald沉积；并且所述还原气体包括含氮元素的气体。
51.在方式二中，还原气体用于金属还原氮化，等离子气体源用于等离子处理，还原气体和等离子气体源类型可以相同或不同。相比方式一等离子气体源类型选择范围更广，包括但不限于nh3、n2、h2、ar、n2o等。反应气体选用nh3、n2、n2o等。
52.另外，采用上述两种方式形成等离子处理的金属氮化物层还有一个优点：可采用金属无机化合物，其相比有机化合物具有更小的分子结构，更适宜10nm级dram的制作。
53.上述两种方式均属于脉冲式供应气体，周期及频率根据需要调整，气体的供应先后顺序也是可调整的。等离子气体源的供应方式也是任意的，优选远程供应；远程等离子处理能够更大程度细化净化，使无定形态材料分布更均匀。
54.非等离子处理的金属氮化物层采用sfd(顺序流沉积)、cvd、ald、peald等化学沉积工艺形成。
55.在形成下电极205之后形成电容介质膜206、上电极207，在形成电容介质膜206、上电极207之前或之后分割电极、图形化支撑膜、去除牺牲膜，分割电极、图形化支撑膜、去除牺牲膜也可以在形成电容介质膜和形成上电极之间进行。优选形成下电极后先分割电极、图形化支撑膜、去除牺牲膜(得到如图5所示的结构)，后形成电容介质膜、上电极(得到如图6所示的结构)，这样可以提高工艺集成度，同时支撑结构(即分割电极、支撑膜204被图形化、去除牺牲膜203后形成的结构)的内外表面依次形成有电容介质和上电极。
56.电容介质膜206采用典型的氧化硅sio2或金属氧化物(例如ta2o5、tio2、tin、al2o3、pr2o3、la2o3、laalo3、hfo2、zro2等高k介质材料)，形成手段包括但不限于lpcvd、rtcvd、pecvd，ald、peald等。
57.上电极207可采用与下电极相同的材料、单层/复合层结构和形成手段，详见上文所述。但上电极和下电极中至少有一个含有等离子处理的金属氮化物层，并且等离子处理的金属氮化物层接触电容介质膜。对比本发明所得电容的形貌(图6)与现有技术所得电容的形貌(图3)，可发现本发明的上电极和下电极的膜厚明显减小。
58.支撑膜204的图形化、牺牲膜203的去除都可通过光刻、刻蚀(湿法腐蚀、干刻蚀)等手段实现，期间任选结合平坦化、cmp等处理。分割电极时，可以先在下电极表面形成一层保护膜后利用干刻蚀或cmp方式完成分割。
59.上述的电容结构用于dram时，半导体衬底上还具有源漏极、栅极的晶体管，并且电容结构通过电接触部与晶体管的源漏极接触。
60.本发明提供了以下优选实施例，实施例均以氮化钛电极为例。
61.dram器件中电容的制造流程：
62.第一步，在半导体衬底上形成电容孔，方法如上文所述。
63.第二步，沉积下电极：采用ald手段，将半导体衬底置于沉积炉管内，按照ticl4和nh3(作为还原气体)的顺序交替循环供应气流，控制温度和压力等条件，沉积一定膜厚的非等离子处理氮化钛层；然后调整气体的供应方式，按照ticl4、nh3(作为还原气体)和n2(作为等离子气体，采用远程等离子供应方式)的顺序交替循环供应气流，控制温度和压力等条件，沉积一定膜厚的等离子化的氮化钛层。
64.第三步，分割电极，图形化支撑膜，去除牺牲膜，方法如上文所述。
65.第四步，形成介质膜，方法如上文所述。
66.第五步，形成上电极：采用ald手段，将半导体衬底置于沉积炉管内，按照ticl4、nh3(作为还原气体)和n2(作为等离子气体，采用远程等离子供应方式)的顺序交替循环供应气流，控制温度和压力等条件，沉积一定膜厚的等离子化的氮化钛层；然后调整气体的供应方式，按照ticl4和nh3(作为还原气体)的顺序交替循环供应气流，控制温度和压力等条件，沉积一定膜厚的非等离子处理氮化钛层。
67.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。