半导体结构的形成方法与流程

1.本发明涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。


背景技术：

2.随着电路集成度的提高和规模的增大，电路中的单元器件尺寸不断缩小，对集成电路制造工艺的要求不断提高，例如关键尺寸持续减小，芯片制造对光刻分辨率要求越来越高。
3.而随着设计尺寸的不断缩小，设计图形的最小分辨率已超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据国际半导体技术蓝图所示，双重图形化技术(dpt)、极紫外线技术(euv)、电子束直写(ebl)等技术方案都被业界寄予了厚望。
4.然而，随着半导体结构的集成度进一步提高，需要进一步缩小2个相邻的设计图形间的间距，而所述间距的尺寸超出了现有的光刻工艺极限，或者接近现有的光刻工艺极限，导致具有小间距的相邻图形无法被形成，或者形成多的具有小间距的相邻图形的形貌较差。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构的形成方法，以向待刻蚀层传递小间距且形貌好的相邻图形。
6.为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层表面形成第一牺牲层，所述第一牺牲层内具有沿第一方向延伸的第一开口，所述第一开口暴露出所述待刻蚀层表面；在所述第一牺牲层上和第一开口内形成初始第二牺牲层；在所述初始第二牺牲层表面形成初始第一掩膜层；对所述初始第一掩膜层进行多次图形化步骤以形成第一掩膜层，所述第一掩膜层内具有多个沿所述第一方向排布的隔断掩膜开口，每个所述隔断掩膜开口沿第二方向横跨所述第一开口，所述第二方向和第一方向互相垂直。
7.可选的，每次所述图形化步骤包括：在所述初始第一掩膜层上形成隔断图形化层；以所述隔断图形化层图形化所述初始第一掩膜层，以在所述初始第一掩膜层内形成若干所述隔断掩膜开口。
8.可选的，所述形成隔断图形化层的方法包括：在所述初始第一掩膜层表面形成光刻牺牲层，所述光刻牺牲层表面高于所述初始第一掩膜层表面；通过曝光、显影工艺在所述光刻牺牲层表面形成隔断光刻层，所述隔断光刻层暴露出部分所述光刻牺牲层的表面；以所述隔断光刻层为掩膜，刻蚀所述光刻牺牲层，直至暴露出所述初始第一掩膜层表面，形成隔断图形化层。
9.可选的，还包括：在形成所述初始第一掩膜层之前，在所述初始第二牺牲层表面形成初始第二掩膜层，所述初始第二掩膜层的材料为硬掩膜材料；以所述第一掩膜层为掩膜，
刻蚀所述初始第二掩膜层，直至暴露出所述初始第二牺牲层表面，形成第二掩膜层。
10.可选的，还包括：在形成所述第二掩膜层后，以所述第二掩膜层为掩膜，刻蚀所述初始第二牺牲层，在所述初始第二牺牲层内形成多个隔断开口，以形成第二牺牲层，所述隔断开口暴露出所述第一开口。
11.可选的，还包括：在形成所述第二牺牲层后，在被所述隔断开口暴露出的第一开口内形成多个沿第一方向排布的隔断结构。
12.可选的，形成所述隔断结构的方法包括：在所述第二牺牲层表面、隔断开口内、以及被所述隔断开口暴露出的第一开口内形成隔断结构材料层；平坦化所述隔断结构材料层，直至暴露出所述第二牺牲层表面；在暴露出所述第二牺牲层表面后，回刻蚀所述隔断结构材料层，直至所述隔断结构材料层顶面低于或齐平于所述第一牺牲层顶面，形成所述隔断结构。
13.可选的，形成所述隔断结构的方法包括：在所述第二牺牲层表面、隔断开口内、以及被所述隔断开口暴露出的第一开口内形成隔断结构材料层；回刻蚀所述隔断结构材料层，直至所述隔断结构材料层顶面低于或齐平于所述第一牺牲层顶面，形成所述隔断结构。
14.可选的，在所述第二方向上，所述隔断开口的长度大于所述第一开口的宽度；所述半导体结构的形成方法还包括：在形成所述初始第二牺牲层之前，在所述第一牺牲层表面和第一开口的内壁面形成侧墙膜。
15.可选的，还包括：在形成所述隔断结构之后，采用各向异性的刻蚀工艺，刻蚀所述侧墙膜，直至暴露出所述第一牺牲层表面和第一开口底部的待刻蚀层表面，在所述第一开口的侧壁上形成侧墙。
16.可选的，所述待刻蚀层包括沿第二方向排布的第一区和第二区，所述第一区和第二区邻接，所述第一开口位于所述第一区上；所述半导体结构的形成方法还包括：在形成所述侧墙之后，在第二区上的第一牺牲层内形成沿所述第一方向延伸的第二开口，所述第二开口暴露出所述侧墙的侧壁面。
17.可选的，还包括：在形成所述侧墙后，以所述第一牺牲层、侧墙和多个隔断结构为掩膜，对所述待刻蚀层进行刻蚀。
18.可选的，所述第一掩膜层的材料包括掺碳的氧化物。
19.可选的，所述第二牺牲层的材料包括旋涂含氢有机物。
20.与现有技术相比，本发明的技术方案具有以下有益效果：
21.本发明的技术方案提供的半导体结构的形成方法中，在所述第一牺牲层上和第一开口内形成初始第二牺牲层，在所述初始第二牺牲层表面形成初始第一掩膜层，并且，对所述初始第一掩膜层进行多次图形化步骤以形成第一掩膜层。因此，能够将第一掩膜层内多个小间距的隔断掩膜开口分散在多次图形化步骤中形成，使得每次图形化步骤中能够形成1个隔断掩膜开口的图形，或者多个大间距的隔断掩膜开口的图形，从而，光刻工艺的曝光效果更好，隔断掩膜开口的图形形貌更好，使得第一掩膜层内能够形成多个小间距且形貌好的隔断掩膜开口。在此基础上，通过将第一掩膜层的图形传递至初始第二牺牲层，后续能够定义在第一开口中形成的多个隔断结构的位置，从而，实现了向待刻蚀层传递小间距且形貌好的隔断结构的图形。综上，通过所述半导体结构的形成方法，实现了向待刻蚀层传递小间距且形貌好的相邻图形。
22.进一步，由于在形成所述初始第一掩膜层之前，在所述初始第二牺牲层表面形成硬掩膜材料的初始第二掩膜层，并且，以所述第一掩膜层为掩膜，刻蚀所述初始第二掩膜层，直至暴露出所述初始第二牺牲层表面，形成第二掩膜层，因此，通过所述第二掩膜层，提高了图形传递的稳定性，从而，向待刻蚀层传递的图形的形貌也更稳定。
附图说明
23.图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
24.图6至图24是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
25.如背景技术所述，随着半导体结构的集成度进一步提高，需要进一步缩小2个相邻的设计图形间的间距，而所述间距的尺寸超出了现有的光刻工艺极限，或者接近现有的光刻工艺极限，导致具有小间距的相邻图形无法被形成，或者形成多的具有小间距的相邻图形的形貌较差。以下将结合附图进行具体说明。
26.需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
27.图1至图5是一种半导体结构的形成方法各步骤的结构示意图。
28.请参考图1，提供待刻蚀层100；在所述待刻蚀层100上形成牺牲层110，所述牺牲层110内具有若干沿第一方向x延伸的导电掩膜开口111，所述导电掩膜开口111暴露出所述待刻蚀层100表面。
29.请参考图2和图3，图3是图2中沿方向a1-a2的剖面结构示意图，图2是图3的俯视结构示意图，在所述牺牲层110表面和导电掩膜开口111内形成光刻牺牲层120，所述光刻牺牲层120表面高于所述牺牲层110表面；通过曝光、显影工艺在所述光刻牺牲层120表面形成光刻图形层130，所述光刻图形层130内具有2个光刻隔断开口131，2个所述光刻隔断开口131横跨同1个导电掩膜开口111，并且，沿第一方向x上，2个所述光刻隔断开口131之间具有间距w。
30.所述光刻牺牲层120用于提高光刻图形层130的图形传递的稳定性，每形成一个光刻图形层，需要形成与该光刻图形层相应的光刻牺牲层。
31.请参考图4，图4与图3的视图方向一致，以所述光刻图形层130为掩膜，刻蚀所述光刻牺牲层120，直至暴露出所述待刻蚀层100，在所述光刻牺牲层内120内形成暴露出导电掩膜开口111的中间开口121。
32.请参考图5，图5与图2的视图方向一致，在所述光刻牺牲层120表面、中间开口121内以及导电掩膜开口111内形成隔断结构材料层(未图示)；刻蚀所述隔断结构材料层，直至在所述导电掩膜开口111内形成2个隔断结构140，且2个所述隔断结构140沿第一方向x的间距等于间距w；在形成所述隔断结构140后，以所述隔断结构140和牺牲层110为掩膜，对待刻蚀层100进行刻蚀。
33.从而，通过所述隔断结构140对导弹掩膜开口111进行了隔断。
34.然而，在上述实施例中，由于2个光刻隔断开口131在同一光刻图形层130上形成，受限于光刻工艺的极限，2个光刻隔断开口131的间距w尺寸较大，导致形成的2个隔断结构
140之间的间距也较大，无法在沿第一方向x上形成小间距的隔断结构140。并且，当间距w接近光刻工艺的极限时，在通过曝光工艺形成光刻图形层130时，所形成2个光刻隔断开口131的图形容易受到对方的影响，导致2个光刻隔断开口131的图形的形貌也较差。综上，具有小间距的相邻图形无法被形成，或者形成多的具有小间距的相邻图形的形貌较差。
35.为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，通过在所述第一牺牲层上和第一开口内形成初始第二牺牲层；在所述初始第二牺牲层表面形成初始第一掩膜层；对所述初始第一掩膜层进行多次图形化步骤以形成第一掩膜层，所述第一掩膜层内具有多个沿所述第一方向排布的隔断掩膜开口，每个所述隔断掩膜开口沿第二方向横跨所述第一开口，所述第二方向和第一方向互相垂直。实现了向待刻蚀层传递小间距且形貌好的相邻图形。
36.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
37.图6至图24是本发明一实施例的半导体结构的形成方法各步骤的结构示意图。
38.请参考图6和图7，图7是图6中沿方向c1-c2的剖面结构示意图，图6是图7中沿方向d的俯视结构示意图，提供待刻蚀层200。
39.在本实施例中，所述待刻蚀层200包括衬底210、以及位于所述衬底210上的第三掩膜材料层220。
40.在本实施例中，所述衬底210的材料包括氧化铝。
41.在其他实施例中，所述衬底的材料包括低k介质层(k小于等于3.9)。
42.在其他实施例中，所述衬底的材料包括氧化硅。
43.在本实施例中，所述第三掩膜材料层220为后续形成第三掩膜层提供材料。
44.另一方面，所述第三掩膜材料层220可在后续形成第一开口、隔断结构等步骤的刻蚀工艺中，保护所述衬底210，以减少所述刻蚀工艺对所述衬底210表面造成的损伤。
45.在本实施例中，所述待刻蚀层200包括沿第二方向y排布的第一区i和第二区ii，所述第一区i和第二区ii邻接。
46.请参考图8，图8与图7的视图方向一致，在所述待刻蚀层200表面形成第一牺牲层230，所述第一牺牲层230内具有沿第一方向x延伸的第一开口231，所述第一开口231暴露出所述待刻蚀层200表面，所述第一方向x和第二方向y互相垂直。
47.在本实施例中，所述第一开口231位于所述第一区i上。
48.具体而言，形成所述第一牺牲层230的方法包括：在所述待刻蚀层200上形成第一牺牲材料层(未图示)；在所述第一牺牲材料层230表面形成第一开口掩膜层(未图示)，所述第一开口掩膜层暴露出第一区i的第一牺牲材料层表面；以所述第一开口掩膜层为掩膜，刻蚀所述第一牺牲材料层直至暴露出待刻蚀层200表面，在所述第一牺牲材料层内形成所述第一开口231，以形成第一牺牲层230。
49.在本实施例中，所述第一牺牲层230的材料包括硅。
50.具体而言，所述第一牺牲层230的材料包括无定型硅、单晶硅或多晶硅等。
51.在本实施例中，形成所述第一牺牲材料层的工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
52.在本实施例中，刻蚀所述第一牺牲材料层的工艺包括干法刻蚀工艺和湿法刻蚀工
艺中的至少一种。
53.在本实施例中，在形成所述第一牺牲层230后，且在后续形成第二牺牲层之前，在所述第一牺牲层230表面和第一开口231内壁面形成侧墙膜232。
54.一方面，所述侧墙膜232用于为后续形成的侧墙提供材料，从而，通过形成侧墙隔开第一开口231和后续形成的第二开口，以满足设计需求。另一方面，所述侧墙膜232能够在后续转移隔断结构图形的刻蚀等过程中保护待刻蚀层200和第一牺牲层230，减少待刻蚀层200和第一牺牲层230表面的损伤，从而，提高了图形传递的稳定性，以及半导体结构的性能和可靠性。
55.在本实施例中，所述侧墙膜232的材料包括氧化钛。
56.在本实施例中，在形成所述第一牺牲层230后，去除所述第一开口掩膜层。
57.请参考图9，图9与图7视图方向一致，在所述第一牺牲层230上和第一开口231内形成初始第二牺牲层240。
58.所述初始第二牺牲层240为后续形成第二牺牲层提供材料。
59.具体而言，所述初始第二牺牲层240表面高于所述第一牺牲层230表面。
60.由于在后续图形化步骤中的光刻牺牲层以外，形成了初始第二牺牲层240，因此，一方面，有利于减小各个区域的半导体结构的表面高低差，即，有利于提高半导体结构的表面平坦程度，从而，能够减小半导体结构各个区域之间的刻蚀负载(loading effect)，另一方面，初始第二牺牲层240的材料选择更自由，从而，通过选择初始第二牺牲层240的材料，能够在形成第二牺牲层的刻蚀过程中，增加刻蚀工艺中对第二牺牲层的材料和对侧墙膜232的材料的刻蚀选择比，以减小所述刻蚀过程对侧墙膜232的损伤，从而，提高了半导体结构的性能和可靠性。
61.在本实施例中，形成所述初始第二牺牲层240的工艺包括旋涂工艺。
62.具体而言，在本实施例中，所述初始第二牺牲层240的材料包括旋涂含氢有机物(soh)。
63.同样的，在本实施例中，第二牺牲层的材料包括旋涂含氢有机物。
64.在另一实施例中，初始第二牺牲层和第二牺牲层的材料包括旋涂碳(soc)。
65.在其他实施例中，形成初始第二牺牲层的工艺包括沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、流动性化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
66.请参考图10，图10与图7的视图方向一致，在所述初始第二牺牲层240表面形成初始第一掩膜层250。
67.所述初始第一掩膜层250用于为后续在多次图形化步骤后形成的第一掩膜层提供材料。
68.在本实施例中，所述初始第一掩膜层250的材料包括掺碳的氧化物。
69.不仅如此，通过形成初始第一掩膜层250，能够更进一步的减小各个区域的半导体结构的表面高低差，即，有利于提高半导体结构的表面平坦程度，从而，能够减小半导体结构各个区域之间的刻蚀负载，并提高后续光刻工艺的图形精度。
70.在本实施例中，形成初始第一掩膜层250的工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺等。
71.在本实施例中，在形成所述初始第一掩膜层250之前，在所述初始第二牺牲层240表面形成初始第二掩膜层260，所述初始第二掩膜层260的材料为硬掩膜材料。
72.所述初始第二硬掩膜层260为后续形成第二硬掩膜层提供材料。
73.不仅如此，通过形成初始第二硬掩膜层260，能够更进一步的减小各个区域的半导体结构的表面高低差，即，有利于提高半导体结构的表面平坦程度，从而，能够减小半导体结构各个区域之间的刻蚀负载，并提高后续光刻工艺的图形精度。
74.具体而言，所述初始第二掩膜层260的材料包括氮化硅。
75.在其他实施例中，初始第二掩膜层的材料包括在预设低温环境中形成的低温氧化物，所述预设低温环境的温度范围为50摄氏度至100摄氏度。所述低温氧化物包括低温氧化硅。
76.在本实施例中，形成初始第二掩膜层260的工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺等。
77.接着，对所述初始第一掩膜层250进行多次图形化步骤以形成第一掩膜层，所述第一掩膜层内具有多个沿所述第一方向x排布的隔断掩膜开口，每个所述隔断掩膜开口沿第二方向y横跨所述第一开口231。
78.具体而言，每次所述图形化步骤包括：在所述初始第一掩膜层250上形成隔断图形化层；以所述隔断图形化层图形化所述初始第一掩膜层250，以在所述初始第一掩膜层250内形成若干沿所述隔断掩膜开口。
79.为了便于理解，图11至图16示意性的示出进行一次图形化步骤的具体过程。
80.其中，在每次所述图形化步骤中，具体形成所述隔断图形化层的步骤请参考图11至图14，具体以所述隔断图形化层图形化所述初始第一掩膜层250，以在所述初始第一掩膜层250内形成若干沿所述隔断掩膜开口的步骤请参考图15和图16。
81.请参考图11和图12，图12是图11中沿方向c1-c2的剖面结构示意图，图11是图12中沿方向d的俯视结构示意图，在所述初始第一掩膜层250表面形成光刻牺牲层310，所述光刻牺牲层310表面高于所述初始第一掩膜层表面250；通过曝光、显影工艺在所述光刻牺牲层310表面形成隔断光刻层320，所述隔断光刻层320暴露出部分所述光刻牺牲层310的表面。
82.在本实施例中，每次图形化步骤向所述第一掩膜层传递1个隔断掩膜开口图形。
83.在其他实施例中，根据设计需求，每次图形化步骤还可以向所述第一掩膜层传递多个相互之间间距较大的隔断掩膜开口的图形。
84.所述光刻牺牲层310表面高于所述初始第一掩膜层表面250，因此，在每次图形化步骤中，光刻牺牲层310都能覆盖已在前续的图形化步骤中在初始第一掩膜层250内形成的隔断掩膜开口，从而，在当前的图形化步骤中，保护已形成的隔断掩膜开口的形貌，减少所述已形成的隔断掩膜开口受到的损伤，从而，提高了隔断掩膜开口图形的形貌。
85.在本实施例中，形成所述光刻牺牲层310的工艺包括旋涂工艺。
86.所述光刻牺牲层310的材料包括旋涂含碳有机物。
87.在本实施例中，在形成隔断光刻层320之前，还在所述光刻牺牲层310表面形成抗反射层(未图示)。
88.具体而言，所述抗反射层包括薄硅抗反射层(si-arc)、有机材料底部抗反射层(organic barc)、介质抗反射层(darc)或者有机底部抗反射层和介质抗反射层的组合。
89.请参考图13和图14，图14是图13中沿方向c1-c2的剖面结构示意图，图13是图14中沿方向d的俯视结构示意图，以所述隔断光刻层320为掩膜，刻蚀所述光刻牺牲层310，直至暴露出所述初始第一掩膜层250表面，以形成隔断图形化层311。
90.在本实施例中，刻蚀所述光刻牺牲层310的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
91.请参考图15和图16，图16是图15中沿方向c1-c2的剖面结构示意图，图15是图16中沿方向d的俯视结构示意图，以所述隔断图形化层311图形化所述初始第一掩膜层250，以在所述初始第一掩膜层250内形成若干所述隔断掩膜开口251。
92.在本实施例中，每次图形化步骤中，在所述初始第一掩膜层250内形成1个隔断掩膜开口251。
93.在其他实施例中，根据设计需求，每次图形化步骤中，还可以在所述初始第一掩膜层250内形成多个相互之间间距较大的隔断掩膜开口251。
94.具体而言，以所述隔断图形化层311图形化所述初始第一掩膜层250的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的至少一种。
95.在本实施例中，在形成隔断掩膜开口251后，去除所述隔断图形化层311。
96.请参考图17和图18，图18是图17中沿方向c1-c2的剖面结构示意图，图17是图18中沿方向d的俯视结构示意图，对所述初始第一掩膜层250进行多次图形化步骤后，形成第一掩膜层252，所述第一掩膜层252内具有多个沿所述第一方向x排布的隔断掩膜开口251，每个所述隔断掩膜开口251沿第二方向y横跨所述第一开口231。
97.需要说明的是，本实施例中为了便于理解，以进两次图形化步骤后，形成第一掩膜层252为例进行说明。在实际的形成方法中，根据设计的具体需求可以调整所述图形化步骤的次数、以及每次图形化步骤中需要传递的隔断掩膜开口251的图形的数量等。
98.由于在所述第一牺牲层230上和第一开口231内形成初始第二牺牲层240，在所述初始第二牺牲层240表面形成初始第一掩膜层250，并且，对所述初始第一掩膜层250进行多次图形化步骤以形成第一掩膜层252。因此，能够将第一掩膜层252内多个小间距(如图17中所示的间距m)的隔断掩膜开口251分散在多次图形化步骤中形成，使得每次图形化步骤中能够形成1个隔断掩膜开口251的图形，或者多个大间距的隔断掩膜开口251的图形，从而，光刻工艺的曝光效果更好，隔断掩膜开口251的图形形貌更好，使得第一掩膜层内252能够形成多个小间距且形貌好的隔断掩膜开口251。在此基础上，通过将第一掩膜层252的图形传递至初始第二牺牲层240，后续能够定义在第一开口231中形成的多个隔断结构的位置，从而，实现了向待刻蚀层200传递小间距且形貌好的隔断结构的图形。综上，通过所述半导体结构的形成方法，实现了向待刻蚀层200传递小间距且形貌好的相邻图形(相邻的隔断掩膜开口251的图形)。
99.具体而言，通过多次图形化步骤，能够在每个隔断光刻层320内形成1个或多个大间距的隔断掩膜开口251的图形，以形成一个具有多个小间距的隔断掩膜开口251的第一掩膜层252，因此，每个隔断光刻层320内的图形更简单，且相邻图形的间距大。从而，一方面，形成每个隔断光刻层320的曝光、显影过程中，隔断掩膜开口251的图形受到相邻的隔断掩膜开口251的图形的影响较小，或不受到相邻的隔断掩膜开口251的图形的影响，从而，光刻工艺的曝光效果更好，每个隔断光刻层320内形成的隔断掩膜开口251的图形形貌、精度更
好，从而，后续向待刻蚀层200传递的图形形貌、精度更好、缺陷更少；另一方面，形成每个隔断光刻层320及用于形成隔断光刻层320的每个掩膜版的工艺窗口大、工艺难度低，从而，有利于提高形成工艺的控制精度。
100.不仅如此，由于在将隔断光刻层320的图形转移至初始第一掩膜层250的多次图形化步骤中，所述侧墙膜232和第一牺牲层230与初始第一掩膜层250之间间隔了所述初始第二牺牲层240，因此，通过初始第二牺牲层240，保护了侧墙膜232和第一牺牲层230，减少了图形化步骤中的刻蚀过程对侧墙膜232和第一牺牲层230的形成的损伤，从而，有利于提高向待刻蚀层200传递的图形形貌。
101.同时，由于每次在初始第一掩膜层250内形成的隔断掩膜开口251的数量减少，因此，每次刻蚀初始第一掩膜层250时的刻蚀工艺的工艺窗口更大、刻蚀工艺的控制难度低，使得形成的第一掩膜层252在各个区域之间的刻蚀负载小，从而，减小了向待刻蚀层200传递图形的过程中的刻蚀负载。在此基础上，由于后续通过将第一掩膜层252的图形传递至初始第二牺牲层240，以在后续定义在第一开口231中形成的多个隔断结构的位置，因此，通过减小向待刻蚀层200传递图形的过程中的刻蚀负载，能够有利于减小填充隔断结构的沉积负载(deposition loading)，从而，提高各个隔断结构厚度的一致性，提高了在后续向待刻蚀层200传递图形时，各个隔断结构间阻挡能力的一致性，进而，一方面，提高了半导体结构的可靠性，另一方面，还能够增大向待刻蚀层200传递图形的过程中的刻蚀工艺的工艺窗口大小，有利于降低所述刻蚀工艺的难度，提高刻蚀工艺的控制精度。
102.在本实施例中，所述第一掩膜层251的材料包括掺碳的氧化物。
103.请参考图19，图19与图18的视图方向一致，以所述第一掩膜层251为掩膜，刻蚀所述初始第二掩膜层260，直至暴露出所述初始第二牺牲层240表面，形成第二掩膜层261。
104.由于在形成所述初始第一掩膜层250之前，在所述初始第二牺牲层240表面形成硬掩膜材料的初始第二掩膜层260，并且，以所述第一掩膜层252为掩膜，刻蚀所述初始第二掩膜层260，直至暴露出所述初始第二牺牲层240表面，形成第二掩膜层261，因此，通过所述第二掩膜层261，提高了图形传递的稳定性，从而，向待刻蚀层200传递的图形的形貌也更稳定。
105.在本实施例中，刻蚀所述初始第二掩膜层260的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
106.在本实施例中，所述第二掩膜层261的材料包括氮化硅。
107.在其他实施例中，第二掩膜层的材料包括在预设低温环境中形成的低温氧化物，所述预设低温环境的温度范围为50摄氏度至100摄氏度。所述低温氧化物包括低温氧化硅。
108.在其他实施例中，所述第二掩膜层的材料包括氮氧化硅、碳氮化硅、碳氮氧化硅等。
109.在本实施例中，在形成第二掩膜层261后，去除第一掩膜层252。
110.请参考图20，图20与图19的视图方向一致，以所述第二掩膜层261为掩膜，刻蚀所述初始第二牺牲层240，在所述初始第二牺牲层240内形成多个隔断开口241，以形成第二牺牲层242，所述隔断开口241暴露出所述第一开口231。
111.在本实施例中，通过所述侧墙膜232，在形成隔断开口241的刻蚀过程中，提高了刻蚀工艺的对准程度，以避免所述刻蚀工艺对所述第一牺牲层230的刻蚀。
112.在本实施例中，刻蚀所述初始第二牺牲层240的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
113.在本实施例中，在形成第二牺牲层242后，去除所述第二掩膜层261。
114.请参考图21，图21与图20的视图方向一致，在形成所述第二牺牲层242后，在被所述隔断开口241暴露出的第一开口231内形成多个沿第一方向x排布的隔断结构233。
115.具体而言，在本实施例中，形成所述隔断结构241的方法包括：在所述第二牺牲层242表面、隔断开口241内、以及被所述隔断开口241暴露出的第一开口231内形成隔断结构材料层(未图示)；回刻蚀所述隔断结构材料层，直至所述隔断结构材料层顶面低于或齐平于所述第一牺牲层230顶面，形成所述隔断结构233。
116.在其他实施例中，形成所述隔断结构的方法包括：在所述第二牺牲层表面、隔断开口内、以及被所述隔断开口暴露出的第一开口内形成隔断结构材料层；平坦化所述隔断结构材料层，直至暴露出所述第二牺牲层表面；在暴露出所述第二牺牲层表面后，回刻蚀所述隔断结构材料层，直至所述隔断结构材料层顶面低于或齐平于所述第一牺牲层顶面，形成所述隔断结构。
117.在本实施例中，在形成所述隔断结构233后，去除所述第二牺牲层242。
118.请参考图22，图22与图21的视图方向一致，在形成所述隔断结构233之后，采用各向异性的刻蚀工艺，刻蚀所述侧墙膜232，直至暴露出所述第一牺牲层230表面和第一开口231底部的待刻蚀层200表面，在所述第一开口231的侧壁上形成侧墙234。
119.在本实施例中，在形成所述侧墙234之后，在第二区ii上的第一牺牲层230内形成沿所述第一方向x延伸的第二开口235，所述第二开口235暴露出所述侧墙234的侧壁面。
120.形成所述第二开口235的方法包括：在形成所述侧墙234后，在所述第一开口231内、第一牺牲层230表面和隔断结构233表面形成第二开口掩膜层(未图示)，所述第二开口掩膜层暴露出第二区ii的第一牺牲层230表面；以所述第二开口掩膜层为掩膜，刻蚀所述第一牺牲层230，直至暴露出所述待刻蚀层200表面。
121.在形成第二开口235的刻蚀过程中，通过所述侧墙234，提高了刻蚀工艺的对准程度。
122.接着，以所述第一牺牲层230、侧墙234和多个隔断结构233为掩膜，对所述待刻蚀层200进行刻蚀。具体对待刻蚀层200进行刻蚀的步骤请参考图23。
123.请参考图23，图23与图22的视图方向一致，以所述第一牺牲层230、侧墙234和多个隔断结构233为掩膜，刻蚀所述初始第三掩膜材料层220，直至暴露出衬底210，形成第三掩膜层221；以所述第三掩膜层221为掩膜，刻蚀所述衬底210，直至在所述衬底210内形成若干导电开口211。
124.在本实施例中，在形成第三掩膜层221后，去除所述第一牺牲层230、侧墙234和多个隔断结构233。
125.在本实施例中，在形成若干导电开口211后，去除所述第三掩膜层221。
126.请参考图24，图24与图17的视图方向一致，在形成若干导电开口211后，在所述导电开口211内形成导电结构201。
127.在本实施例中，形成导电结构201的方法包括：在所述衬底210表面、若干导电开口211内形成导电结构材料层(未图示)；平坦化所述导电结构材料层，直至暴露出衬底210表
面，以形成若干导电结构201。
128.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。