电子装置的制作方法

1.本揭露涉及一种电子装置，尤其涉及一种可简化制程、降低成本或减小体积的电子装置。


背景技术：

2.电子装置或拼接电子装置已广泛地应用于行动电话、电视、监视器、平板电脑、车用显示器、穿戴装置以及台式电脑中。随电子装置蓬勃发展，对于电子装置的品质要求越高。


技术实现要素：

3.本揭露是提供一种电子装置，其具有可简化制程、降低成本或减小体积的效果。
4.根据本揭露的实施例，电子装置包括基板、晶体管以及可变电容器。晶体管设置于基板上。可变电容器设置于基板上且相邻于晶体管。晶体管的材料与可变电容器的材料皆包括iii-v族半导体材料。
附图说明
5.包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
6.图1a为本揭露一实施例的电子装置的剖面示意图；
7.图1b为图1a的电子装置的电路示意图；
8.图2为本揭露另一实施例的电子装置的剖面示意图；
9.图3为本揭露另一实施例的电子装置的剖面示意图。
10.附图标号说明
11.100、100a、100b：电子装置；
12.110、110a：基板；
13.120、120a、120b：晶体管；
14.121：缓冲层；
15.122：第一半导体材料层；
16.122a：半导体材料层；
17.123：第二半导体材料层；
18.124：重掺杂半导体层；
19.1241：第一区；
20.1242：第二区；
21.125、125a：二维电子气；
22.130、130a：可变电容器；
23.131：轻掺杂半导体层；
24.132：第一电极；
25.132a：第一型接垫；
26.133：第二电极；
27.133a：第二型接垫；
28.133a1、1361b：侧表面；
29.134：空乏区；
30.135：第一型半导体层；
31.136：第二型半导体层；
32.1361：第一部分；
33.1361a：上表面；
34.1362：第二部分；
35.137：绝缘层；
36.1371：开口；
37.g：空隙；
38.ge、ge’：栅极；
39.sd1、sd1’：源极；
40.sd2、sd2’：漏极；
41.vcc：高电压信号。
具体实施方式
42.通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
43.在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为
…”
之意。
44.应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
45.虽然术语第一、第二、第三
…
可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三
…
取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
46.在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定之情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。
47.本揭露的电子装置可包括显示装置、天线装置、感测装置、发光装置、触控装置或
拼接装置，但不以此为限。电子装置可包括可弯折、可挠式电子装置。电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。显示装置可例如包括发光二极管(light emitting diode，led)、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，qd)、其它合适的材料或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light emitting diode，oled)、无机发光二极管(inorganic light-emitting diode)、次毫米发光二极管(mini led)、微发光二极管(micro led)或量子点(quantum dot，qd)发光二极管(qled、qdled)、其他适合的材料或上述的任意排列组合，但不以此为限。显示装置也可例如包括拼接显示装置，但不以此为限。天线装置可例如是天线，但不以此为限。天线装置可例如包括天线拼接装置，但不以此为限。需注意的是，电子装置可为前述之任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统
…
等周边系统以支援显示装置、天线装置或拼接装置。下文将以电子装置来说明本揭露内容，但本揭露不以此为限。
48.须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
49.现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
50.图1a为本揭露一实施例的电子装置的剖面示意图。图1b为图1a的电子装置的电路示意图。
51.请参照图1a，本实施例的电子装置100可包括基板110、晶体管120以及可变电容器130。晶体管120设置于基板110上。可变电容器130设置于基板110上，且可变电容器130相邻于晶体管120。也就是说，可变电容器130与晶体管120设置在同一个基板110上。在一些实施例中，可变电容器130与晶体管120之间没有其他主动元件或被动元件，但不以此为限。在本实施例中，晶体管120的材料与可变电容器130的材料皆包括iii-v族半导体材料。其中，iii-v族半导体材料例如是砷化镓(gaas)、砷化铟(inas)、砷化铝(alas)、砷化铟镓(ingaas)、砷化铝镓(algaas)、砷化铟铝镓(inalgaas)、氮化铝(aln)、氮化镓(gan)、氮化铝镓(algan)、氮化铟镓(ingan)、氮化铝铟(alinn)、氮化铝铟镓(algainn)、掺杂有n型掺杂物(dopant)的前述材料、掺杂有p型掺杂物的前述材料、或前述的组合，但不以此为限。基板110可以包括硬性基板、软性基板或前述的组合。在本实施例中，基板110的材料可以包括玻璃、石英、蓝宝石(sapphire)、含有砷化合物(例如砷化镓，但不以此为限)的半导体、陶瓷、聚碳酸酯(polycarbonate，pc)、聚酰亚胺(polyimide，pi)、聚对苯二甲酸乙二酯(polyethylene terephthalate，pet)、其他合适的基板材料、或前述的组合，但不以此为限。举例来说，基板110的材料例如是含有砷化镓的半导体，但不以此为限。
52.在本实施例中，晶体管120可以为高电子迁移率晶体管(high electron mobility transistors，hemt)或异质接面双极晶体管(heterojunction bipolar transistor，hbt)，但不以此为限。以下以高电子迁移率晶体管为例进行说明。
53.具体来说，在本实施例中，晶体管120包括缓冲层121、第一半导体材料层122、第二半导体材料层123、重掺杂半导体层124(包括第一区1241与第二区1242)、栅极ge、源极sd1
以及漏极sd2。其中，缓冲层121、第一半导体材料层122、第二半导体材料层123以及重掺杂半导体层124的制作方法例如是先以磊晶制程来进行制作，再以黄光蚀刻进行图案化。磊晶制程的方法例如是有机金属化学气相沉积法(mocvd)，但不以此为限。
54.在本实施例中，缓冲层121设置于基板110上。缓冲层121的材料包括iii-v族半导体材料，举例来说，缓冲层121的材料例如是砷化镓，但不以此为限。
55.在本实施例中，第一半导体材料层122设置于缓冲层121上。第一半导体材料层122与基板110分别位于缓冲层121的相对两侧。第一半导体材料层122的材料包括iii-v族半导体材料，举例来说，第一半导体材料层122的材料例如是砷化铝镓，但不以此为限。此外，在本实施例中，由于电子可在第一半导体材料层122与缓冲层121之间的异质接面高度累积，因而使得第一半导体材料层122与缓冲层121之间的异质接面可具有二维电子气(two dimensional electron gas，2deg)125。
56.在本实施例中，第二半导体材料层123设置于第一半导体材料层122上。第二半导体材料层123与缓冲层121分别位于第一半导体材料层122的相对两侧。第二半导体材料层123的材料包括掺杂有n型掺杂物的iii-v族半导体材料或掺杂有p型掺杂物的iii-v族半导体材料，举例来说，第二半导体材料层123的材料例如是n型砷化铝镓，但不以此为限。
57.在本实施例中，重掺杂半导体层124包括第一区1241与第二区1242。重掺杂半导体层124的第一区1241与第二区1242分别设置于第二半导体材料层123上。重掺杂半导体层124与第一半导体材料层122分别位于第二半导体材料层123的相对两侧。重掺杂半导体层124的材料包括掺杂有n型掺杂物的iii-v族半导体材料或掺杂有p型掺杂物的iii-v族半导体材料，举例来说，重掺杂半导体层124的材料例如是n型砷化镓，但不以此为限。
58.在本实施例中，栅极ge设置于第二半导体材料层123上。栅极ge与第一半导体材料层122分别位于第二半导体材料层123的相对两侧。栅极ge位于重掺杂半导体层124的第一区1241与第二区1242之间。栅极ge的材料包括金、铂、银、钛、铬、钯、镍、其他合适的金属材料、或前述材料的合金或组合，但不以此为限。
59.在本实施例中，源极sd1与漏极sd2分别设置于重掺杂半导体层124的第一区1241与第二区1242上。源极sd1与第二半导体材料层123分别位于重掺杂半导体层124的第一区1241的相对两侧。漏极sd2与第二半导体材料层123分别位于重掺杂半导体层124的第二区1242的相对两侧。源极sd1与重掺杂半导体层124的第一区1241之间可形成欧姆接触(ohmic contact)，且漏极sd2与重掺杂半导体层124的第二区1242之间可形成欧姆接触。源极sd1与漏极sd2的材料包括金、铂、银、钛、铬、钯、镍、其他可与重掺杂半导体层124形成欧姆接触的金属材料、或前述材料的合金或组合，但不以此为限。
60.在本实施例中，可变电容器130可以为可变电容二极管(variable capacitance diode，varactor)，但不以此为限。具体来说，在本实施例中，可变电容器130包括重掺杂半导体层124的第一区1241、轻掺杂半导体层131、第一电极132以及第二电极133。其中，轻掺杂半导体层131的制作方法例如是先以磊晶制程来进行制作，再以黄光蚀刻进行图案化。磊晶制程的方法例如是有机金属化学气相沉积法(mocvd)，但不以此为限。
61.在本实施例中，重掺杂半导体层124的第一区1241设置于基板110上。轻掺杂半导体层131设置于重掺杂半导体层124的第一区1241上。轻掺杂半导体层131与第二半导体材料层123分别位于重掺杂半导体层124的第一区1241的相对两侧。轻掺杂半导体层131的材
料包括掺杂有n型掺杂物的iii-v族半导体材料或掺杂有p型掺杂物的iii-v族半导体材料，举例来说，轻掺杂半导体层131的材料例如是n型砷化镓，但不以此为限。此外，在本实施例中，轻掺杂半导体层131中的掺杂物的掺杂浓度小于重掺杂半导体层124中的掺杂物的掺杂浓度。
62.在本实施例中，第一电极132设置于重掺杂半导体层124的第一区1241上，且第一电极132可电性连接至重掺杂半导体层124的第一区1241。在本实施例中，可以将晶体管120的源极sd1当作是可变电容器130的第一电极132，也就是说，晶体管120的源极sd1与可变电容器130的第一电极132可以共用同一个金属电极，但不以此为限。在本实施例中，第一电极132的材料与源极sd1的材料相同，故不再重复赘述。
63.在本实施例中，第二电极133设置于轻掺杂半导体层131上。此外，由于第二电极133与轻掺杂半导体层131之间可形成肖特基接触(schottky contact)，因此，在第二电极133与轻掺杂半导体层131之间的接面可具有空乏区134，且可变电容器130也可以作为肖特基二极管。在本实施例中，第二电极133的材料包括金、铂、银、钛、铬、钯、镍、其他可与轻掺杂半导体层131形成肖特基接触的金属材料、或前述材料的合金或组合，但不以此为限。
64.请同时参照图1a与图1b，在本实施例的电子装置100中，晶体管120可电性连接至可变电容器130，晶体管120可作为开关元件并具有开关的功能，且可变电容器130可作为电容存储元件并具有调节电容量的功能。具体来说，可利用栅极ge的电压来调节费米能阶(fermi level)的位置并控制二维电子气125的电子浓度，以使晶体管120开启或关闭。当晶体管120开启时，提供至晶体管120的漏极sd2的高电压信号vcc可通过二维电子气125所形成的通道传递至源极sd1及第一电极132；接着，再通过重掺杂半导体层124的第一区1241将信号传递至可变电容器130的轻掺杂半导体层131；接着，由于在接地(或接低电压信号)的第二电极133与轻掺杂半导体层131之间的接面可形成空乏区134，因而可使可变电容器130可存储电容。
65.在本实施例中，可变电容器130可存储的电容量可通过调控空乏区134的大小来改变。举例来说，当提供顺向偏压给可变电容器130的轻掺杂半导体层131时，会使空乏区134变小，并使可变电容器130可存储的电容量变小；反之，当提供逆向偏压给可变电容器130的轻掺杂半导体层131时，会使空乏区134变大，并使可变电容器130可存储的电容量变大。
66.在本实施例中，由于电子装置100中的晶体管120的材料与可变电容器130的材料皆包括iii-v族半导体材料，且晶体管120与可变电容器130皆可采用磊晶制程搭配黄光蚀刻的方式来制作，因此，本实施例可在同一个基板110上一起形成晶体管120与可变电容器130，进而将晶体管120与可变电容器130整合于同一个基板110上。此外，相较于一般的硅晶圆制程，使用iii-v族半导体材料的制程还可以降低制作成本。
67.在本实施例中，由于晶体管120的源极sd1与可变电容器130的第一电极132可以共用同一个金属电极，因此，可不需要额外设置另一个金属电极以及与所述另一个金属电极接合的接垫。此外，由于晶体管120可电性连接至可变电容器130，且晶体管120与可变电容器130可共用同一个接地(或接低电压信号)的金属电极(即第二电极133)，因此，可不需要额外设置另一个接地(或接低电压信号)的金属电极以及与所述另一个接地(或接低电压信号)的金属电极接合的接垫。也就是说，由于晶体管120与可变电容器130可以整合于同一个基板110上并共用同一个金属电极(即源极sd1、第一电极132)以及同一个接地(或接低电压
信号)的金属电极(即第二电极133)，因此，可以减少金属电极及对应的接垫的数量或可节省空间，进而使得本实施例的电子装置100具有可简化制程、降低成本或减小体积的效果。
68.以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
69.图2为本揭露另一实施例的电子装置的剖面示意图。请同时参照图1a与图2，本实施例的电子装置100a大致相似于图1a的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100a不同于电子装置100之处主要在于，在本实施例的电子装置100a中，可变电容器130a不会有肖特基接触，也不是肖特基二极管。
70.具体来说，请参照图2，在本实施例的电子装置100a中，可变电容器130a包括第一型半导体层135、第二型半导体层136的第一部分1361、第一型接垫132a、第二型接垫133a以及绝缘层137。其中，第一型半导体层135设置于基板110a上。第一型半导体层135的材料包括iii-v族半导体材料，举例来说，第一型半导体层135的材料例如是n型氮化镓，但不以此为限。
71.第二型半导体层136包括第一部分1361与第二部分1362。第二型半导体层136的第一部分1361设置于第一型半导体层135上。第二型半导体层136的第一部分1361与基板110a分别位于第一型半导体层135的相对两侧。第二型半导体层136的材料包括iii-v族半导体材料，举例来说，第二型半导体层136的材料例如是p型氮化镓，但不以此为限。在本实施例中，由于第一型半导体层135的导电类型不同于第二型半导体层136的导电类型，因此，在第一型半导体层135与第二型半导体层136之间的接面可具有空乏区134a。在本实施例中，基板110a的材料例如是蓝宝石，但不以此为限。
72.第一型接垫132a设置于第一型半导体层135上，且第一型接垫132a可电性连接至第一型半导体层135。第二型接垫133a设置于第二型半导体层136的第一部分1361上，且第二型接垫133a可电性连接至第二型半导体层136的第一部分1361。在本实施例中，第一型接垫132a的导电类型不同于第二型接垫133a的导电类型。第一型接垫132a与第二型接垫133a的材料可包括银、铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、铟、铋、其他合适的金属、或前述材料的合金或组合，但不以此为限。
73.绝缘层137设置于第二型接垫133a上，绝缘层137可沿着第二型接垫133a两侧的侧表面133a1以及第一部分1361的上表面1361a延伸并覆盖部分的第一部分1361的上表面1361a，绝缘层137还可沿着第一部分1361的侧表面1361b延伸并填入第一部分1361与第一型接垫132a之间的空隙g。绝缘层137具有开口1371，以暴露出部分的第二型接垫133a。绝缘层137可为单层或多层结构，且可例如包括有机材料、无机材料(例如氮化硅)或前述的组合，但不以此为限。
74.在本实施例中，晶体管120a包括第二型半导体层136的第二部分1362、半导体材料层122a、栅极ge、源极sd1以及漏极sd2。其中，第二型半导体层136的第二部分1362设置于第一型半导体层135上。第二型半导体层136的第二部分1362与第一型半导体层135分别位于基板110a的相对两侧。
75.半导体材料层122a设置于第二型半导体层136的第二部分1362上。半导体材料层122a与第一型半导体层135分别位于第二型半导体层136的第二部分1362的相对两侧。半导
体材料层122a的材料包括iii-v族半导体材料，举例来说，半导体材料层122a的材料例如是氮化铝镓，但不以此为限。此外，在本实施例中，由于电子可在半导体材料层122a与第二型半导体层136的第二部分1362之间的异质接面高度累积，因而使得半导体材料层122a与第二型半导体层136的第二部分1362之间的异质接面可具有二维电子气125a。
76.栅极ge设置于半导体材料层122a上。源极sd1与漏极sd2分别设置于半导体材料层122a上。栅极ge位于源极sd1与漏极sd2之间。栅极ge(或源极sd1、或漏极sd2)与第二型半导体层136的第二部分1362分别位于半导体材料层122a的相对两侧。
77.在本实施例中，由于晶体管120a的材料与可变电容器130a的材料皆包括iii-v族半导体材料，因此，第一型半导体层135、第二型半导体层136以及半导体材料层122a皆可采用磊晶制程搭配黄光蚀刻的方式来制作，且晶体管120a与可变电容器130a可在同一个基板110a上一起形成。
78.图3为本揭露另一实施例的电子装置的剖面示意图。请同时参照图2与图3，本实施例的电子装置100b大致相似于图2的电子装置100a，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100b不同于电子装置100a之处主要在于，本实施例的电子装置100b还包括晶体管120b。
79.具体来说，请参照图3，在本实施例的电子装置100b中，晶体管120b包括第二型半导体层136的第二部分1362、半导体材料层122a、栅极ge’、源极sd1’以及漏极sd2’。其中，栅极ge’、源极sd1’以及漏极sd2’分别设置于半导体材料层122a上。栅极ge’位于源极sd1’与漏极sd2’之间。晶体管120a的漏极sd2与晶体管120b的源极sd1’位于晶体管120a的栅极ge与晶体管120b的栅极ge’之间。其中，晶体管120a的漏极sd2与晶体管120b的源极sd1’可以共用同一个金属电极，藉此可减少接垫的设置。此外，在本实施例中，晶体管120a与晶体管120b可串联在一起并一同作为开关元件，藉此，可提升开关元件整体的控制效果或可减少漏电的问题。
80.综上所述，在本揭露实施例的电子装置中，由于电子装置中的晶体管的材料与可变电容器的材料皆包括iii-v族半导体材料，因此，可使晶体管与可变电容器一起形成在同一个基板上。此外，相较于一般的硅晶圆制程，使用iii-v族半导体材料的制程还可以降低制作成本。另外，由于晶体管的源极与可变电容器的第一电极可以共用同一个金属电极，且晶体管与可变电容器可共用同一个接地(或接低电压信号)的金属电极(即第二电极)，因此，可以减少金属电极及对应的接垫的数量或可节省空间，进而使得本实施例的电子装置具有可简化制程、降低成本或减小体积的效果。
81.最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。