一种多值存储器的制作方法

1.本发明涉及存储处理领域，特别涉及一种多值存储器。


背景技术：

2.随机存取存储器(ram，random access memory)的存储数据可按需读出或写入，且读写的速度与该数据的存储位置无关。这种存储器是存储器中读写速度最快的，但在断电时将丢失其存储的数据，故主要用于存储短时间使用的数据。按照存储信息的不同，随机存储器又可以分为静态随机存储器(static ram，sram)和动态随机存储器(dynamic ram，dram)。
3.现有的一种sram如图1所示，其存储单元是一个触发器，由6个mos管组成，即第一mos管p0、第二mos管p1、第三mos管n0、第四mos 管n1、第五mos管n2、第六mos管n3，它具有两个稳定的状态，也叫做双稳态触发器。sram具有较快的存储速度和较小的功率消耗。但是相对于动态随机存储器，在相同的存储容量下sram所占面积较大，比较适合需要快速存取资料并且资料量不大的需求。
4.现有的一种dram如图2所示，其存储单元是由一个mos管m1和电容器c1组成的记忆电路，其中mos管m1用作开关，所述电容器c1用作存储介质。dram的电容器c1一般采用堆叠式或者沟槽式的方式形成，优点是占地面积小，可以做到大容量，缺点是工艺上相比较逻辑电路复杂很多，而且存取速度比sram慢。dram的另一个缺点是存储单元是基于电容器 c1上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。dram的再一个缺点是由于电容器c1 和mos管m1之间导电互连，因此就存在一个用来导电互连的接触孔，该接触孔在与mos管互连的时候需要与硅表面进行接触，这样接触孔和硅之间的接触的界面会存在界面态，界面态中的电子比较活跃（在做接触孔的时候需要进行等离子刻蚀，会使芯片表面产生损伤，同时两种界面的接触会存在界面态，由于界面态的存在，表面存在大量的缺陷中心，使得载流子容易在表面俘获和释放，大大增加了漏电的可能），而漏电就是非常难控制的一个问题，（漏电增大会导致刷新时间减短，增加功耗），而且dram和sram在读写的时候都会存在复位噪音。
5.半导体存储器是一种利用通过判断存储电荷多少来区分逻辑状态的存储单元，其具有低成本，结构简单的特点，常常在芯片设计中占有很大的密度。随着半导体技术的不断发展，芯片设计也越来越复杂，这导致其对应的存储空间也越来越大。随着存储技术领域的发展，存储器的存储密度不断提高，因此对于存储器结构的设计也提出了较高的要求。


技术实现要素：

6.本发明的目的在于提供一种多值存储器，能够减小芯片的占用空间。具体方案包括：一种多值存储器，包括：多个存储子列；
每个存储子列包括浮置扩散区和多个存储单元；所述存储单元至少包括：电荷存储区和对应的转移晶体管；每个存储子列还包括：复位晶体管；所述每个存储子列的浮置扩散区沿列方向为连通结构；所述复位晶体管的部分沟道为垂直方向，用于控制所述多值存储器进行复位。
7.进一步地，所述复位晶体管的形成方法包括：在衬底上形成第一沟槽结构、第二沟槽结构和第一孔洞结构，所述第二沟槽结构连通所述第一沟槽结构和所述第一孔洞结构；在所述第一沟槽结构、第二沟槽结构和第一孔洞结构内进行外延生长，形成掺杂外延层；所述第一沟槽结构用于形成所述复位晶体管接入复位电位的漏极。
8.进一步地，所述衬底为p型掺杂，所述掺杂外延层为n型掺杂。
9.进一步地，所述第一孔洞结构从侧向连通所述第二沟槽结构，进而与所述第一沟槽结构连通。
10.进一步地，所述第一沟槽结构内的掺杂外延层底部接入复位电位。
11.进一步地，所述复位晶体管的形成方法包括：在对应于所述第一孔洞结构的掺杂外延层的上部刻蚀形成所述复位晶体管栅极的第二孔洞结构；在所述第二孔洞结构侧部和底部形成所述复位晶体管的栅极氧化层；铺设多晶硅层填充所述第二孔洞结构；通过刻蚀工艺回刻所述多晶硅层，使所述多晶硅层的表面低于所述浮置扩散区的上表面，与其它复位晶体管的栅极相互分离，从而形成复位晶体管的多晶硅栅极。
12.进一步地，所述多晶硅栅极用于控制所述复位晶体管的关断。
13.进一步地，在所述铺设多晶硅层填充第二孔洞结构之后还包括：采用化学机械研磨方式，平坦化处理多晶硅层的上表面；在列方向的第二孔洞结构之间，以及，所述第一沟槽结构与所述浮置扩散区之间刻蚀形成隔离结构，使得相邻的浮置扩散区相互隔离，同时与所述复位晶体管接入复位电位的漏极隔离。
14.进一步地，在经过所述回刻蚀工艺后，所述隔离结构的深度加深，从而提高隔离效果。
15.进一步地，在所述第一沟槽结构与所述浮置扩散区之间的隔离结构中填充有氧化物层，用于实现隔离。
16.进一步地，在将数据写入所述多值存储器时，包括以下步骤：接通所述复位晶体管；选通待写入数据的转移晶体管，对所述转移晶体管进行复位；关闭所述复位晶体管；接通写入管，将所述待写入数据写入到所述浮置扩散区中；当所有存储子列的待写入数据写入完成后，选通对应的转移晶体管，将所述待写入数据写入到所述转移晶体管中。
17.进一步地，在从所述多值存储器读出数据时，包括以下步骤：接通所述复位晶体管，对所述浮置扩散区进行复位；关闭所述复位晶体管；选通待读出数据的转移晶体管，进行数据读出。
18.本发明通过上述方案，实现了不同于现有的存储器结构的存储单元，可以兼容现有的cmos图像传感器架构，电路结构更为简单；在多值存储器中设置了采用部分垂直沟道的复位晶体管，减小了电路设计面积，节约了电路设计空间，可以降低芯片制备的成本。
附图说明
19.通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
20.图1为一种静态随机存储器的结构示意图；图2为一种动态随机存储器的结构示意图；图3为本发明实施例的一种多值存储器的模块示意图；图4为本发明实施例的复位晶体管形成方法流程图；图5~图6为本发明实施例的复位晶体管形成过程结构示意图；图7为本发明又一实施例的复位晶体管形成方法流程图；图8为本发明实施例的复位晶体管形成过程结构示意图；图9为本发明实施例的多指存储结构数据写入时序图；图10为本发明实施例的多指存储结构数据读出时序图。
21.在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
22.本发明中提供了一种多值存储器，与现有的动态随机存储器和静态随机存储器的架构和实现方式不同，能够在兼容cmos图像传感器架构的基础上，实现多值（多bit）存储。结合图3至图6描述本发明实施例的一种多值存储器。
23.如图3所示，多值存储器100包括存储区10、行译码器20和写入/读出电路30。存储区10包括多个存储子列110。每个存储子列110包括浮置扩散区fd（floating diffusion）和多个存储单元130。例如，每个存储子列110可以包括4个存储单元130。读出电路200包括复位晶体管rst、源跟随晶体管sf和行选晶体管sel。复位晶体管rst的部分沟道为垂直方向，连接复位电位vdd和浮置扩散区fd，适于控制多值存储器的复位。源跟随晶体管sf连接复位电位vdd，栅极连接浮置扩散区fd，适于将浮置扩散区fd的信号进行转化增益到输出端。行选晶体管sel连接源跟随晶体管sf和信号采集端，适于将控制信号的行选择读取。在读出过程中，通过复位晶体管rst复位某一存储子列110的浮置扩散区fd的电压，控制存储子列110中某一个存储单元130对应的转移晶体管tx，将该存储单元130的光电二极管pd（也称为电荷存储区）中存储的电荷转移至所述浮置扩散区fd，通过源跟随晶体管sf读出所述浮置扩散区fd的信号电压；完成相关双采样操作，得到存储在所述存储单元130的电荷值，将其转换为所述存储单元130所存储的多位宽数据，完成对该特定的存储单元130的读出操作。
24.进一步地，在本发明中，如图4所示，所述复位晶体管rst的形成方法包括以下步骤：步骤s110：在衬底200上形成第一沟槽结构210、第二沟槽结构220和第一孔洞结构230，所述第二沟槽结构220连通所述第一沟槽结构210和所述第一孔洞结构230；步骤s120：在所述第一沟槽结构210、第二沟槽结构220和第一孔洞结构230内进行外延生长，形成掺杂外延层240；其中，所述第一沟槽结构210用于形成所述复位晶体管接入复位电位vdd的漏极。
25.步骤s110~步骤s120给出了复位晶体管rst中接地漏极的形成方法。如图6所示，进一步地，衬底200可以为p型掺杂，在一些实施例中，该衬底200可以为在单晶硅硅片上外延生长一层p型外延层。而在第一沟槽结构210、第二沟槽结构220和第一孔洞结构230内外延的所述掺杂外延层240则为n型掺杂。
26.如图5所示，第一沟槽结构210可以为长条形，通过第二沟槽结构220与各列的第一孔洞结构230连通。第一沟槽结构210上可通过外延形成复位晶体管rst的栅极，以接入复位电位vdd。
27.复位晶体管rst采用了部分垂直沟道，其中第一孔洞结构220用于形成复位晶体管中的垂直pn结结构。在一些实施例中，转移晶体管tx在存储器中呈阵列分布，而第一孔洞结构230位于转移晶体管tx阵列的其中一侧边缘，形状可以为方形孔洞、圆形孔洞等不同的形状，本发明对此并不加以限制。
28.进一步地，在本发明的复位晶体管rst的一种实施例中，如图6所示，所述第一孔洞结构230可以从侧向连通所述第二沟槽结构220，进而与所述第一沟槽结构210连通。在刻蚀形成沟槽结构时，从侧向连通能够进一步压缩存储器的表面积。
29.进一步地，该复位晶体管rst中，所述第一沟槽结构210内的掺杂外延层240底部接入复位电位。当复位晶体管rst接通时，复位电位通过掺杂外延层240导入多值存储器，对各转移晶体管进行复位操作。
30.进一步地，如图7所示，所述复位晶体管rst的形成方法包括以下步骤：步骤s210：在对应于所述第一孔洞结构230的掺杂外延层240的上部刻蚀形成所述复位晶体管rst栅极的第二孔洞250结构；步骤s220：在所述第二孔洞结构250侧部和底部形成所述复位晶体管rst的栅极氧化层260；步骤s230：铺设多晶硅层270填充所述第二孔洞结构250；步骤s240：通过刻蚀工艺回刻所述多晶硅层270，使所述多晶硅层270的表面低于所述浮置扩散区的上表面，与其它复位晶体管rst的栅极相互分离，从而形成复位晶体管rst的多晶硅栅极。
31.如图8所示给出了上述结构在复位晶体管rst中的位置。步骤s210~s240的主要目的是形成多晶硅层270填充第二孔洞结构250。优选地，其中多晶硅层270为n型掺杂。
32.进一步地，多晶硅层270可以用于控制复位晶体管rst的关断。
33.进一步地，在铺设多晶硅层270填充第二孔洞结构250之后，可以采用化学机械研磨（chemical mechanical polishing, cmp）方式，去除部分多晶硅层270，平坦化处理多晶硅层270的上表面，同时保证去除氧化层260。
34.另外，在列方向的第二孔洞结构250之间，以及，所述第一沟槽结构210与所述浮置扩散区fd之间刻蚀形成隔离结构，使得相邻的浮置扩散区fd相互隔离，同时与所述复位晶体管rst接入复位电位vdd的漏极隔离。
35.由于注入n型离子后，沿行方向相邻的两个浮置扩散区fd为电性连接，为了使相邻的两个浮置扩散区fd相互隔离，相邻的两个浮置扩散区fd之间需要存在隔离结构。通过刻蚀形成隔离结构的上部分，从而在行方向上相邻的浮置扩散区fd无法导通。其中，隔离结构的形状和大小可以根据工艺需要进行适应的调整。
36.为了保证相邻的两个浮置扩散区fd之间完全隔离，进一步地，通过刻蚀工艺回刻多晶硅层270，使所述多晶硅层270的表面低于所述浮置扩散区fd的上表面，从而使复位晶体管rst的多晶硅栅极相互分离。在经过回刻蚀工艺后，隔离结构280的深度加深，从而完成隔离结构的下部分，使得相邻列的浮置扩散区fd隔离。
37.进一步地，在所述第一沟槽结构230与所述浮置扩散区fd之间的隔离结构中填充有氧化物层，用于实现隔离。
38.进一步地，如图9中的时序所示，在将数据写入所述多值存储器时，包括以下步骤：步骤s210：接通所述复位晶体管rst；步骤s220：选通待写入数据的转移晶体管tx1，对所述转移晶体管进行复位；步骤s230：关闭所述复位晶体管rst；步骤s240：接通写入管wr，将所述待写入数据写入到所述浮置扩散区中；步骤s250：当所有存储子列的待写入数据写入完成后，选通对应的转移晶体管tx1，将所述待写入数据写入到所述转移晶体管tx1中。
39.通过上述步骤，本发明中给出的多值存储器可以实现数据存储。
40.进一步地，在从所述多值存储器读出数据时，如图10所示，包括以下步骤：步骤s310：接通所述复位晶体管rst，对所述浮置扩散区进行复位；步骤s320：关闭所述复位晶体管rst；步骤s330：选通待读出数据的转移晶体管tx1，进行数据读出。
41.通过上述步骤，本发明中给出的多值存储器可以依次实现各转移晶体管中的数据读出。
42.对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一、第二等词语用来表示名称，而并不表示任何特定的顺序。