1.一种半导体存储器件，包括：
衬底；
在所述衬底上的位线，所述位线在第一方向上延伸；
在所述衬底上的栅电极，所述栅电极在与所述第一方向不同的第二方向上延伸；
连接到所述位线的半导体图案，所述半导体图案在与所述第一方向和所述第二方向不同的第三方向上延伸，所述第一方向和所述第二方向中的一个垂直于所述衬底的上表面；以及
电容器，包括连接到所述半导体图案的第一电极、与所述第一电极间隔开的第二电极以及在所述第一电极和所述第二电极之间的电介质膜，
所述第一电极包括平行于所述衬底的所述上表面的上板区域和下板区域以及连接所述上板区域和所述下板区域的连接区域；
所述第一电极的所述上板区域和所述第一电极的所述下板区域中的每个包括彼此面对的上表面和下表面，以及
所述电介质膜沿着所述第一电极的所述上板区域的所述上表面和所述第一电极的所述上板区域的所述下表面延伸，并且所述电介质膜沿着所述第一电极的所述下板区域的所述上表面和所述第一电极的所述下板区域的所述下表面延伸。
2.根据权利要求1所述的半导体存储器件，其中所述第一电极具有闭环形状。
3.根据权利要求1所述的半导体存储器件，其中所述半导体图案沿着所述第一电极的所述连接区域的整个周边。
4.根据权利要求1所述的半导体存储器件，其中
所述第一电极的所述连接区域包括面对所述半导体图案的外壁和与所述外壁相对的内壁，以及
所述半导体图案覆盖所述第一电极的所述连接区域的所述外壁的一部分。
5.根据权利要求1所述的半导体存储器件，其中所述第二电极穿透所述第一电极的所述上板区域和所述第一电极的所述下板区域。
6.根据权利要求5所述的半导体存储器件，其中所述第二电极包括金属性导电膜和半导体材料膜中的至少一种。
7.根据权利要求1所述的半导体存储器件，其中
所述第一方向平行于所述衬底的所述上表面，以及
所述第二方向垂直于所述衬底的所述上表面。
8.根据权利要求7所述的半导体存储器件，其中所述栅电极穿透所述半导体图案。
9.根据权利要求7所述的半导体存储器件，其中
所述半导体图案包括在所述第一方向上彼此面对的侧壁，以及
所述栅电极在所述半导体图案的所述侧壁上。
10.根据权利要求1所述的半导体存储器件，其中，
所述第一方向垂直于所述衬底的所述上表面，以及
所述第二方向平行于所述衬底的所述上表面。
11.根据权利要求10所述的半导体存储器件，其中，
所述栅电极包括上栅电极和下栅电极，
所述上栅电极在所述半导体图案的第一表面上，以及
所述下栅电极在所述半导体图案的面对所述半导体图案的所述第一表面的第二表面上。
12.一种半导体存储器件，包括：
衬底；
在所述衬底上的位线，所述位线在第一方向上延伸；
在所述衬底上的栅电极，所述栅电极在与所述第一方向不同的第二方向上延伸；
连接到所述位线的半导体图案，所述半导体图案在与所述第一方向和所述第二方向不同的第三方向上延伸，所述第一方向和所述第二方向中的一个垂直于所述衬底的上表面；以及
电容器，包括连接到所述半导体图案的第一电极、与所述第一电极间隔开的第二电极以及在所述第一电极和所述第二电极之间的电介质膜，
在沿所述第三方向截取的截面图中，所述第一电极包括在两侧的第一子电极区域和第二子电极区域并且所述第二电极位于其间，
所述第一子电极区域和所述第二子电极区域中的每个包括在垂直于所述衬底的所述上表面的方向上延伸的连接部、在所述第三方向上从所述连接部的一端突出的第一突出部、以及在所述第三方向上从所述连接部的另一端突出的第二突出部，以及
所述电介质膜沿着所述第一子电极区域的所述第一突出部和所述第二突出部的轮廓延伸，并且电介质膜沿着所述第二子电极区域的所述第一突出部和所述第二突出部的轮廓延伸。
13.根据权利要求12所述的半导体存储器件，其中
所述第一子电极区域比所述第二子电极区域更靠近所述位线，以及
所述第一子电极区域和所述第二子电极区域连接到所述半导体图案。
14.根据权利要求12所述的半导体存储器件，还包括：
模制绝缘膜，其中
所述第一子电极区域比所述第二子电极区域更靠近所述位线，
所述第一子电极区域的所述连接部连接到所述半导体图案，以及
所述第二子电极区域的所述连接部与所述模制绝缘膜接触。
15.根据权利要求12所述的半导体存储器件，还包括：
沿着所述第一子电极区域和所述第二子电极区域的轮廓延伸的半导体衬垫，其中
所述第一子电极区域和所述第二子电极区域中的每个在所述半导体衬垫和所述电介质膜之间。
16.根据权利要求12所述的半导体存储器件，其中
所述第一方向平行于所述衬底的所述上表面，以及
所述第二方向垂直于所述衬底的所述上表面。
17.根据权利要求12所述的半导体存储器件，其中
所述第一方向垂直于所述衬底的所述上表面，以及
所述第二方向平行于所述衬底的所述上表面。
18.一种半导体存储器件，包括：
衬底；
位于所述衬底上的位线，所述位线在垂直于所述衬底的上表面的第一方向上延伸；
在所述衬底上的栅电极，所述栅电极包括在平行于所述衬底的所述上表面的第二方向上延伸的上栅电极和下栅电极，所述上栅电极在所述第一方向上与所述下栅电极间隔开；
在所述下栅电极和所述上栅电极之间的半导体图案，所述半导体图案电连接到所述位线；以及
电容器，包括连接到所述半导体图案的第一电极、与所述第一电极间隔开的第二电极以及在所述第一电极和所述第二电极之间的电介质膜，
所述第一电极包括平行于所述衬底的所述上表面的上板区域和下板区域以及连接所述上板区域和所述下板区域的连接区域；
所述第一电极的所述连接区域具有闭环形状，
所述第一电极的所述上板区域和所述第一电极的所述下板区域中的每个包括彼此面对的上表面和下表面，以及
所述电介质膜沿着所述第一电极的所述上板区域的上表面和下表面以及所述第一电极的所述下板区域的上表面和下表面延伸。
19.根据权利要求18所述的半导体存储器件，还包括：
垂直绝缘结构，其中
所述垂直绝缘结构穿透所述上栅电极、所述下栅电极和所述半导体图案，以及
所述垂直绝缘结构在所述第一方向上延伸。
20.根据权利要求18所述的半导体存储器件，其中，
所述第一电极的所述连接区域包括外壁和内壁，
所述外壁面对所述半导体图案，
所述内壁与所述外壁相对，以及
所述半导体图案覆盖所述第一电极的所述连接区域的一部分。