一种晶圆级键合工艺监控结构、方法及制备方法与流程

本发明属于电子封装技术领域，具体涉及一种晶圆级键合工艺监控结构、方法及制备方法。

背景技术：

晶圆级键合一直被视为是三维集成电路(3dintegratedcircuit，3dic)的关键工艺之一。三维集成电路是一种系统级架构，其由多个晶圆结合而成，其中每个晶片的内部含有多个平面器件层的叠层，该工艺将多个独立晶圆进行对准、键合，进而实现层间3d互连。

现有晶圆级金属键合工艺，由于集成千上万的晶粒(die)于一张晶圆，但对于每一颗晶粒die的键合质量的监控，都基于集成在键合设备中的处理软件和数据记录系统，还有以及红外显微镜，虽然能实时监控，但只能是对设备的监控，以及对产品的预判，而x射线的断层扫描，还有界面刻蚀表征，甚至拉伸测试及裂纹测试等方法，却是基于局部区域，且具有很大的滞后性、以及破坏性，对键合界面质量的精准性、整体性、整张晶圆的均匀性以及监控的及时性、有效性均有很大的缺陷，同时一系列后续工艺的增加，增加了人员、设备、材料成本。

集成电路已经在各行各业中发挥着非常重要的作用，是现代信息社会的基石，因此对集成电路的键合工艺监测显得极为重要，而现有的键合工艺监控方法具有滞后性和破坏性等问题。

技术实现要素：

针对现有技术中存在的现有的键合工艺监控方法具有滞后性和破坏性等问题，本发明提供一种晶圆级键合工艺监控结构、方法及制备方法。

本发明是通过以下技术方案来实现：

一种晶圆级键合工艺监控结构，包括上键合面和下键合面；上、下键合面均包括依次设置的基底、沉积层、rdl层和ubm层；上键合面的rdl层和ubm层对应刻蚀形成若干独立的上键合面rdl键合柱和上键合面ubm键合柱；下键合面的的rdl层和ubm层对应刻蚀形成若干独立的下键合面rdl键合柱和下键合面ubm键合柱；上下键合面通过与下键合面ubm键合柱对应的键合单元连接形成若干独立的键合立柱；多个键合立柱依次串联形成串联电路；所述每个键合立柱的上键合面ubm键合柱设置有两个串联凸点；所述串联电路的首尾两端的键合立柱分别位于ubm层的边界上，且上键合面ubm键合柱分别连接有电极pad；中间的键合立柱中上键合面rdl键合柱连接上一级键合立柱中上键合面rdl键合柱，中间的键合立柱中下键合面rdl键合柱连接下一级键合立柱中下键合面rdl键合柱，中间相邻的两个键合立柱之间上键合面rdl键合柱和下键合面rdl键合柱不同时连接，构建依次呈s型串联的键合立柱。

进一步，两个串联凸点中的一个凸点在上键合面ubm键合柱侧壁，另一个凸点在上键合面ubm键合柱底部连接键合单元。

进一步，上键合面上端设置有与键合立柱位置对应的晶粒die。

进一步，沉积层为无机介质材料。

进一步，rdl层和ubm层是导电材料。

进一步，键合单元是低熔点的合金材料。

一种晶圆级键合工艺监控方法，包括以下步骤：依次选取串联电路首尾两端的电极pad，进行电路导通测试，若电流未导通，则键合质量不符合键合要求；若电流导通，测试电极pad电流的大小，根据总电阻计算公式，接触电阻等于凸点电阻和电极pad电阻之和，计算得凸点电阻；若凸点电阻在键合质量正常情况下凸点电阻的阈值内，则符合键合质量要求；若凸点电阻不在键合质量正常情况下凸点电阻的阈值内，则不符合检核质量要求。

进一步，测试电极pad电流的大小时，使用万用表或电阻测试仪。

一种晶圆级键合工艺监控结构的制备方法，包括以下步骤：步骤一，制备上键合面；基底表面进行化学气相沉积形成沉积层；在沉积层表面使用金属导电材料进行沉积，同时进行光刻图形化形成rdl层，并且根据串联电路走向，完成相邻上键合面rdl键合柱之间的串联；采用电镀方式对上键合面rdl键合柱增厚，之后采用光刻图形化进行ubm图形化，形成上键合面ubm键合柱，同时建立串联的凸点；在串联凸点电路首尾两端的上键合面rdl键合柱分别连接电极pad；步骤二，制备下键合面；基底表面进行化学气相沉积形成沉积层；在沉积层表面使用金属导电材料进行沉积，同时进行光刻图形化形成rdl层，并且根据串联电路走向，完成相邻下键合面rdl键合柱之间的串联；采用电镀方式对下键合面rdl键合柱增厚，之后采用光刻图形化进行ubm图形化，形成下键合面ubm键合柱；对下键合面ubm键合柱采用电镀低熔点金属方式形成键合单元；步骤三，使用晶圆级键合机对中间键合单元进行完整键合；通过切割工艺，对上键合面一侧基底切割并露出电极pad和单颗晶粒die。

与现有技术相比，本发明具有以下有益的技术效果：

一种晶圆级键合工艺监控结构，本结构通过在上、下键合面rdl键合柱两两连接，且中间相邻的两个键合立柱之间上键合面rdl键合柱和下键合面rdl键合柱不同时连接，构建依次呈s型串联的键合立柱；同时上键合面ubm键合柱上有两个串联凸点，串联电路两端串联凸点连接电极pad，用以提供电路中的电流，最终在上下键合面之间形成串联电路结构。本结构预先在上下键合面内部形成若干串联电路，针对整张晶圆上的键合点均可覆盖串联电路，即可以实现对整张晶圆键合点的监控，同时形成的串联电路由各自单独的电极pad提供电源，使得电流数据更加精准高效。

进一步，本结构中串联凸点其中一个在上键合面ubm键合柱侧壁连接电极pad，另一个在上键合面ubm键合柱底部用于导通键合单元以及下键合面，实现连接电流和导通键合单元的目的。

进一步，本结构中述键合单元是低熔点的合金材料，便于上下键合面之间的键合；串联凸点结构分布于整个上下键合面结构中，可以满足大面积使用和监控，提高监控的效率，且不受时间的限制，大大节约了人力和物力。

一种晶圆级键合工艺监控方法，本方法依次选取串联电路首尾两端的电极pad，进行电路导通测试，通过流经电极pad两端电流的大小，根据电阻公式计算得凸点电阻大小，通过比对凸点电阻大小是否在凸点电阻在键合质量正常情况下凸点电阻的阈值，判断键合工艺质量。本方法在检测过程中可以实现有效及时的监控键合工艺，确保了键合效果的及时反馈，降低因键合不良而未及时识别造成人、机、料、法等各方面的损失。

一种获取晶圆级键合监控的制备方法，本方法在上下键合面rdl层和ubm层蚀刻和光刻图形化的过程中，形成上下键合面rdl键合柱之间呈s型串联的结构，同时在上下键合面ubm键合柱上形成串联凸点，并完成在串联电路首尾两端电极pad的连接，最终形成串联电路。本制备方法在搭建上下键合面时，预设置内部监控系统即完整的串联电路，从制造阶段解决晶圆键合工艺监控的问题，后期仅需切割导通串联电路，便可以实现对键合工艺的实时监控，解决了传统制备方法中键合工艺监控难度大，或对键合工艺监控需采用破坏性检测方式等问题。

附图说明

图1为本发明具体实施例中带有电极pad的减薄、背面图形化及划切后剖面图。

图2为本发明具体实施例中晶圆级键合上键合面剖面图。

图3为本发明具体实施例中晶圆级键合下键合面剖面图。

图4为本发明具体实施例中晶圆级键合后剖面图。

图5为本发明具体实施例中带电极pad的串联电路上键合面局部结构图。

图6为本发明具体实施例中下键合面剖视结构图。

图中：1为基底；2为电极pad；3为串联凸点；11为沉积层；21为rdl层；31为ubm层；211为上键合面rdl键合柱；311为上键合面ubm键合柱；212为下键合面rdl键合柱；312为下键合面ubm键合柱；41为键合单元；51为晶粒die。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定，在附图中，为了清晰加大了层和区域的厚度。

本优选实例提供一种晶圆级键合工艺监控结构，如图1所示，上、下键合面包括依次设置的基底1、沉积层11、rdl层21和ubm层31；rdl层21和ubm层31对应刻蚀形成若干独立的上键合面rdl键合柱211、上键合面ubm键合柱311、下键合面rdl键合柱212和下键合面ubm键合柱312，上下键合面通过与下键合面ubm键合柱312对应的键合单元41连接形成若干独立的键合立柱；多个键合立柱依次串联形成串联电路；每个键合立柱中上键合面ubm键合柱311设置有两个串联凸点3；串联电路的首尾两端的键合立柱分别位于上键合面ubm层31的边界上，且上键合面ubm键合柱311分别连接有电极pad2，中间的键合立柱中上键合面rdl键合柱211连接上一级键合立柱中上键合面rdl键合柱211，中间的键合立柱中下键合面rdl键合柱212连接下一级键合立柱中下键合面rdl键合柱212，中间相邻的两个键合立柱之间上键合面rdl键合柱211和下键合面的rdl键合柱212不同时连接，构建依次呈s型串联的键合立柱。

两个串联凸点3的其中一个凸点在上键合面ubm键合柱311的侧壁，另一个凸点在上键合面ubm键合柱312底部；上键合面上端设置有晶粒die51，且晶粒die51与键合立柱对应设置。

沉积层11为无机介质材料，rdl层21和ubm层31是导电材料，键合单元41是低熔点的合金材料。

本优选实例一种晶圆级键合工艺监控结构的监控方法，包括依次选取串联电路首尾两端的电极pad，进行电路导通测试，若电流未导通，则键合质量不符合键合要求；若电流导通，测试电极pad电流的大小，根据总电阻计算公式，接触电阻等于凸点电阻和电极pad电阻之和，计算得凸点电阻；若凸点电阻在键合质量正常情况下凸点电阻的阈值内，则符合键合质量要求；若凸点电阻不在键合质量正常情况下凸点电阻的阈值内，则不符合检核质量要求。亦可使用电阻测试使用万用表或电阻测试仪等对电流和电阻进行测试。

本优选实例一种获取晶圆级键合监控的制备方法，请参阅图2和图3，所述在上、下键合面的基底1表面附着的化学气相沉积介质层沉积层11、在沉积层11表面附着rdl层21，在rdl层21表面附着ubm层31以及仅在下键合面ubm层31表面附着的键合单元41。

所述在上、下键合面的基底1可以是包括硅片、玻璃片、陶瓷片、蓝宝石片、ge、sic、gan、gaas、inp等片状材料，基底1也可以是包括不同材料构成的结构片、集成电路晶圆片等；基底1可以是包括不同直径尺寸的圆片；基底1表面优选平整表面。基底1表面可以是单一材质，包括硅等半导体材料，二氧化硅、氮化硅等无机介质材料，聚酰亚胺、树脂等有机材料，金、铜、铝、镍等金属或金属合金材料。基底1表面可以是包括多种材料构成的复合结构表面，如集成电路晶粒表面、硅基板表面、陶瓷基板表面、玻璃基板表面等。

所述上、下键合面的沉积层11，是在晶圆表面化学气相沉积介质层，可以是包括sin3、sio2等无机介质材料。

所述上、下键合面的rdl21，可以是ticu、crcu等金属材料，也可以是别的金属的合金材料，但必须是导电材料，之后进行光刻图形化，其制作方法为采用光敏有机材料胶涂覆(可以是旋涂或喷涂，也可以是喷涂与旋涂相结合的方法)后，固化形成相应的掩膜层，再用湿法工艺去掉多余的金属材料，之后用去胶工艺，去掉掩膜层的有机材料胶涂覆，从而形成rdl层21同时形成串联结构。

所述上、下键合面的ubm层31是通过电镀工艺将rdl层21增厚；也可以选择一次性增厚，不限于仅此一种工艺，再采用光刻图形化工艺进行ubm图形化，其制备方法是采用光敏有机材料胶涂覆(可以是旋涂或喷涂，也可以是喷涂与旋涂相结合的方法)，再光刻图形化，最后固化形成相应的掩膜层；再用湿法工艺去掉多余的金属材料，同时，通过电镀工艺将非掩膜区电镀金属材料，可以是cu、au等金属材料，也可以别的金属的合金材料，但必须是导电材料。之后用去胶工艺，去掉掩膜层的有机材料胶涂覆，形成ubm层31，在上键合面ubm键合柱311同时形成串联凸点3。如果使用基底1为厚si或蓝宝石之类材料，可以将其将背面减薄，为背面图形化做准备。

所述仅在下键合面的键合单元41，所述键合若是共晶键合，可以再用电镀工艺增加一键合单元41，此层可以是一些低熔点的合金材料，如包括sn、cusn等，形成键合单元41，之后用去胶工艺，去掉掩膜层的有机材料胶涂覆。

对图2和图3中沉积和蚀刻好的晶圆进行表面预处理，方法可以是等离子清洗，也可以是柠檬酸冲洗，ipa清洗、甩干，或者干、湿清洁的结合，但也不限于此几种方法，预处理结束后，使用晶圆对准机，完成上下两层待键合样片的对准，之后使用晶圆级键合机通过中间键合单元41进行完整键合，如图4所示，其键合参数视键合材料而定。

键合后对键合腔体正面即图3进行图形化，其制作方法为采用光敏有机材料胶涂覆(可以是旋涂或喷涂，也可以是喷涂与旋涂相结合的方法)，再光刻图形化，最后固化形成相应的掩膜层；为划切定义图形大小使用。

最终形成的键合工艺监控结构，如图5和图6所示，图5为上键合面的俯视图，为带有电极pad2和“菊花链”的串联凸点结构，其电极pad2是为了测试电阻，供电流导通使用，内部上键合面rdl键合柱211相互串联，形成“鱼骨状”的串联凸点，与下键合面共同形成可供测试键合后是否形成完好键合界面的导通路线，且这种设计分布于整张晶圆的每颗die。

图6为下键合面的剖视图，为仅带“菊花链”的串联凸点结构，即为晶圆级键合的下键合面，内部下键合面rdl键合柱212相互串联，形成“鱼骨状”串联凸点，与上键合面共同形成了可供测试键合后是否形成完好键合界面的导通路线，且这种设计分布于整张晶圆的每颗die；并与图5中的凸点结构一一对应。

本结构为在上下键合面上间隔形成串联电路，其中一面为仅带“菊花链”的串联凸点结构，另一面为带有电极pad2和“菊花链”的串联凸点结构，并将这两面键合面键合，从而可导通测试。图5和图6是局部区域即左下部分的结构图，其余左上部分、右下部分、右上部分的图形分布是一样，但不只限于此种图形，包括圆矩形、椭圆形等不同的凸点，只要是能构成可监控整张晶圆的串联凸点结构且带可点测的电极pad2形成串联电路的结构均在此专利的保护范围。