技术特征：
1.一种nor型存储器件，包括：叠置在衬底上的多个器件层，其中，每个所述器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于所述第一源/漏区与所述第二源/漏区之间的沟道区；以及相对于所述衬底竖直延伸以穿过各个所述器件层的栅堆叠，所述栅堆叠包括栅导体层和设置在所述栅导体层与所述器件层之间的存储功能层，在所述栅堆叠与所述器件层相交之处限定存储单元，其中，所述第一源/漏区和所述第二源/漏区中的掺杂浓度在竖直方向上朝向所述沟道区减小。2.一种nor型存储器件，包括：叠置在衬底上的多个器件层，其中，每个所述器件层包括在竖直方向上处于相对两端的第一源/漏区和第二源/漏区以及在竖直方向上处于所述第一源/漏区与所述第二源/漏区之间的沟道区；以及相对于所述衬底竖直延伸以穿过各个所述器件层的栅堆叠，所述栅堆叠包括栅导体层和设置在所述栅导体层与所述器件层之间的存储功能层，在所述栅堆叠与所述器件层相交之处限定存储单元，其中，所述nor型存储器件还包括所述第一源/漏区与所述沟道区之间的界面层以及所述第二源/漏区与所述沟道区之间的界面层。3.根据权利要求1或2所述的nor型存储器件，还包括：在所述第一源/漏区背对所述沟道区的一侧的界面层以及在所述第二源/漏区背对所述沟道区的一侧的界面层。4.根据权利要求1或2所述的nor型存储器件，其中，所述第一源/漏区和所述第二源/漏区中的最高掺杂浓度高于1e20cm
‑3。5.根据权利要求1或2所述的nor型存储器件，还包括：多个隔离层，所述隔离层与所述器件层交替设置，使得每一器件层在竖直方向上介于隔离层之间。6.根据权利要求5所述的nor型存储器件，其中，所述隔离层包含与所述第一源/漏区和所述第二源/漏区中相同的掺杂剂。7.根据权利要求6所述的nor型存储器件，其中，所述隔离层中掺杂剂的浓度不低于所述第一源/漏区和所述第二源/漏区中的掺杂浓度。8.根据权利要求1或2所述的nor型存储器件，其中，所述器件层包括：基体层；以及所述基体层面向所述栅堆叠的侧壁上的半导体层，所述沟道区实质上形成在所述半导体层中。9.根据权利要求1或2所述的nor型存储器件，其中，所述存储功能层包括电荷捕获材料或铁电材料中至少之一。10.根据权利要求1或2所述的nor型存储器件，其中，所述器件层包括单晶半导体材料。11.根据权利要求8所述的nor型存储器件，其中，所述半导体层包括单晶半导体材料。12.根据权利要求8所述的nor型存储器件，其中，所述半导体层包括与所述基体层不同
的半导体材料。13.根据权利要求8所述的nor型存储器件，其中，所述半导体层与所述基体层中具有在横向上实质上共面的第一掺杂区以及在横向上实质上共面的第二掺杂区，其中所述第一掺杂区限定所述第一源/漏区，所述第二掺杂区限定所述第二源/漏区。14.根据权利要求1或2所述的nor型存储器件，其中，所述沟道区包括导电类型与所述第一源/漏区和所述第二源/漏区相反的掺杂剂。15.根据权利要求8所述的nor型存储器件，其中，所述沟道区包括导电类型与所述源/漏区相反的掺杂剂，且在靠近所述栅堆叠一侧的掺杂浓度低于远离所述栅堆叠一侧的掺杂浓度。16.根据权利要求1或2所述的nor型存储器件，还包括：第一位线；源极线；到所述第一源/漏区的第一接触部；以及到所述第二源/漏区的第二接触部，其中，所述第一接触部电连接到所述第一位线，所述第二接触部电连接到所述源极线。17.根据权利要求16所述的nor型存储器件，其中，所述沟道区在竖直方向上具有非均匀的掺杂分布，其靠近所述第一源/漏区的部分具有相对高的掺杂浓度，而靠近所述第二源/漏区的部分具有相对低的掺杂浓度。18.根据权利要求16所述的nor型存储器件，还包括：不同于所述第一位线的第二位线；以及到与所述器件层在竖直方向上相邻的另一器件层的第一源/漏区的第三接触部，其中，所述第三接触部电连接到所述第二位线，所述另一器件层的第二源/漏区经由所述第二接触部电连接到所述源极线，其中，所述器件层与所述另一器件层被设置为使得所述器件层的第二源/漏区与所述另一器件层的所述第二源/漏区彼此相邻。19.根据权利要求18所述的nor型存储器件，还包括：所述器件层与所述另一器件层之间的导电层；所述器件层在与所述另一器件层的相对的另一侧的隔离层以及所述另一器件层在与所述器件层的相对的另一侧的隔离层。20.根据权利要求18所述的nor型存储器件，还包括：到所述器件层的沟道区的第四接触部；以及到所述另一器件层的沟道区的第五接触部。21.根据权利要求20所述的nor型存储器件，其中，所述第一接触部至所述第五接触部形成为彼此实质上平行延伸的条状。22.根据权利要求20所述的nor型存储器件，还包括：所述器件层的所述沟道区中与所述第四接触部相接触之处比所述器件层的所述沟道区中其余的至少一部分的掺杂浓度高的高掺杂区；以及所述另一器件层的所述沟道区中与所述第五接触部相接触之处比所述另一器件层的所述沟道中其余的至少一部分的掺杂浓度高的高掺杂区。
23.根据权利要求18所述的nor型存储器件，其中，所述第三接触部还与所述器件层的沟道区以及所述另一器件层的沟道区电连接。24.根据权利要求16或18所述的nor型存储器件，其中，所述衬底包括器件区以及与器件区相邻的接触区，所述存储单元形成在所述器件区上，所述接触部形成在所述接触区上。25.根据权利要求24所述的nor型存储器件，其中，所述多个器件层在所述接触区中形成阶梯结构，所述阶梯结构包括具有横向表面以及竖直表面的台阶，所述nor型存储器件还包括：所述台阶的所述横向表面上的硅化物；以及所述台阶的所述竖直表面上的电介质侧墙。26.根据权利要求1或2所述的nor型器件，还包括：字线；以及到所述栅导体层的第六接触部，所述第六接触部电连接到所述字线。27.一种制造nor型存储器件的方法，包括：在衬底上交替设置多个器件层和多个含掺杂剂的固相掺杂剂源层，使得每一器件层在竖直方向上介于固相掺杂剂源层之间；形成相对于所述衬底竖直延伸以穿过各个所述器件层的加工通道；通过退火将所述掺杂剂从所述固相掺杂剂源层驱入所述器件层的相对两端；以及在所述加工通道中形成栅堆叠，所述栅堆叠包括栅导体层和设置在所述栅导体层与所述器件层之间的存储功能层，在所述栅堆叠与所述器件层相交之处限定存储单元。28.根据权利要求27所述的方法，还包括：通过所述加工通道，选择性刻蚀所述器件层，使得所述器件层相对于所述隔离层在横向上凹进；在所述器件层在所述加工通道中露出的侧壁上外延生长半导体层，所述半导体层介于各个所述隔离层之间。29.根据权利要求27或28所述的方法，其中，设置所述多个器件层和所述多个固相掺杂剂源层包括：在衬底上通过外延生长交替形成所述多个器件层和多个牺牲层，该方法还包括：经由所述加工通道，将所述多个牺牲层替换为所述多个固相掺杂剂源层。30.根据权利要求29所述的方法，其中，将所述牺牲层替换为固相掺杂剂源层包括：在一部分加工通道中形成支撑层，而所述牺牲层在其余加工通道中露出；经由所述加工通道，将所述牺牲层替换为所述固相掺杂剂源层；以及去除所述支撑层。31.根据权利要求29所述的方法，其中，所述多个器件层在外延生长时被原位掺杂。32.根据权利要求28所述的方法，其中，所述退火使得所述器件层中的掺杂剂横向扩散到所述半导体层中。33.根据权利要求32所述的方法，其中，所述横向扩散使得在半导体层的中部形成非均匀的掺杂分布：在靠近所述器件层一侧的掺杂浓度高于在远离所述豁件层一侧的掺杂浓度。
34.根据权利要求27或28所述的方法，其中，形成所述栅堆叠包括：以实质上共形的方式在所述加工通道的底面和侧壁上形成所述存储功能层；以及在形成有所述存储功能层的所述加工通道中填充所述栅导体层。35.根据权利要求27或28所述的方法，其中，形成布置成阵列的多个所述加工通道。36.根据权利要求27或28所述的方法，其中，所述衬底包括器件区以及与器件区相邻的接触区，所述存储单元形成在所述器件区上，所述退火在每一个所述器件层或每一个所述半导体层在竖直方向上的相对两端形成源/漏区，每一个所述器件层或每一个所述半导体层还包括在竖直方向上处于所述源/漏区之间的沟道区，所述方法还包括：在所述接触区上形成到所述器件层的相对两端的源/漏区中的第一源/漏区的第一接触部以及到所述器件层的相对两端的源/漏区中的第二源/漏区的第二接触部；以及将所述第一接触部电连接到第一位线，将所述第二接触部电连接到源极线。37.根据权利要求36所述的方法，其中，所述器件层在所述沟道区具有在竖直方向上非均匀的掺杂分布，其靠近所述第一源/漏区的部分具有相对高的掺杂浓度，而靠近所述第二源/漏区的部分具有相对低的掺杂浓度。38.根据权利要求36所述的方法，还包括：在所述接触区上形成到与所述器件层在竖直方向上相邻的另一器件层的相对两端的源/漏区中的第一源/漏区的第三接触部；将所述第三接触部电连接到不同于所述第一位线的第二位线，并将所述另一器件层的相对两端的源/漏区中的第二源/漏区经由所述第二接触部电连接到所述源极线，其中，所述器件层与所述另一器件层被设置为使得所述器件层的第二源/漏区与所述另一器件层的所述第二源/漏区彼此相邻。39.根据权利要求38所述的方法，还包括：在所述接触区上形成到所述器件层的沟道区的第四接触部以及到所述另一器件层的沟道区的第五接触部。40.根据权利要求39所述的方法，其中，将所述第一接触部至所述第五接触部形成为彼此实质上平行延伸的条状。41.根据权利要求39所述的方法，还包括：在所述器件层的沟道区中与所述第四接触部相接触之处形成比所述器件层的沟道区中其余的至少一部分的掺杂浓度高的高掺杂区；以及在所述另一器件层的沟道区中与所述第五接触部相接触之处形成比所述另一器件层的沟道区中其余的至少一部分的掺杂浓度高的高掺杂区。42.根据权利要求38所述的方法，其中，所述第三接触部还被形成为与所述器件层的沟道区以及所述另一器件层的沟道区电连接。43.根据权利要求36或38所述的方法，还包括：将所述多个器件层在所述接触区中构图为阶梯结构。44.根据权利要求43所述的方法，其中，所述阶梯结构包括具有横向表面以及竖直表面的台阶，所述方法还包括：在所述台阶的所述竖直表面上形成电介质侧墙；以及
对所述台阶的所述横向表面进行硅化处理。45.一种电子设备，包括如权利要求1至26中任一项所述的nor型存储器件。46.根据权利要求45所述的电子设备，其中，所述电子设备包括智能电话、个人计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。